JPS59142B2 - 多層厚膜回路基板 - Google Patents

多層厚膜回路基板

Info

Publication number
JPS59142B2
JPS59142B2 JP15454477A JP15454477A JPS59142B2 JP S59142 B2 JPS59142 B2 JP S59142B2 JP 15454477 A JP15454477 A JP 15454477A JP 15454477 A JP15454477 A JP 15454477A JP S59142 B2 JPS59142 B2 JP S59142B2
Authority
JP
Japan
Prior art keywords
insulator
layer
paste
conductor
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP15454477A
Other languages
English (en)
Other versions
JPS5486765A (en
Inventor
民雄 斎藤
清美 多賀谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP15454477A priority Critical patent/JPS59142B2/ja
Publication of JPS5486765A publication Critical patent/JPS5486765A/ja
Publication of JPS59142B2 publication Critical patent/JPS59142B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 本発明は基板上に導体層と絶縁体層を交互に積層形成し
、所望の導体層間を絶縁体層を貫通させて接続して所望
の回路配線を行なう多層厚膜回路基板に関し、特に導体
層間の短絡が生じない多層厚膜回路基板に関する・従来
、多層厚膜回路基板において絶縁体ペーストとして、例
えば低温焼成ガラス(鉛を含んだケイ酸ガラス等)など
の非結晶性絶縁体ペーストを用いて導体層の上に絶縁体
層を印刷乾燥させたのち焼成して形成する場合に、この
絶縁体層の上に導体ペーストを所望のパターンに印刷乾
燥させたのち焼成して導体層を形成するとき、またはさ
らにこの導体層の上に非結晶性絶縁体ペーストを用いて
絶縁体層を形成するときに、この絶縁体層が非結晶性絶
縁体ペーストで形成されているため再溶解して変形して
しまうという問題が生じていた。
また、この非結晶性絶縁体ペーストで形成した絶縁体層
は抗折力が弱いためその上にバルク導体で導体層を形成
しようとすると、例えば10ミクロン程度の厚さの銅を
蒸着、メツキ、スパツタリング等の手段により導体層を
形成すれば、内部応力または加熱などによつて絶縁体層
が割れてしまうという問題もあつた。そこで一度焼成す
ると結晶化し、この結晶化によつて軟化点が上昇してそ
の上に導体層、更にその上に絶縁体層を形成するときに
は軟化しない結晶化絶縁体ペーストを用いるようになつ
た。
即ち、この結晶化絶縁体ペーストの一例として再結晶化
ガラスばあげられる。これは例えばAl2O3(アルミ
ナ)とSiO2(酸化シリコンまたはケイ素)を主成分
とするガラスで、焼成前はAl,O3とSiO2が別々
に独立して混合された状態になつているが焼成後はSi
O,が軟化して(Al2O3)x・(SiO2)yが形
成されるものである。この一度焼成された結晶化絶縁体
ペーストは、再結晶温度が925℃付近であるが、この
温度においてはSiO2は多少軟化するもののAl2O
3と完全に溶解融合するには至らないものである。
一方、絶縁体ペーストは通常スクリーン印刷をされるた
め、スクリーンメツシユの影響によりパターン精度の高
いペーストほど層を形成したときにピンホール、ピツチ
、気泡が発生しやすい。そしてこのピンホール、ピツチ
、気泡が、焼成するとつぶれることがあればパターンの
ゆがみに影響するのでつぶれないようになつている。ま
た、非結晶性絶縁体ペーストは焼成すると完全に溶解す
るため、ピンホール、ピツチ、気泡は発生しなかつた。
第1図は基板10の上に結晶化絶縁体ペーストで形成し
た絶縁体層12をはさんで第1の導体層11と第2の導
体層13が形成された従来の多層厚膜回路基板の1部断
面図である。
絶縁体層12は結晶化絶縁体ペーストを用いて形成され
ているので、ピンホール15、ピツチ14、気泡16が
発生している。そしてこの絶縁体層12の上に第2の導
体層13が導体ペーストを印刷乾燥させたのち焼成して
形成されているので、ピンホール15やピツチ14には
導体ペーストが充填されたようになつている。従つてピ
ンホール15を介して第2の導体層13と第1の導体層
11とが短絡をおこしている。通常絶縁体層はピンホー
ル等を防止するために絶縁体ペーストを3回程度にわけ
て印刷をして所定の厚さに形成するようにしているが、
結晶化絶縁体ペーストはピンホール等が発生しやすいた
め印刷を3回程度に分けても導体間の短絡の原因となる
場合が多かつた。また、この結晶化絶縁体ペーストは、
ピンホール等が発生しやすく多孔質なため、形成した絶
縁体層の上に導体層を形成する過程において、メツキや
エツチング等の薬液を使う工程がある場合にはその絶縁
体層の気泡等に薬液がしみこんでしまい絶縁体層として
の機能の長期的信頼性をそこねてしまう。本発明はこれ
らの欠点を除去し、導体層間の短絡がなく、長期的信頼
性の保てる多層厚膜回路基板を提供することを目的とす
る。以下、図面を用いて本発明を詳細に説明する。
まず本発明の一実施例をその製造工程順に第2図〜第5
図を用いて説明する。即ち、第2図に示すように第1の
導体層21が形成されている基板20の上に結晶化絶縁
体ペーストを印刷乾燥させたのち焼成して第1の絶縁体
層22を形成する。この第1の絶縁体層22には、ピン
ホール24、ピツチ25、気泡23が発生している。次
に第3図に示すように第1の絶縁体層22の上に、非結
晶性絶縁体ペーストを印刷乾燥させたのち焼成して第2
の絶縁体層26を形成する。このとき非結晶性絶縁体ペ
ーストが第1の絶縁体層22のピンホール25やピツチ
24に充填されるように印刷されているため、第2の絶
縁体層26でうめたかたちになつている。尚、この第2
の絶縁層26は非結晶性絶縁体ペーストを焼成して形成
しているため、ピンホール、ピツチ、気泡は発生してい
ない。次に第4図に示すように第2の絶縁層26の上に
結晶化絶縁体ペーストを印刷乾燥させたのち焼成して第
3の絶縁体層27を形成する。
このとき結晶化絶縁体ペーストを焼成する温度は、非結
晶性絶縁体ペーストを焼成する温度よりも高いので、第
2の絶縁体層26が再度溶解してその表面がゆがんでし
まう。しかし、この上には第3の絶縁体層27が形成さ
れているため、その上の導体層へは第2の絶縁体層26
のゆがみは伝わらない。また第3の絶縁体層27にもピ
ンホール29、ピ゛スチ28、気泡30が発生している
。次に第5図に示すように第3の絶縁層27の上に導体
ペーストを印刷乾燥させたのち焼成して第2の導体層3
1を形成する。このとき導体ペーストは第3の絶縁体層
27のピンホール29やピツチ28に充填されるように
印刷されているため、第2の導体層31でうめたかたち
になつている。尚、第1〜第3の絶縁体層22,26,
27の形成にあたつては、各層ごとに焼成する必要はな
く一括して焼成してもかまわない。以上、第2図〜第5
図で説明したような構造にすれば基板20上に絶縁体層
をはさんで第1および第2の導体層21,31が互いに
短絡のないように形成することができる。
即ち、第1の絶縁体層22に発生したピンホール24は
、第2の絶縁体層26がうめてしまう。第2の絶縁体層
26はピンホール等は発生せず、第3の絶縁体層27の
ピンホール29に充填された第2の導体層31は第2の
絶縁体層26に阻止されて第1の導体層21とは接触で
きないようになつている。また、第2の導体層31の形
成にあたつて薬液を使用した場合に、第1および第2の
絶縁体層22,26にはこの薬液はしみこまず絶縁体層
としての機能を長期にわたり保てる。次に本発明の他の
実施例を説明する。
即ち第6図に示すように、第1の導体層41が形成され
た基板40の上に非結晶性絶縁体ペーストを印刷乾燥さ
せたのち焼成して第1の絶縁体層42を形成する。
次にその上に結晶化絶縁体ペーストを印刷乾燥したのち
焼成して第2の絶縁体層43を形成する。次にその上に
導体ペーストを印刷乾燥させたのち焼成して第2の導体
層44を形成する。このような構造にすることによつて
、第2の絶縁体層43を形成するときに第1の絶縁体層
42が再溶解して層がゆがんでしまうが、第2の絶縁体
層43によつて第2の導体層44へはそのゆがみは伝わ
らない。そして第2の絶縁体層43に発生したピンホー
ルに充填された形になる第2の導体層44はピンホール
の発生していない第1の絶縁体層42に阻止されて第1
の導体層41と接触することはない。また第2の導体層
44の形成にあたつて薬液を使用した場合に、第1の絶
縁体層42にはこの薬液はしみこまない。
次に本発明のその他の実施例を説明する。
即ち、第7図に示すように、まず第1の導体層51が形
成されている基板50の上に結晶化絶縁体ペーストを印
刷乾燥させたのち焼成して第1の絶縁体層52を形成す
る。
次に非結晶性絶縁体ペーストをピンホールやピツチが発
生している第1の絶縁体層52の上にその表面が平らに
なる程度の厚さで印刷乾燥させたのち焼成して第2の絶
縁体層53を形成する。
次いでこの上に導体ペーストを印刷乾燥させたのち焼成
して第2の導体層54を形成する。このような構造にす
ることによつて、第2の絶縁体層53が第1の絶縁体層
52に発生したピンホール等をうめてしまうように形成
されており、しかも第2の絶縁体層53にはピンホール
等が発生していないため、第1の導体層51と第2の導
体層54は接触することはない。また、第2の絶縁体層
53は層が薄く形成されているため、再溶解しても第2
の導体層54へはゆがみ等の影響はない。また、第2の
導体層54の形成にあたつて薬液を使用した場合に第1
および第2の絶縁体層52,53へはこの薬液はしみこ
まず絶縁体層としての機能を長期にわたり保てる。また
、更に他の実施例として次のような構造がある。
即ち、図示はしないが第1の導体層が形成されている基
板の上に非結晶性絶縁体ペーストと結晶化絶縁体ペース
トを混合させた絶縁体ペーストを用いて絶縁体層を形成
する。次にその上に第2の導体層を形成する。このよう
な構造にすれば、絶縁体層は結晶化絶縁体ペーストで形
成された部分に発生するピンホール等の中に非結晶性絶
縁体ペーストで形成された部分が入るためピンホール等
が発生しない。
また、一度焼成すると結晶化絶縁体ペースト形成された
部分の軟化点が上昇し、非結晶性絶縁体ペーストで形成
された部分の再溶解による形くずれを阻止し、絶縁体層
を非結晶性絶縁体ペーストだけで形成した場合に比べ形
くずれが実用的な程少ない。従つて第1の導体層と第2
の導体層とが接触することがない。絶縁体層が再溶解し
て形くずれせず第2の導体層へ影響を与えない。また第
2の導体層形成にあたつて薬液を使用した場合に、絶縁
体層へはこの薬液はしみこまず、絶縁体層としての機能
を長期にわたり保てる。
尚、この場合に非結晶性絶縁体ペーストの混合率によつ
て形成される絶縁体層の抗折力や軟化による変形の度合
が変化するので使用限度内に入る混合率を選択する必要
がある。抗折力はほぼ非結晶性絶縁体ペーストの混合率
が高くなるほど比例して下つていく。
この実施例の場合には、全体の10%前後の率で非結晶
性絶縁体ペーストを混合すると抗折力や変形の度合が十
分な使用限度内に入ることができる。以上、詳細に説明
したように絶縁体層を非結晶性絶縁体ペーストで形成さ
れる層と結晶化絶縁体ペーストで形成される層とを積層
し、または前記両ペーストを混合させた絶縁体ペースト
で形成される層により形成されているので、導体層間が
接触することなく短絡が却きず、しかも薬液に対して長
期信頼性を保てる多層厚膜回路基板が得られる。
【図面の簡単な説明】
第1図は従来の多層厚膜回路基板を示す一部断面図。 第2図〜第5図は本発明の一実施例をその製造工程を追
つて示す一部断面図。第6図は本発明の他の実施例を示
す一部断面図。第7図は本発明のその他の実施例を示す
一部断面図。20・・・・・・基板、21・・・・・・
第1の導体層、22・・・・・・第1の絶縁体層、26
・・・・・・第2の絶縁体層、27・・・・・・第3の
絶縁体層、31・・・・・・第2の導体層。

Claims (1)

  1. 【特許請求の範囲】 1 基板上に導体層と絶縁体層が交互に積層形成され、
    所望の導体層間を絶縁体層を貫通させて接続し、所望の
    回路配線を行なう多層厚膜回路基板であつて、第1の導
    体層と第2の導体層の間に非結晶性絶縁体を主成分とす
    るペーストで形成される第1の絶縁体部材と、結晶化絶
    縁体を主成分とするペーストで形成される第2の絶縁体
    部材とを積層して形成される絶縁体層を介在させること
    を特徴とする多層厚膜回路基板。 2 第1の導体層の上に結晶化絶縁体を主成分とするペ
    ーストで形成される第2の絶縁体部材と、非結晶性絶縁
    体を主成分とするペーストで形成される第1の絶縁体部
    材と、結晶化絶縁体を主成分とするペーストで形成され
    る第2の絶縁体部材とを順次積層して絶縁体層を形成し
    、その上に第2の導体層を形成することを特徴とする特
    許請求の範囲第1項記載の多層厚膜回路基板。 3 第1の導体層の上に非結晶性絶縁体を主成分とする
    ペーストで形成される第1の絶縁体部材と、結晶化絶縁
    体を主成分とするペーストで形成される第2の絶縁体部
    材とを順次積層して絶縁体層を形成し、その上に第2の
    導体層を積層形成することを特徴とする特許請求の範囲
    第1項記載の多層厚膜回路基板。 4 第1の導体層の上に結晶化絶縁体を主成分とするペ
    ーストで形成される第2の絶縁体部材と、非結晶性絶縁
    体を主成分とするペーストで形成される第1の絶縁体部
    材とを順次積層して絶縁体層を形成し、その上に第2の
    導体層を積層形成することを特徴とする特許請求の範囲
    第1項記載の多層厚膜回路基板。 5 基板上に導体層と絶縁体層が交互に積層形成され、
    所望の導体層間を絶縁体層を貫通させて接続し、所望の
    回路配線を行なう多層厚膜回路基板であつて、第1の基
    体層と第2の導体層の間に非結晶性絶縁体を主成分とす
    るペーストと結晶化絶縁体を主成分とするペーストとを
    混合させた絶縁体ペーストで形成される絶縁体層を介在
    させることを特徴とする多層厚膜回路基板。
JP15454477A 1977-12-23 1977-12-23 多層厚膜回路基板 Expired JPS59142B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15454477A JPS59142B2 (ja) 1977-12-23 1977-12-23 多層厚膜回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15454477A JPS59142B2 (ja) 1977-12-23 1977-12-23 多層厚膜回路基板

Publications (2)

Publication Number Publication Date
JPS5486765A JPS5486765A (en) 1979-07-10
JPS59142B2 true JPS59142B2 (ja) 1984-01-05

Family

ID=15586568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15454477A Expired JPS59142B2 (ja) 1977-12-23 1977-12-23 多層厚膜回路基板

Country Status (1)

Country Link
JP (1) JPS59142B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58186996A (ja) * 1982-04-27 1983-11-01 日本電気株式会社 多層回路基板の製造方法

Also Published As

Publication number Publication date
JPS5486765A (en) 1979-07-10

Similar Documents

Publication Publication Date Title
KR0174635B1 (ko) 세라믹 다층 기판과 이것의 제조방법
JPH0361359B2 (ja)
US4914260A (en) Ceramic multi-layer printed circuit boards
JP3754748B2 (ja) スルーホール充填用導体ペースト、セラミック回路基板及びパッケージ基板
JPS62265795A (ja) コンデンサ内蔵セラミツクス基板
JPS59142B2 (ja) 多層厚膜回路基板
JP2002043758A (ja) 多層基板及びその製造方法
JP2885477B2 (ja) 多層配線基板及びその製造方法
JPH0226798B2 (ja)
JP2766146B2 (ja) コンデンサ内蔵多層回路基板
JPH04154104A (ja) 積層セラミックコンデンサ
JPH02277279A (ja) 同時焼成セラミック回路基板
JP3176258B2 (ja) 多層配線基板
JPS6165465A (ja) 厚膜多層基板における膜抵抗体の製造方法
JPS63261796A (ja) 多層ハイブリツドic基板の製造方法
JP2595612B2 (ja) 耐熱性絶縁構造の形成方法
JPS61161794A (ja) 湿式多層セラミツク基板
JPS5936922Y2 (ja) 混成集積回路装置
JP3097878B2 (ja) 多層回路基板
JPH0380358B2 (ja)
JP2839308B2 (ja) 多層配線基板
JPS6045095A (ja) 厚膜多層基板の製造方法
JPH08125335A (ja) 厚膜印刷多層回路の形成方法
JPH0935991A (ja) ヒューズ機能付コンデンサ、及びその製造方法
JPH07107953B2 (ja) プリント配線板