JPS59141248A - 半導体基板材料 - Google Patents

半導体基板材料

Info

Publication number
JPS59141248A
JPS59141248A JP58015122A JP1512283A JPS59141248A JP S59141248 A JPS59141248 A JP S59141248A JP 58015122 A JP58015122 A JP 58015122A JP 1512283 A JP1512283 A JP 1512283A JP S59141248 A JPS59141248 A JP S59141248A
Authority
JP
Japan
Prior art keywords
powder
iron group
group element
sintering
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58015122A
Other languages
English (en)
Inventor
Mitsuo Osada
光生 長田
Sogo Hase
長谷 宗吾
Akira Otsuka
昭 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP58015122A priority Critical patent/JPS59141248A/ja
Publication of JPS59141248A publication Critical patent/JPS59141248A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142Metallic substrates having insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 近年ICの演算速度の向上、トランジスタの電気容量の
増大、Ga−As、FETの出現等により、半導体素子
の駆動時に半導体素子に発生する熱をいかに放熱させる
かという点が大きな問題となっている。半導体素子内に
発生する熱は半導体素子が塔載され、半導体素子裏面と
接合された基板を通してパッケージ外へ排出される。従
ってこの基板材料には熱伝導度が高い材料を用いること
が好ましい。
ところで、近年前記パッケージどしてセラミックを用い
たセラミックパッケージが多用されている。このパッケ
ージの場合、前記基板が電極取出し用のセラミック枠(
又は板)と一体化されている。従って基板材料としてA
ノ208を主成分とする磁器を使用する場合には、電極
取出し用の七ラミック枠(又は板)と一体焼成されるた
め問題ないが熱伝導性を向上させる為WやMO等、電極
取出し用のセラミック枠(又は板)と異種の利料を基板
材料として用いる場合、以下の如き問題が生ずる。
即ち、W ’f Mo等を基板材料として用いた場合、
電極取出し用のセラミック枠(又は板〕との接合は通常
銀鑞による鑞付方法が用いられる。この場合WやMo等
は七ラミックとの熱膨張率の差が大きい為、鑞付工程に
おける加熱後の冷却時に熱歪によりセラミック枠(又は
板)が破損するという問題が生ずる。
コノ為、熱膨張率が七ラミックと近いFe −Ni合金
又はFe −Ni−Co合金の薄板を基板と七ラミック
枠(又は板)の間に介在させることが行なわれているが
かかる方法は熱伝導上好ましくない。
一方、熱伝導性が良く、熱膨張率もセラミック枠(又は
板)に近いBeOを用いることが考えられているがBe
Oは毒性を有する為、取扱いや製造が困難であり、さら
に入手することも困難で実用的でない。
そこで発明者らは熱膨張率、熱伝導率共に満足し、かつ
疹性や入手困難性などの問題のない半導体基板材料とし
てW、 Mo又はW−Mo粉末にCuを添加した材料即
ち最終製品比5〜20wt%のCu粉末と平均粒度0.
5〜5μのW粉末又はMo粉末又はW −Mo合金粉末
とを混合成形した後、還元雰囲気中で焼成したことを特
徴とする半導体基板材料を内容とする発明(以下第1発
明という)をし、さらに前記発明を改善した改良発明と
して平均粒度1〜410μのW粉末又はMo粉末又はW
−Mo合金粉末を加圧成形した後、1300”C−16
00’Cノ非酸化雰囲気にて焼結した焼結多孔体に重量
比5〜25%のCuを含浸したことを特徴とする半導体
基板材料なる発明(以下第2発明という)をした。(本
願と同日付で出願) 第2発明は第1発明の基板材料の場合と異なりW、 M
o、又はW−Mo合金粉末のみの成形体を焼結した基板
材料である為、1200“Cを越える焼成温度における
液相COの存在及び焼成中のCu蒸発によるCuの消失
等の焼成時における緻密化と密度コントロール難の悪影
響を受けていない基板利料を提供することができるもの
であり、又W粉末、M。
粉末、W−Mo合金粉末による同相焼結により密度調整
が可能な為、第1発明の場合に比し、広範な平均粒度の
原料の使用が可能となっている。
本発明は、第2発明をさらに改善し、熱膨張率、熱伝導
率を低下させることなく焼結温度を引下げた均一性に優
れた合金であり、その要旨は、平均粒度1−40μのW
粉末又はMo粉末又はW−Mo合金粉末に鉄族元素を0
.02〜2wt%添加した粉末を加圧成形した後、13
00°C−16(10°Cの非酸化雰囲気にて焼結した
焼結多孔体に重量比5〜25%のCuを含浸したことを
特徴とする半導体基板材料にある。
本発明において鉄族元素を添加する理由は以下の通りで
ある。即ちW、Mo、W−Mo粉末は融点が高く、単独
でその圧粉体を焼結する場合、所定の密度・空孔率を得
るには高温で焼結しなければならない。
しかし、鉄族元素(Fe、 Ni 、 Co )はタン
グステンと比較的低温で固溶体をつくる為、W粉末、M
o粉末、W−Mo粉末に微量の鉄族元素を添加して焼結
することにより、無添加の場合に比べ、大幅に低い温度
で同一空孔率を持つ焼結多孔体をつくることができ、こ
れにより均一な合金を得ることが出きるからである。
鉄族元素の量を0.02〜2wt%とした理由は0.0
2wt%以下では添加効果がなく、一方2wt%を越え
るとCuの含浸時Cu中への鉄族元素の固溶により熱伝
導度が低下するからである。W、Mo、W−M。
粉末の平均粒度を1−40μとしたのは、1μより小さ
い微粉の場合、焼結時局部的に独立空孔(クローズドボ
アー)を生じやす(、Cu含浸工程においてCuが含浸
せず熱伝導度が低下し、40μを越えると焼成後合金内
のW等の粒子が焼成時の粒成5− 長によりさらに粗大化し、熱伝導度の合金内におけるバ
ラツキが大きくなるからである。
次に焼結温度について130 「0〜1600°Cとし
たのは本発明のねらいがW、 Mo又はW、 MO合金
粉末を焼結して粉末同志の強固な骨格を形成せしめこの
骨格にて熱膨張を規制することにあり焼結温度としては
充分な骨格強度を持たせるために180 (1°C以上
の高温が望ましく、又1600“C以上の高温で焼結す
ると焼結が進行し過ぎ一部に独立空孔(クローズドポア
ー〕が生じ熱伝導度が低下するため好ましくないからで
ある。Cu含有量については5〜25wt%が好ましい
。5%を下回ると熱膨張、熱伝導共に顕著な効果がなく
、25%を越えると熱膨張率が大きくなり好ましくない
からである。
以下実施例について説明する。
1113     径 第1表に示すような平均粒度を有するW粉末0.8〜2
3μの平均粒径を有するNi、 Fe、 Co粉末を第
1表に示す組成に配合した粉末に重量比1.4・%のカ
ンファーを加えた粉末をそれぞれIt/cm”の6− 圧力でプレス成形した型押体700”Cでバインダー抜
きを行った後H2ガス雰囲気中で焼結した多孔焼結体に
H2ガス雰囲気下にて1]50°CでCuを含浸して重
量比3〜80%Cuになる合金を作製した。
これらの合金を得た焼結条件ならびにその合金特性を第
2表に示す。
第1表 〔実施例2〕 平均粒径13.5μのMo粉末および平均粒径6.5μ
の60 wt/、 W −40wt、/: Mo合金粉
末に、第3表に示すようなFe族元素(平均粒径0.8
〜2.3μ)を添加した粉末にMo粉末1..8wt〆
のカンファー、W−M。
合金粉末には1.4wt、7のカンファーを加えて、1
 t 7cm2の圧力で型押したものを700°Cでバ
インダー抜きを行った後、第3表記載の焼結条件でH2
雰囲気中で焼結したのちにH2ガス雰囲気下にて115
0’“CでCuを溶浸してそれぞれの合金を得た。
これらの合金について測定した結果を第8表に示す。
9− 以上の如く、本発明により得られた半導体基板材料は熱
伝導度、熱膨張係数共にすぐれた材料であり、毒性や入
手の困難性という問題もない大容量半導体に対応しうる
半導体基板材料である。
11− 220−

Claims (1)

    【特許請求の範囲】
  1. (1)平均粒度1〜40μのW粉末又はMo粉末又はW
    −Mo合金粉末に鉄族元素を0.02〜2wt%添加し
    た粉末を加圧成形した後、非酸化性雰囲気にて焼結した
    焼結多孔体に重量比5〜25%のCuを含浸したことを
    特徴とする半導体基板材料。
JP58015122A 1983-01-31 1983-01-31 半導体基板材料 Pending JPS59141248A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58015122A JPS59141248A (ja) 1983-01-31 1983-01-31 半導体基板材料

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58015122A JPS59141248A (ja) 1983-01-31 1983-01-31 半導体基板材料

Publications (1)

Publication Number Publication Date
JPS59141248A true JPS59141248A (ja) 1984-08-13

Family

ID=11880011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58015122A Pending JPS59141248A (ja) 1983-01-31 1983-01-31 半導体基板材料

Country Status (1)

Country Link
JP (1) JPS59141248A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH029155A (ja) * 1988-03-10 1990-01-12 Texas Instr Inc <Ti> 複合金属材料
EP0784341A4 (en) * 1995-06-23 1997-05-14 Toho Kinzoku Kk METHOD OF PRODUCING A MATERIAL FOR A SEMICONDUCTOR SUBSTRATE, MATERIAL FOR A SEMICONDUCTOR SUBSTRATE AND PACKING FOR A SEMICONDUCTOR
WO2003021671A1 (en) * 2001-08-31 2003-03-13 Sumitomo Electric Industries, Ltd. Semiconductor radiating substrate and production method therefor and package
CN111020329A (zh) * 2019-11-22 2020-04-17 武汉理工大学 一种基于W-Fe-C体系腐蚀法制备多孔钨材料的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2971251A (en) * 1954-07-01 1961-02-14 Philips Corp Semi-conductive device
JPS49110505A (ja) * 1973-02-23 1974-10-21

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2971251A (en) * 1954-07-01 1961-02-14 Philips Corp Semi-conductive device
JPS49110505A (ja) * 1973-02-23 1974-10-21

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH029155A (ja) * 1988-03-10 1990-01-12 Texas Instr Inc <Ti> 複合金属材料
EP0784341A4 (en) * 1995-06-23 1997-05-14 Toho Kinzoku Kk METHOD OF PRODUCING A MATERIAL FOR A SEMICONDUCTOR SUBSTRATE, MATERIAL FOR A SEMICONDUCTOR SUBSTRATE AND PACKING FOR A SEMICONDUCTOR
EP0784341A1 (en) * 1995-06-23 1997-07-16 Toho Kinzoku Co., Ltd. Method of manufacture of material for semiconductor substrate, material for semiconductor substrate, and package for semiconductor
US5905938A (en) * 1995-06-23 1999-05-18 Toho Kinzoku Co., Ltd. Method of manufacturing a semiconductor substrate material
WO2003021671A1 (en) * 2001-08-31 2003-03-13 Sumitomo Electric Industries, Ltd. Semiconductor radiating substrate and production method therefor and package
US6979901B2 (en) 2001-08-31 2005-12-27 Sumitomo Electric Industries, Ltd. Semiconductor heat-dissipating substrate, and manufacturing method and package therefor
CN100353536C (zh) * 2001-08-31 2007-12-05 住友电气工业株式会社 半导体散热衬底及其生产方法和组件
CN111020329A (zh) * 2019-11-22 2020-04-17 武汉理工大学 一种基于W-Fe-C体系腐蚀法制备多孔钨材料的方法

Similar Documents

Publication Publication Date Title
US5525428A (en) Substrate for semiconductor apparatus
US5049184A (en) Method of making a low thermal expansion, high thermal conductivity, composite powder metallurgy member and a member made thereby
JPH09157773A (ja) 低熱膨張・高熱伝導性アルミニウム複合材料及びその製造方法
JP2002201075A (ja) 窒化けい素セラミックス基板およびそれを用いた窒化けい素セラミックス回路基板並びにその製造方法
US5413751A (en) Method for making heat-dissipating elements for micro-electronic devices
JPS59141248A (ja) 半導体基板材料
JPS59143347A (ja) 半導体基板材料の製造方法
JPS6337072B2 (ja)
JPS59141247A (ja) 半導体基板材料
JPS596899B2 (ja) 電気接点材料
JPS6246512B2 (ja)
JP3303729B2 (ja) 窒化アルミニウム系焼結体とその製造方法
JPH0336304B2 (ja)
JPS63166765A (ja) 窒化アルミニウム質焼結体およびその製造方法
JP3999989B2 (ja) 銅−炭化タングステン複合材料
JPH02221162A (ja) 窒化アルミニウム質焼成体の製法
JPS59136938A (ja) 半導体基板材料
JP2559085B2 (ja) 複合焼結材及びその製造方法
JPS631272B2 (ja)
JP3204566B2 (ja) ヒートシンク材料の製造方法
JPH108164A (ja) 低熱膨張・高熱伝導性アルミニウム複合材料の製造方法及びその複合材料
JP3959555B2 (ja) 窒化アルミニウム質粉末及びその脱脂体の製造方法
JPS59136952A (ja) 半導体基板材料
KR20030011333A (ko) 전도율이 높은 구리/내화금속 복합체 및 그 복합체의 제조방법
JPH06183864A (ja) 窒化けい素メタライズ基板