JPS59139675A - 接点層の開口の側壁に絶縁分離部分を形成する方法 - Google Patents
接点層の開口の側壁に絶縁分離部分を形成する方法Info
- Publication number
- JPS59139675A JPS59139675A JP58216372A JP21637283A JPS59139675A JP S59139675 A JPS59139675 A JP S59139675A JP 58216372 A JP58216372 A JP 58216372A JP 21637283 A JP21637283 A JP 21637283A JP S59139675 A JPS59139675 A JP S59139675A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polysilicon
- etching
- contact
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 128
- 239000012212 insulator Substances 0.000 title description 12
- 239000010410 layer Substances 0.000 claims description 348
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 137
- 229920005591 polysilicon Polymers 0.000 claims description 137
- 238000001020 plasma etching Methods 0.000 claims description 66
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 64
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 62
- 239000000758 substrate Substances 0.000 claims description 61
- 239000004065 semiconductor Substances 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 32
- 238000000926 separation method Methods 0.000 claims description 24
- 150000002500 ions Chemical class 0.000 claims description 15
- 239000011241 protective layer Substances 0.000 claims description 13
- 239000011810 insulating material Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 166
- 235000012239 silicon dioxide Nutrition 0.000 description 83
- 239000000377 silicon dioxide Substances 0.000 description 83
- 230000008569 process Effects 0.000 description 77
- 238000005530 etching Methods 0.000 description 58
- 238000002955 isolation Methods 0.000 description 36
- 239000012298 atmosphere Substances 0.000 description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 28
- 229910052710 silicon Inorganic materials 0.000 description 28
- 239000010703 silicon Substances 0.000 description 28
- 229910052751 metal Inorganic materials 0.000 description 22
- 239000002184 metal Substances 0.000 description 22
- 239000004033 plastic Substances 0.000 description 22
- 238000009792 diffusion process Methods 0.000 description 20
- 230000003647 oxidation Effects 0.000 description 20
- 238000007254 oxidation reaction Methods 0.000 description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 19
- 229910052760 oxygen Inorganic materials 0.000 description 19
- 239000001301 oxygen Substances 0.000 description 19
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 15
- 238000005468 ion implantation Methods 0.000 description 13
- 230000000087 stabilizing effect Effects 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 239000012535 impurity Substances 0.000 description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 9
- 230000002829 reductive effect Effects 0.000 description 9
- 229910052785 arsenic Inorganic materials 0.000 description 8
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 8
- 238000004380 ashing Methods 0.000 description 8
- 239000000126 substance Substances 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 230000006641 stabilisation Effects 0.000 description 7
- 238000011105 stabilization Methods 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 238000003631 wet chemical etching Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 4
- -1 chromium- Aluminum-copper Chemical compound 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 230000036961 partial effect Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000010405 reoxidation reaction Methods 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 235000011007 phosphoric acid Nutrition 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 101100348017 Drosophila melanogaster Nazo gene Proteins 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 241000270322 Lepidosauria Species 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000003324 Six Sigma (6σ) Methods 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000035508 accumulation Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000418 atomic force spectrum Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- FHTQCUNSKSWOHF-UHFFFAOYSA-N ethyl carbamate;silicon Chemical compound [Si].CCOC(N)=O FHTQCUNSKSWOHF-UHFFFAOYSA-N 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Drying Of Semiconductors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔本発明の分野〕
本発明は、集積半導体装置の製造、特にポリシリコン・
ベース接点がセルフ・アライン（自己整合）された集積
バ・イボーラ・１−ランジスクの製造を可能にずろ、接
点層の開口の側壁に絶縁分離部分を形成する方法に関す
る。
ベース接点がセルフ・アライン（自己整合）された集積
バ・イボーラ・１−ランジスクの製造を可能にずろ、接
点層の開口の側壁に絶縁分離部分を形成する方法に関す
る。
過去１０年の間に、半導体集積回路では、集積度の実質
的な向上がはかられてきた。しかしながら、マイクロプ
ロセッサ及びミニコンピユータのような新しい適用分野
では、複雑化、スイッチング凍麻力恵凍什征γドｌ／ｒ
跋習の、１、刑イにシいヘト”＋ｆｒ要求が増してきて
いる。回路の集積度が増すに連れて、主に、集積回路中
の種々の素子及び装置への電気接点が問題になってくる
。必要な装置の接続をなすには、多数の接点が必要であ
る。これらの接点は、互いに且つ他の装置からも分離し
て、適切に位置合せしなければならないものである。
的な向上がはかられてきた。しかしながら、マイクロプ
ロセッサ及びミニコンピユータのような新しい適用分野
では、複雑化、スイッチング凍麻力恵凍什征γドｌ／ｒ
跋習の、１、刑イにシいヘト”＋ｆｒ要求が増してきて
いる。回路の集積度が増すに連れて、主に、集積回路中
の種々の素子及び装置への電気接点が問題になってくる
。必要な装置の接続をなすには、多数の接点が必要であ
る。これらの接点は、互いに且つ他の装置からも分離し
て、適切に位置合せしなければならないものである。
最近、集積装置の電気接点として、非常にドープしたポ
リシリコンが使用されてきている。例えば、高集積バイ
ポーラ・トランジスタのベース接点を形成するのに、ポ
リシリコン接点技術が使用されてきている。しかしなが
ら、現在公知のポリシリコン・ベース接点プロセスは、
以下に示すように、十分に満足できるものではなかった
。
リシリコンが使用されてきている。例えば、高集積バイ
ポーラ・トランジスタのベース接点を形成するのに、ポ
リシリコン接点技術が使用されてきている。しかしなが
ら、現在公知のポリシリコン・ベース接点プロセスは、
以下に示すように、十分に満足できるものではなかった
。
ポリシリコン・ベース接点カセルフ・アラインされる集
積バイポーラ・トランジスタを形成するプロセス技術に
ついて述べる。まず、コレクタ領域が分離形成された半
導体基板から始める。その半導体基板上にポリシリコン
層を付着し、ポリシリコン層の上に表面安定化の窒化シ
リコン層を形成する。コレクタ領域の所定部分に対応す
る位置において、ポリシリコン層及び窒化シリコン層に
開口を形成する。この開口を通して、ベースについての
不純物を導入することになる。それから、開口内も含め
てポリシリコン層の上に、化学気相付着（ＣＶＤ）の二
酸化シリコン層であって、伺着表面の凹凸形状にそって
厚さが一様に付着された即ちコンフォーマルな（ｃｏｎ
ｆｏｒｍａｌ）ものを、厚く形成する。この二酸化シリ
コン層を、Ｃ￥４又はＣＦ、！Ｉ＋Ｈシの雰囲気中で反
応性イオン食刻（ＲＩＥ）して、ポリシリコン層の上並
びに開口内における二酸化シリコン層の水平部分を除去
し、開［」の側壁に位置する二酸化シリコン層の垂直部
分を残す。それから、側壁の二酸化／リコンによって規
定される開口を通して、エミッタについての不純物を導
入し、エミッタ領域への電気接点を形成する。
積バイポーラ・トランジスタを形成するプロセス技術に
ついて述べる。まず、コレクタ領域が分離形成された半
導体基板から始める。その半導体基板上にポリシリコン
層を付着し、ポリシリコン層の上に表面安定化の窒化シ
リコン層を形成する。コレクタ領域の所定部分に対応す
る位置において、ポリシリコン層及び窒化シリコン層に
開口を形成する。この開口を通して、ベースについての
不純物を導入することになる。それから、開口内も含め
てポリシリコン層の上に、化学気相付着（ＣＶＤ）の二
酸化シリコン層であって、伺着表面の凹凸形状にそって
厚さが一様に付着された即ちコンフォーマルな（ｃｏｎ
ｆｏｒｍａｌ）ものを、厚く形成する。この二酸化シリ
コン層を、Ｃ￥４又はＣＦ、！Ｉ＋Ｈシの雰囲気中で反
応性イオン食刻（ＲＩＥ）して、ポリシリコン層の上並
びに開口内における二酸化シリコン層の水平部分を除去
し、開［」の側壁に位置する二酸化シリコン層の垂直部
分を残す。それから、側壁の二酸化／リコンによって規
定される開口を通して、エミッタについての不純物を導
入し、エミッタ領域への電気接点を形成する。
理論的には、ポリシリコン・ベース接点がセルフ・アラ
イ〕／されるバイポーラ・トランジスタを形成すること
になるが、上記プロセス技術を実施するのは困難で・あ
ることが、わかった。なぜなら、上記の反応性イオン食
刻ステップには、現在公知の反応性イオン食刻技術では
相互に達成困難な２つの食刻速度比（ＥＲＲ）が必要だ
からである。
イ〕／されるバイポーラ・トランジスタを形成すること
になるが、上記プロセス技術を実施するのは困難で・あ
ることが、わかった。なぜなら、上記の反応性イオン食
刻ステップには、現在公知の反応性イオン食刻技術では
相互に達成困難な２つの食刻速度比（ＥＲＲ）が必要だ
からである。
特に、その反応性イオン食刻ステップでは、二酸化シリ
コン層を反応性イオン食刻するときにエミッタ領域を薄
くしないように、二酸化シリコン対シリコンの食刻速度
比を大きくする必要がある。
コン層を反応性イオン食刻するときにエミッタ領域を薄
くしないように、二酸化シリコン対シリコンの食刻速度
比を大きくする必要がある。
即ち、シリコンの食刻速度よりも二酸化シリコンの食刻
速度を十分に大きくする必要がある。エミッタ領域が薄
くなる（結果的にベース領域も薄くなる）ことにより、
トランジスタの利得（ｇａｉｎ）が低下し、トランジス
タ間でパラメータの大きな変動を生じることになる。
速度を十分に大きくする必要がある。エミッタ領域が薄
くなる（結果的にベース領域も薄くなる）ことにより、
トランジスタの利得（ｇａｉｎ）が低下し、トランジス
タ間でパラメータの大きな変動を生じることになる。
他方、前記の反応性イオン食刻ステップでは、ポリシリ
コン層の上面に位置する表面安定化の窒化シリコンを食
刻しないように、二酸化シリコン対窒化シリコンの食刻
速度比を大きくする必要がある。即ち、窒化シリコンの
食刻速度よりも二酸化シリコンの食刻速度を十分に太き
（する必要がある。窒化シリコンの食刻によって、表面
安定化層は薄くなり、この層にピンホールができたり、
この層でショートが起きたりすることにもなる。
コン層の上面に位置する表面安定化の窒化シリコンを食
刻しないように、二酸化シリコン対窒化シリコンの食刻
速度比を大きくする必要がある。即ち、窒化シリコンの
食刻速度よりも二酸化シリコンの食刻速度を十分に太き
（する必要がある。窒化シリコンの食刻によって、表面
安定化層は薄くなり、この層にピンホールができたり、
この層でショートが起きたりすることにもなる。
このように薄くなった表面安定化層に後で配線を設ける
ときには、この薄くなった層による過度のキャパシタン
スのために、配線の動作速度は劣化し、配線間で混線を
生じる。さらに、この薄くなった表面安定化層のピンホ
ールのために、ポリシリコン・ベース接点と配線との間
でショートが起きるなら、集積回路を使用することはで
きなくなってしまう。
ときには、この薄くなった層による過度のキャパシタン
スのために、配線の動作速度は劣化し、配線間で混線を
生じる。さらに、この薄くなった表面安定化層のピンホ
ールのために、ポリシリコン・ベース接点と配線との間
でショートが起きるなら、集積回路を使用することはで
きなくなってしまう。
従って、ポリシリコン・ベース接点を形成するプロセス
技術には、二酸化シリコン対シリコンの食刻速度比並び
に二酸化シリコン対窒化シリコンの食刻速度比が大きな
反応性イオン食刻技術が必要である。二酸化シリコン対
窒化シリコンの食刻速度比を大きくすること自体は、現
在公知の反応性イオン食刻技術を用いて達成するのは困
難である。その上、現在公知の反応性イオン食刻技術に
は、前記のように２つの食刻速度比を同時に大きくする
要求を満すものはない。従って、公知の反応性イオン食
刻の雰囲気（即ち、ＣＦ４、ＣＦ ４千町、Ａｒ−１−
Ｃ１２、ＳＦ６＋Ｃβ２等）では、次のような妥協点し
か望めな（・。即ち、結果的に、エミッタ領域の食刻を
生じたり、窒化シリコンの表面安定化層の食刻を生じた
り、又は両方の食刻を生じたりするものである。
技術には、二酸化シリコン対シリコンの食刻速度比並び
に二酸化シリコン対窒化シリコンの食刻速度比が大きな
反応性イオン食刻技術が必要である。二酸化シリコン対
窒化シリコンの食刻速度比を大きくすること自体は、現
在公知の反応性イオン食刻技術を用いて達成するのは困
難である。その上、現在公知の反応性イオン食刻技術に
は、前記のように２つの食刻速度比を同時に大きくする
要求を満すものはない。従って、公知の反応性イオン食
刻の雰囲気（即ち、ＣＦ４、ＣＦ ４千町、Ａｒ−１−
Ｃ１２、ＳＦ６＋Ｃβ２等）では、次のような妥協点し
か望めな（・。即ち、結果的に、エミッタ領域の食刻を
生じたり、窒化シリコンの表面安定化層の食刻を生じた
り、又は両方の食刻を生じたりするものである。
本発明の目的は、良好な電気特性の集積半導体装置を製
造可能にずろ、接点層の開口の側壁に絶縁分離部分を形
成する方法を提供することである。
造可能にずろ、接点層の開口の側壁に絶縁分離部分を形
成する方法を提供することである。
このような目的を有する本発明によって、以下のことが
達成できる。即ち、 現在利用できる半導体製造技術を用（・て、ポリシリコ
ン・ベース接点を備えるバイポーラ・トランジスタを形
成する方法を提供すること。
達成できる。即ち、 現在利用できる半導体製造技術を用（・て、ポリシリコ
ン・ベース接点を備えるバイポーラ・トランジスタを形
成する方法を提供すること。
製造プロセスの間にエミッタ領域及びベース領域を薄く
することなく、ポリシリコン・ベース接点を備えるバイ
ポーラ・トランジスタを形成する方法を提供すること。
することなく、ポリシリコン・ベース接点を備えるバイ
ポーラ・トランジスタを形成する方法を提供すること。
製造プロセスの間にポリシリコン・ベース接点の−Ｌに
ある表面安定化層を薄くしたり、又はこの層においてシ
ョートを生じたりすることなく、ポリシリコン・ベース
接点を備えるバイポーラ・トランジスタを形成する方法
を提供すること。
ある表面安定化層を薄くしたり、又はこの層においてシ
ョートを生じたりすることなく、ポリシリコン・ベース
接点を備えるバイポーラ・トランジスタを形成する方法
を提供すること。
本発明は、以下のような特徴を有する、接点層の開口の
側壁に絶縁分離部分を形成する方法である。即ち、 半導体基板の装置領域」二の接点層における、前記装置
領域の所定部分を露出した開口の底面及び側壁に、絶縁
分離層を形成し、前記底面における前記絶縁分離層を反
応性イオン食刻して、前記側壁に絶縁分離部分を形成す
る方法にお（・て、前記絶縁分離層の物質として、絶縁
物質に変換可能な半導体物質を用（・、前記絶縁分離層
を形成する段階の前に、少なくとも前記底面及び側壁に
、前記半導体物質についての反応性イオン食刻の影響を
受は難い物質から成る保護層を形成する段階を設けると
ともに、前記絶縁分離層を反応性イオン食刻する段階の
後に、前記側壁に残った前記半導体物質の少なくとも表
面を前記絶縁物質に変換する段階を設けたことを特徴と
するものである。
側壁に絶縁分離部分を形成する方法である。即ち、 半導体基板の装置領域」二の接点層における、前記装置
領域の所定部分を露出した開口の底面及び側壁に、絶縁
分離層を形成し、前記底面における前記絶縁分離層を反
応性イオン食刻して、前記側壁に絶縁分離部分を形成す
る方法にお（・て、前記絶縁分離層の物質として、絶縁
物質に変換可能な半導体物質を用（・、前記絶縁分離層
を形成する段階の前に、少なくとも前記底面及び側壁に
、前記半導体物質についての反応性イオン食刻の影響を
受は難い物質から成る保護層を形成する段階を設けると
ともに、前記絶縁分離層を反応性イオン食刻する段階の
後に、前記側壁に残った前記半導体物質の少なくとも表
面を前記絶縁物質に変換する段階を設けたことを特徴と
するものである。
このような特徴を有する本発明は、例えば、ド−プト（
ｄｏｐｅｄ）・ポリシリコンから成るセルフ・アライン
・ベース接点を備えた集積バイポーラ・トランジスタを
形成する方法におし・て、次のよ実施例 まず、コレクタ領域が分離形成された半導体基板の露出
表面に、ドープト・ポリシリコンのような接点層並びに
窒化シリコンのような表面安定化層を順次形成する。コ
レクタ領域の所定部分に対応する位置において、表面安
定化層及び接点層に開］」を形成して、半導体基板の表
面を露出する。
ｄｏｐｅｄ）・ポリシリコンから成るセルフ・アライン
・ベース接点を備えた集積バイポーラ・トランジスタを
形成する方法におし・て、次のよ実施例 まず、コレクタ領域が分離形成された半導体基板の露出
表面に、ドープト・ポリシリコンのような接点層並びに
窒化シリコンのような表面安定化層を順次形成する。コ
レクタ領域の所定部分に対応する位置において、表面安
定化層及び接点層に開］」を形成して、半導体基板の表
面を露出する。
この開［−１を通して半導体基板の表面にイオン注入又
は不純物拡散を行うことにより、実質的ベース領域を形
成する。それから、コンフォーマルな窒化シリコンのよ
うな保護層を、開口の側壁並びに開１０内の半導体基板
表面に形成する。接点層の上の表面安定化層にも、この
コンフォーマルナ保護層を形成しても良い。次に、コン
フォーマルなポリシリコンのような分離層を、開ｌ」内
の保護層の上に形成する。接点層の上にある表面安定化
層又は保護層にも、このコンフォーマルな分離層を形成
しても良い。分離層をＡｒ＋Ｃ（ｌ 又はＳ Ｆ ６
＋Ｃｌ ２１−Ｈｅ のような雰囲気で反応性イオン
食刻して、分離層のうち、開口内の半導体基板表面の」
二の部分を除去し、開口の側壁の部分を残す。それから
、分離層の側壁部分に酸化のような絶縁処理を施して、
少なくとも表面を二酸化シリコンのような絶縁層に変換
する。最後に、分離層の側壁部分によって規定される開
）」を通して、半導体基板中にイオン注入又は不純物拡
散を行うことてよって、エミッタ領域を形成する。半導
体基板をアニールして、ベース領域及びエミッタ領域を
それらの適切な深さにまで拡散させる。
は不純物拡散を行うことにより、実質的ベース領域を形
成する。それから、コンフォーマルな窒化シリコンのよ
うな保護層を、開口の側壁並びに開１０内の半導体基板
表面に形成する。接点層の上の表面安定化層にも、この
コンフォーマルナ保護層を形成しても良い。次に、コン
フォーマルなポリシリコンのような分離層を、開ｌ」内
の保護層の上に形成する。接点層の上にある表面安定化
層又は保護層にも、このコンフォーマルな分離層を形成
しても良い。分離層をＡｒ＋Ｃ（ｌ 又はＳ Ｆ ６
＋Ｃｌ ２１−Ｈｅ のような雰囲気で反応性イオン
食刻して、分離層のうち、開口内の半導体基板表面の」
二の部分を除去し、開口の側壁の部分を残す。それから
、分離層の側壁部分に酸化のような絶縁処理を施して、
少なくとも表面を二酸化シリコンのような絶縁層に変換
する。最後に、分離層の側壁部分によって規定される開
）」を通して、半導体基板中にイオン注入又は不純物拡
散を行うことてよって、エミッタ領域を形成する。半導
体基板をアニールして、ベース領域及びエミッタ領域を
それらの適切な深さにまで拡散させる。
分離層の形成の前に、コンフォーマルな窒化シリコンの
ような保護層を半導体基板の全表面に形成しても良い。
ような保護層を半導体基板の全表面に形成しても良い。
このような保護層は、ボリシリコンのような分離層の反
応性イオン食刻において食刻停止部材として働く。従っ
て、分離層の反応性イオン食刻においては、（ポリ）シ
リコン対窒化シリコンの食刻速度比のような分離層対保
護層の食刻速度比を大きくするだけで良い。このような
必要条件は、Ａｒ−ｔ−Ｃｄ 又は５Ｆ−Ｉ−Ｃ１２
−１−■■ｅ６ の雰囲気における反応性イオン食刻のような多くの公知
技術によって、容易に満すことができる。
応性イオン食刻において食刻停止部材として働く。従っ
て、分離層の反応性イオン食刻においては、（ポリ）シ
リコン対窒化シリコンの食刻速度比のような分離層対保
護層の食刻速度比を大きくするだけで良い。このような
必要条件は、Ａｒ−ｔ−Ｃｄ 又は５Ｆ−Ｉ−Ｃ１２
−１−■■ｅ６ の雰囲気における反応性イオン食刻のような多くの公知
技術によって、容易に満すことができる。
コンフォーマルな窒化シリコンのような保護層は、また
、ポリシリコンのような分離層の側壁部分を熱酸化する
間に、ドープト・ポリシリコンのような接点層並びに半
導体基板表面における酸化を防止する障壁部材としても
働（。
、ポリシリコンのような分離層の側壁部分を熱酸化する
間に、ドープト・ポリシリコンのような接点層並びに半
導体基板表面における酸化を防止する障壁部材としても
働（。
このようなセルフ・アライン命ベース接点を形成するプ
ロセスでは、二酸化シリコン対窒化シリコンの食刻速度
比を大きくする必要ばな（・。さらに、二酸化シリコン
対窒化シリコンの食刻速度比並びに二酸化シリコン対シ
リコンの食刻速度比を大きくする必要もない。本発明に
よるプロセスによって、ドープト・ポリシリコンのよう
なベース接点の側壁には、次の６層から成る分離構造体
が形成される。即ち、ベース接点の側壁における、窒化
シリコンのような保護層と、ポリシリコンのような分離
層と、二酸化シリコンのような分離層の酸化層とから成
る。ドープト・ポリシリコンのようなベース接点の上に
ある、窒化ンリコンのような表面安定化層は、薄くなら
〕工（・し、またその層でショートを生じることもない
。同様に、エミッタ領域及びヘース領域も薄くならない
。
ロセスでは、二酸化シリコン対窒化シリコンの食刻速度
比を大きくする必要ばな（・。さらに、二酸化シリコン
対窒化シリコンの食刻速度比並びに二酸化シリコン対シ
リコンの食刻速度比を大きくする必要もない。本発明に
よるプロセスによって、ドープト・ポリシリコンのよう
なベース接点の側壁には、次の６層から成る分離構造体
が形成される。即ち、ベース接点の側壁における、窒化
シリコンのような保護層と、ポリシリコンのような分離
層と、二酸化シリコンのような分離層の酸化層とから成
る。ドープト・ポリシリコンのようなベース接点の上に
ある、窒化ンリコンのような表面安定化層は、薄くなら
〕工（・し、またその層でショートを生じることもない
。同様に、エミッタ領域及びヘース領域も薄くならない
。
集積バイポーラ・１−ラン／メタの製造に関連させて説
明してきたが、半導体基板表面にあるドープト・ポリノ
リコンのような接点層における開口の側壁に、絶縁層を
形成する必要があるときには（・つでも、本発明による
プロセスを使用することかできる。まず、開Ｌ」の側壁
並びに開］」内における半導体基板表面の上に、コンフ
ォーマルな窒化／リコンのような保護層を形成する。そ
れから、そのコンフォーマルな窒化ンリコンのような保
護層の上に、ポリシリコンのような分離層を形成する。
明してきたが、半導体基板表面にあるドープト・ポリノ
リコンのような接点層における開口の側壁に、絶縁層を
形成する必要があるときには（・つでも、本発明による
プロセスを使用することかできる。まず、開Ｌ」の側壁
並びに開］」内における半導体基板表面の上に、コンフ
ォーマルな窒化／リコンのような保護層を形成する。そ
れから、そのコンフォーマルな窒化ンリコンのような保
護層の上に、ポリシリコンのような分離層を形成する。
垂直方向を優先的に食刻する異方性食刻により、分離層
を食刻して、開口内における半導体基板表面上の部分を
除去し、開口の側壁の部分を残す。最後に、開口の側壁
におけるポリシリコンのような分離層に酸化のような絶
縁処理を施して、少なくともその表面を二酸化シリコン
のような絶縁層に変換する。
を食刻して、開口内における半導体基板表面上の部分を
除去し、開口の側壁の部分を残す。最後に、開口の側壁
におけるポリシリコンのような分離層に酸化のような絶
縁処理を施して、少なくともその表面を二酸化シリコン
のような絶縁層に変換する。
ポリシリコンのような接点層における開口の側壁に絶縁
層を形成する必要があるときにはいつでも、本発明によ
るプロセスを使用することにより、開］」内における半
導体基板の表面を薄くすることが防げる。さらに、ポリ
シリコンのような接点層の上にある表面安定化層が薄く
なったり又はこの表面安定化層においてショートを生じ
たりすることが、防げる。本発明によるプロセスで形成
した集積半導体装置は、高集積で高速動作をなすもので
あり、装置によって動作特性が変るようなことは、はと
んどなし・。
層を形成する必要があるときにはいつでも、本発明によ
るプロセスを使用することにより、開］」内における半
導体基板の表面を薄くすることが防げる。さらに、ポリ
シリコンのような接点層の上にある表面安定化層が薄く
なったり又はこの表面安定化層においてショートを生じ
たりすることが、防げる。本発明によるプロセスで形成
した集積半導体装置は、高集積で高速動作をなすもので
あり、装置によって動作特性が変るようなことは、はと
んどなし・。
本発明の実施例は、後で第１６Ａ図乃至第１６Ｅ図を用
し・て述べられるが、この実施例の理解を一層良くする
ために、まず、第１図から第１５図までを用いて、実施
例に関連する技術を述べる。
し・て述べられるが、この実施例の理解を一層良くする
ために、まず、第１図から第１５図までを用いて、実施
例に関連する技術を述べる。
第１乃至第６の図を参照することにより、第１及び第２
の図に示された２つの先行技術の構造体が、セルフ・ア
ラインされた配線の技術によるより小さな構造体と比較
され得る。図は、２５ミクロンの最小ライン幅が使用さ
れて（・るバイポーラ・トラン／スタ構造体を示して℃
・る。第１乃至第６の図に示されたバイポーラ・トラン
ジスタの各々は、ＮＰＮ ｌ・ランジスタであり、Ｐ−
基板１０の上に形成されている。同じ番号はこれらの図
面の各々における同じ構造を示す。
の図に示された２つの先行技術の構造体が、セルフ・ア
ラインされた配線の技術によるより小さな構造体と比較
され得る。図は、２５ミクロンの最小ライン幅が使用さ
れて（・るバイポーラ・トラン／スタ構造体を示して℃
・る。第１乃至第６の図に示されたバイポーラ・トラン
ジスタの各々は、ＮＰＮ ｌ・ランジスタであり、Ｐ−
基板１０の上に形成されている。同じ番号はこれらの図
面の各々における同じ構造を示す。
第１図は、誘′亀体分離を用いているが、これは米国性
１作第３６４８１２５号公報及び１９７１年６月７日出
願の米国特許出願通（一番号第１５０６０９号明細」を
参照することによりさらに良く理解され得る、先行技術
の広く用（・もれて見・るＮ ＰＮバイポーラ装置を示
す。要約すると、バイポーラ・トラン７スタ装置は、埋
設酸化物分離領域（ＲＯＩ）により誘電体分離されてい
る。ＲＯＩは、他の同様の領域からバイポーラ・トラン
ジスタを含む単結晶シリコンの領域を分離する。ベース
領域１４はエミッタ領域１６を含む。Ｎ＋コレクタ・リ
ーチ・スルー領域１８は、Ｐ−基板１０の上に位置する
Ｎ十エピタキシャル層２０と接触する。
１作第３６４８１２５号公報及び１９７１年６月７日出
願の米国特許出願通（一番号第１５０６０９号明細」を
参照することによりさらに良く理解され得る、先行技術
の広く用（・もれて見・るＮ ＰＮバイポーラ装置を示
す。要約すると、バイポーラ・トラン７スタ装置は、埋
設酸化物分離領域（ＲＯＩ）により誘電体分離されてい
る。ＲＯＩは、他の同様の領域からバイポーラ・トラン
ジスタを含む単結晶シリコンの領域を分離する。ベース
領域１４はエミッタ領域１６を含む。Ｎ＋コレクタ・リ
ーチ・スルー領域１８は、Ｐ−基板１０の上に位置する
Ｎ十エピタキシャル層２０と接触する。
表面の絶縁体領域２２は、エミッタ電極２４、ベース電
極２５及びコレクタ電極２６を接続することを所望しな
い表面領域から分離ずろために提供されている。
極２５及びコレクタ電極２６を接続することを所望しな
い表面領域から分離ずろために提供されている。
多結晶のベース型構造体として知られている第２図の先
行技術の構造体は、米国特許第４１５７２６９号及び第
４１６０９９１号の公報を参照することによりさらに十
分に理解される。要約すると、構造体は、表面の単結晶
シリコン領域を互℃・に分離し、そしてベース・エミッ
タ領域をリーチ・スルー領域から分離する、埋設酸化物
分離領域を含む。第２図の構造体は、ＲＯＩ領域１２が
ベース・エミッタ領域をエピタキシャル層１９ＯＮ」−
リーチ・スルー領域から分離し、そしてＮＰＮトランジ
スタの素子への表面接点が異なることを除けば、第１図
の構造体と同じである。第１図の装置におけるような金
属接点２４．２５．２６というよりもむしろ、ベース領
域へはポリノリコンの接点３０が存在する。二酸化シリ
コン層ろ２がポリシリコン接点６０」二に形成される。
行技術の構造体は、米国特許第４１５７２６９号及び第
４１６０９９１号の公報を参照することによりさらに十
分に理解される。要約すると、構造体は、表面の単結晶
シリコン領域を互℃・に分離し、そしてベース・エミッ
タ領域をリーチ・スルー領域から分離する、埋設酸化物
分離領域を含む。第２図の構造体は、ＲＯＩ領域１２が
ベース・エミッタ領域をエピタキシャル層１９ＯＮ」−
リーチ・スルー領域から分離し、そしてＮＰＮトランジ
スタの素子への表面接点が異なることを除けば、第１図
の構造体と同じである。第１図の装置におけるような金
属接点２４．２５．２６というよりもむしろ、ベース領
域へはポリノリコンの接点３０が存在する。二酸化シリ
コン層ろ２がポリシリコン接点６０」二に形成される。
トランジスタのエミッタ及びコレクターリーチ・スルー
の素子に接触し、またポリノリコンのベース接点ろＯに
接触するために、開孔が二酸化シリコン層ろ２中に形成
される。接点３４．６５、及び６６が、単一の付着及び
リソグラフィのステップにより、エミッタ、コレクタ・
リーチ・スルー、及びポリノリコンのベースへ各々作ら
れる。
の素子に接触し、またポリノリコンのベース接点ろＯに
接触するために、開孔が二酸化シリコン層ろ２中に形成
される。接点３４．６５、及び６６が、単一の付着及び
リソグラフィのステップにより、エミッタ、コレクタ・
リーチ・スルー、及びポリノリコンのベースへ各々作ら
れる。
第６図のバイポーラ・ｌ・ラン／メタ構造体は、第１図
及び第２図のものと比べて、表面の配線及び分離の領域
を除き、同じ番号により示さ′１１ているように同じ構
造をなす。狭い寸法の誘電体領域４０のパターンは、シ
リコン基体の表面上に設けられる。バイポーラ・トラン
ジスタのエミッタ、ベース及びコレクタ・リーチ・スル
ーの素子への電気接点は、狭い寸法の誘電体領域の間の
間隔を満たしている。エミッタ接点は４２、ベース接点
は４３及びコレクタ・リーチ・スルー接点は４４である
。
及び第２図のものと比べて、表面の配線及び分離の領域
を除き、同じ番号により示さ′１１ているように同じ構
造をなす。狭い寸法の誘電体領域４０のパターンは、シ
リコン基体の表面上に設けられる。バイポーラ・トラン
ジスタのエミッタ、ベース及びコレクタ・リーチ・スル
ーの素子への電気接点は、狭い寸法の誘電体領域の間の
間隔を満たしている。エミッタ接点は４２、ベース接点
は４３及びコレクタ・リーチ・スルー接点は４４である
。
同じ最小の２．５ミクロンのライン幅が各構造体を製造
するのに用いられたので、装置が比較される。装置のサ
イズは、図中にミクロン単位で示されている。
するのに用いられたので、装置が比較される。装置のサ
イズは、図中にミクロン単位で示されている。
ザブコレクタの長さは、第１図の２４４ミクロンから第
２図の２２４ミクロン及び第６図の１６８ミクロンに減
少してし・ろことに注意された（・。
２図の２２４ミクロン及び第６図の１６８ミクロンに減
少してし・ろことに注意された（・。
また、ベース窓の長さは、第１図の１８２ミクロンから
第２図の１１７ミクロン及び第６図の９１ミクロンに減
少している。以下の表に、第１乃至第６の図に示された
装置のキーのパラメータを要約する。
第２図の１１７ミクロン及び第６図の９１ミクロンに減
少している。以下の表に、第１乃至第６の図に示された
装置のキーのパラメータを要約する。
パラメータ 第１図 第２図 第ろ図ＣｏＢ（Ｏｖに
おける）（ｐｆ） ０．０７４ ０．０４５ ０
．０２９Ｃｏ８（Ｏｖにおける）（ｐｆ） ０．０１
７ ０．０１７ ０．０１４ＲＢ（１μＡにおける
）（Ω） ３９７ ２８３ ２５８ここで
、ＣＣＢ はベースに対するコレクタのキャパシタン
スであり、Ｃｏ８は基板に対するコレクタの（分離）キ
ャパシタンスでアリ、ＲＢはベース抵抗である。負荷電
流のスイッチ・エミッタ・フォロワ論理ゲート（ファン
・イン二６、ファン・アウトニ３）のような高速度回路
の装置特性における、上記のような向上の効果は、論理
ゲートの遅延（ピコ秒）が論理グー１・電力（ミリワッ
ト）の関数としてプロットされた第４図に示されてし・
る。曲線Ａ１、Ａ２及びＡ３は、第１図に示された先行
技術により製造された装置につ（・て、公称σル」ろσ
及び−６σの場合の遅延を示している。
おける）（ｐｆ） ０．０７４ ０．０４５ ０
．０２９Ｃｏ８（Ｏｖにおける）（ｐｆ） ０．０１
７ ０．０１７ ０．０１４ＲＢ（１μＡにおける
）（Ω） ３９７ ２８３ ２５８ここで
、ＣＣＢ はベースに対するコレクタのキャパシタン
スであり、Ｃｏ８は基板に対するコレクタの（分離）キ
ャパシタンスでアリ、ＲＢはベース抵抗である。負荷電
流のスイッチ・エミッタ・フォロワ論理ゲート（ファン
・イン二６、ファン・アウトニ３）のような高速度回路
の装置特性における、上記のような向上の効果は、論理
ゲートの遅延（ピコ秒）が論理グー１・電力（ミリワッ
ト）の関数としてプロットされた第４図に示されてし・
る。曲線Ａ１、Ａ２及びＡ３は、第１図に示された先行
技術により製造された装置につ（・て、公称σル」ろσ
及び−６σの場合の遅延を示している。
−力曲線Ｂ１、Ｂ２及びＢ３は、第５図に示された装置
についての対応する遅延を示す。
についての対応する遅延を示す。
公称の遅延は、それらの公称値に維持された全ての電源
、それらの公称のイメージ・サイズのシリコンにおける
全てのマスク・イメージ、それらの設計値における全て
のプロセス・ノくラメータ（接合プロフィール等）、及
び５５℃で動作する電流に対応する。６つのシグマ（±
６σ）は、電源及びそれらの動作の限界にそらされた温
度、並びにそれら６つのシグマの限界に静的にそらされ
たプロセス・パラメータに対応して、Ａ２、Ａ３、Ｂ２
及びＢろを限定する。
、それらの公称のイメージ・サイズのシリコンにおける
全てのマスク・イメージ、それらの設計値における全て
のプロセス・ノくラメータ（接合プロフィール等）、及
び５５℃で動作する電流に対応する。６つのシグマ（±
６σ）は、電源及びそれらの動作の限界にそらされた温
度、並びにそれら６つのシグマの限界に静的にそらされ
たプロセス・パラメータに対応して、Ａ２、Ａ３、Ｂ２
及びＢろを限定する。
曲線が明らかに示しているように、第３図の構造は、結
果として、性能、特にコンピュータ及び他の電子機械が
設計される６σの最悪の場合においての性能の実質的な
向上を生じる。例えば、最悪の場合の遅延は、先行技術
の７０ミリワツトにおける５２４ピコ秒から第６図の構
造を用いた同様の論理ゲートの４Ｚミリワツトにおける
６６２ピコ秒まで向上する。電力が７０ミリワツトにお
いて一定に維持されるなら、遅延は３０６ピコ秒まで減
少する。
果として、性能、特にコンピュータ及び他の電子機械が
設計される６σの最悪の場合においての性能の実質的な
向上を生じる。例えば、最悪の場合の遅延は、先行技術
の７０ミリワツトにおける５２４ピコ秒から第６図の構
造を用いた同様の論理ゲートの４Ｚミリワツトにおける
６６２ピコ秒まで向上する。電力が７０ミリワツトにお
いて一定に維持されるなら、遅延は３０６ピコ秒まで減
少する。
さて、第６図の構造体を製造するためのある方法を示し
た第５Ａ乃至第５Ｆの各図を参照する。
た第５Ａ乃至第５Ｆの各図を参照する。
シリコン基体５０が準備される。基体５０は、第５Ａ図
ではＮ型として示されているが、それは適当な単結晶シ
リコン基板の上にＮ型のエビクキシャル層を有するもの
でも、又はＮ型の基板自体でも良い。シリコンへのセル
フ・アラインされた配線接点並びにザブ・ミクロンの接
点と接点及び配線と配線の間隔を有する種々の半導体装
置を形成するだめのプロセスの適応性を示すために、構
造体は６つの部分へ破断されて（・る。Ｐ領域５１は、
拡散、イオン注入又はエピタキシャル成長の技術により
形成される。最初の絶縁層５２が基体の主表面上に形成
される。この絶縁層は、二酸化シリコン、窒化シリコン
、三酸化アルミニウム等のような、幾くつかの通常の絶
縁体のうちの１つ又はそれらの組合せであり得る。ポリ
／リコン層５ろが最初の絶縁層の上に形成される。ポリ
シリコンの表面に窒化シリコン層５４を形成するために
、構造体は好ましくは化学気相付着の雰囲気中に置かれ
る。化学気相付着される二酸化シリコン等のような他の
層か、代わりに層５３の上に形成され得る。所望の領域
の上のこの窒化シリコン層５４中に開孔を形成するため
に、標準のフオ） ＩＪソグラフィ及び食刻の技術が用
いられる。第５Ａ図に示されているように実質的に水平
な表面と実質的に垂直な表面とを有する構造を結果とし
て生じる反応性イオン食刻により、開孔がポリシリコン
層５３中に形成される。層５３に対する反応性イオン食
刻の条件としては、ポリシリコン層５３対窒化シリコン
層５４０食刻比が約１０：１であることが必要である。
ではＮ型として示されているが、それは適当な単結晶シ
リコン基板の上にＮ型のエビクキシャル層を有するもの
でも、又はＮ型の基板自体でも良い。シリコンへのセル
フ・アラインされた配線接点並びにザブ・ミクロンの接
点と接点及び配線と配線の間隔を有する種々の半導体装
置を形成するだめのプロセスの適応性を示すために、構
造体は６つの部分へ破断されて（・る。Ｐ領域５１は、
拡散、イオン注入又はエピタキシャル成長の技術により
形成される。最初の絶縁層５２が基体の主表面上に形成
される。この絶縁層は、二酸化シリコン、窒化シリコン
、三酸化アルミニウム等のような、幾くつかの通常の絶
縁体のうちの１つ又はそれらの組合せであり得る。ポリ
／リコン層５ろが最初の絶縁層の上に形成される。ポリ
シリコンの表面に窒化シリコン層５４を形成するために
、構造体は好ましくは化学気相付着の雰囲気中に置かれ
る。化学気相付着される二酸化シリコン等のような他の
層か、代わりに層５３の上に形成され得る。所望の領域
の上のこの窒化シリコン層５４中に開孔を形成するため
に、標準のフオ） ＩＪソグラフィ及び食刻の技術が用
いられる。第５Ａ図に示されているように実質的に水平
な表面と実質的に垂直な表面とを有する構造を結果とし
て生じる反応性イオン食刻により、開孔がポリシリコン
層５３中に形成される。層５３に対する反応性イオン食
刻の条件としては、ポリシリコン層５３対窒化シリコン
層５４０食刻比が約１０：１であることが必要である。
第５Ｂ図は、実質的に水平な表面と実質的に垂直な表面
との両方の上に、第２のコンフォーマルな層５５が形成
された結果を示す。
との両方の上に、第２のコンフォーマルな層５５が形成
された結果を示す。
第５Ｂ図の構造体は、層５５の物質に対する適当な反応
性イオン食刻の雰囲気中に置かれる。層５５が二酸化シ
リコンの場合には、二酸化シリコンの食刻では、二酸化
シリコン対シリコンの食刻比が約１０：１であるような
条件が望ましい。二酸化シリコンが確実に除去されるた
めには、過剰食刻が必要であり、乃至は食刻停止表示器
が用いられる。反応性イオン食刻プロセスは、実質的に
層５５の水平な部分を取り除き、第５Ｃ図に示されてい
るシリコン基体の垂直な表面上に、狭い寸法の誘電体領
域５５を提供する。層５５は、典型的には化学気相付着
により形成される。このコンフォーマルな層は、二酸化
シリコン、窒化シリコン、酸化アルミニウムのような幾
くつかの絶縁物質のうちの１つか又はこれらの物質の組
合せである。
性イオン食刻の雰囲気中に置かれる。層５５が二酸化シ
リコンの場合には、二酸化シリコンの食刻では、二酸化
シリコン対シリコンの食刻比が約１０：１であるような
条件が望ましい。二酸化シリコンが確実に除去されるた
めには、過剰食刻が必要であり、乃至は食刻停止表示器
が用いられる。反応性イオン食刻プロセスは、実質的に
層５５の水平な部分を取り除き、第５Ｃ図に示されてい
るシリコン基体の垂直な表面上に、狭い寸法の誘電体領
域５５を提供する。層５５は、典型的には化学気相付着
により形成される。このコンフォーマルな層は、二酸化
シリコン、窒化シリコン、酸化アルミニウムのような幾
くつかの絶縁物質のうちの１つか又はこれらの物質の組
合せである。
代わりに、コンフォーマルな層は、以下に述べられるよ
うに絶縁層に形成される表面を後で有し得るポリ・シリ
コンで゛も良い。それから第５Ｃ図の構造体は、第５Ｄ
図の装置を形成するために、構造体から全てのポリシリ
コンを取り除くために、好ましくはエチレンジアミン、
パイロカテコール及び水のようなポリシリコンの食刻剤
にさらされる。
うに絶縁層に形成される表面を後で有し得るポリ・シリ
コンで゛も良い。それから第５Ｃ図の構造体は、第５Ｄ
図の装置を形成するために、構造体から全てのポリシリ
コンを取り除くために、好ましくはエチレンジアミン、
パイロカテコール及び水のようなポリシリコンの食刻剤
にさらされる。
もはや、狭い寸法の誘電体領域５６のパターンが、集積
された回路構造体に確立されて℃・る。セルフ・アライ
メントの特徴を維持するために、狭い領域５６につ（・
てば、ポリシリコンの除去前にドーピングが行なわれる
。この時点で、拡散又はイオン注入が、狭い寸法の誘電
体領域のパターンをそれらのマスクとして用いる通常の
技術によって行なわれる。導電性を変えることを望まな
い領域をブロックするために、狭い寸法の領域５６と共
に、フォトリングラフィ技術が用いられる。このように
、第５Ｄ図の左側部分のＰＮ接合は、第５Ｄ図の構造体
の右側のＰ十領域と共に形成される。
された回路構造体に確立されて℃・る。セルフ・アライ
メントの特徴を維持するために、狭い領域５６につ（・
てば、ポリシリコンの除去前にドーピングが行なわれる
。この時点で、拡散又はイオン注入が、狭い寸法の誘電
体領域のパターンをそれらのマスクとして用いる通常の
技術によって行なわれる。導電性を変えることを望まな
い領域をブロックするために、狭い寸法の領域５６と共
に、フォトリングラフィ技術が用いられる。このように
、第５Ｄ図の左側部分のＰＮ接合は、第５Ｄ図の構造体
の右側のＰ十領域と共に形成される。
種々の装置への配線接点の形成は、第５Ｅ及び第５Ｆの
両図を参照することにより理解される。
両図を参照することにより理解される。
導電層５７の全面付着は、第５Ｅ図に示された構造体を
形成する。導電層５７ば、プラスチック層をマスクとし
て用い、反応性イオン食刻、プラズマ食刻又は湿質の化
学食刻を用いて食刻され得る層なら何でも良い。典型的
な物質は、アルミニウム、アルミニウムー銅、クロム−
アルミニウムー銅等である。層は好ましくは蒸着により
、約０８乃至１５ミクロンの厚さに付着されると良し・
。導電層の正確な厚さは臨界的ではないが、しかし誘電
体スタッド５６の垂直の寸法及び層５７の厚さは、最終
的な構造体の平坦性を維持するために、公称的には等し
くあるべきである。それから構造体は、フ第１・レジス
ト又はポリイミドのようなプラスチック物質を適用する
ことにより、平らにされる。この膜の適用は、典型的に
は、通常のフォトリングラフィ・プロセスに対して通常
用いられるスピン・オン技術により行なわれる。プラス
チック層についての公称の膜厚は、層５７のスタッドの
高さに約２０％を加えたものに等しい。このようなプラ
スチック層の形成は、結果として、スタッド」二には３
０００Ａ以下で層５７の下側部分上には１２ミクロン以
上の厚さの層を生じる。
形成する。導電層５７ば、プラスチック層をマスクとし
て用い、反応性イオン食刻、プラズマ食刻又は湿質の化
学食刻を用いて食刻され得る層なら何でも良い。典型的
な物質は、アルミニウム、アルミニウムー銅、クロム−
アルミニウムー銅等である。層は好ましくは蒸着により
、約０８乃至１５ミクロンの厚さに付着されると良し・
。導電層の正確な厚さは臨界的ではないが、しかし誘電
体スタッド５６の垂直の寸法及び層５７の厚さは、最終
的な構造体の平坦性を維持するために、公称的には等し
くあるべきである。それから構造体は、フ第１・レジス
ト又はポリイミドのようなプラスチック物質を適用する
ことにより、平らにされる。この膜の適用は、典型的に
は、通常のフォトリングラフィ・プロセスに対して通常
用いられるスピン・オン技術により行なわれる。プラス
チック層についての公称の膜厚は、層５７のスタッドの
高さに約２０％を加えたものに等しい。このようなプラ
スチック層の形成は、結果として、スタッド」二には３
０００Ａ以下で層５７の下側部分上には１２ミクロン以
上の厚さの層を生じる。
さて平らにされた構造体は、反ｍｌ楢三イオン食刻の雰
囲気中に置かれる。プラスチック層の約５００ＯＡを除
去するために、酸素雰囲気中て食刻は行なわれ、こうし
てスタッドでない領域の上に約５ｏｏｏ入りプラスチッ
ク層を残しながら導電層５７０頂上部を露出する。誘電
体スフラド５６上の層５７の食刻は、湿質化学食刻、プ
ラズマ食刻又は反応性イオン食刻を用いて、行なわれる
。プラスチック層のうち残された領域は、誘電体スタッ
ド５６上の誘電層５７を除去する間に、導電層５７の下
側領域を°゛マスクパるために用いられる。第５Ｆ図は
、Ｐ領域内のＮ領域への接点５８を示ず。ＰＮ接合素子
へのこの接点５８は、第１の絶縁層５２上に設けられた
配線ライン５９及び６０から分離されている。第５Ｆ図
の中央部分には、接点が他の配線ライン６２かも分離さ
れているＮ型シリコン基体へのショットキ・バリア・ダ
イオードの陽極接点６１が示されて℃・る。接点６ろ及
び６４がＰ領域中のＰ十接点領域へ作られた第５Ｆ図の
右側には、Ｐｌ−抵抗体が示されている。
囲気中に置かれる。プラスチック層の約５００ＯＡを除
去するために、酸素雰囲気中て食刻は行なわれ、こうし
てスタッドでない領域の上に約５ｏｏｏ入りプラスチッ
ク層を残しながら導電層５７０頂上部を露出する。誘電
体スフラド５６上の層５７の食刻は、湿質化学食刻、プ
ラズマ食刻又は反応性イオン食刻を用いて、行なわれる
。プラスチック層のうち残された領域は、誘電体スタッ
ド５６上の誘電層５７を除去する間に、導電層５７の下
側領域を°゛マスクパるために用いられる。第５Ｆ図は
、Ｐ領域内のＮ領域への接点５８を示ず。ＰＮ接合素子
へのこの接点５８は、第１の絶縁層５２上に設けられた
配線ライン５９及び６０から分離されている。第５Ｆ図
の中央部分には、接点が他の配線ライン６２かも分離さ
れているＮ型シリコン基体へのショットキ・バリア・ダ
イオードの陽極接点６１が示されて℃・る。接点６ろ及
び６４がＰ領域中のＰ十接点領域へ作られた第５Ｆ図の
右側には、Ｐｌ−抵抗体が示されている。
他の配線ラインの接点が６５に示されてし・る。プラス
チック層は酸素灰化法により取り除かれる。
チック層は酸素灰化法により取り除かれる。
プラスチック層の酸素灰化ば、酸素雰囲気及び６００乃
至４００ワットのシステムの電力入力を用いる、商業的
に利用てきるたる（ｂａｒｒｅｌ）型のプラズマ食刻装
置内で行なわれる。
至４００ワットのシステムの電力入力を用いる、商業的
に利用てきるたる（ｂａｒｒｅｌ）型のプラズマ食刻装
置内で行なわれる。
第６図は、第５Ａ乃至第５Ｆの図のプロセスにより形成
された、Ｎチャンネルの電界効果トランジスタ構造体を
示ず。電界効果トランジスタを作る場合のシリコン基体
５０は、Ｐ型である。大抵の場合には、Ｐ型の基板の上
にエピタキシャル層は形成される必要は全くな（・。形
成される電界効果トランジスタの装置のための単結晶シ
リコンの分離された領域を形成するために、誘電体分離
が用いられ得る。しかしながら、第６図の装置は、この
ような誘電体分離のパターンを示していない。
された、Ｎチャンネルの電界効果トランジスタ構造体を
示ず。電界効果トランジスタを作る場合のシリコン基体
５０は、Ｐ型である。大抵の場合には、Ｐ型の基板の上
にエピタキシャル層は形成される必要は全くな（・。形
成される電界効果トランジスタの装置のための単結晶シ
リコンの分離された領域を形成するために、誘電体分離
が用いられ得る。しかしながら、第６図の装置は、この
ような誘電体分離のパターンを示していない。
誘電体分離は、高密度に集積された回路がシリコン基体
中に形成される場合に、用し・られる。プロセスは、示
されているように第５Ｄ図まで続き、装置のソース及び
ドレインとして働らくＮ十領域６７か、拡散又はイオン
注入の技術により形成される。Ｎ−４−のソース及びド
レインのドーピングは、好ましくは側壁の形成前に行な
われると良し・。最初の絶縁層５２ば、ゲー）・誘電体
６８の厚さとして選択され得るし、又はゲート誘電体６
８は、第６図の構造体中に示されているように、ケート
領域の所望の厚さに成長され得る。ソース及びドレイン
の領域への接点６９を形成し、またゲー［極７０を形成
するために、第５Ｅ及び第５Ｆの図のプロセスが用いら
れ得る。代わりに、二酸化シリコンの又は窒化シリコン
、酸化アルミニウムのような他の物質と二酸化シリコン
との組合せのゲート誘電体も、形成され得る。
中に形成される場合に、用し・られる。プロセスは、示
されているように第５Ｄ図まで続き、装置のソース及び
ドレインとして働らくＮ十領域６７か、拡散又はイオン
注入の技術により形成される。Ｎ−４−のソース及びド
レインのドーピングは、好ましくは側壁の形成前に行な
われると良し・。最初の絶縁層５２ば、ゲー）・誘電体
６８の厚さとして選択され得るし、又はゲート誘電体６
８は、第６図の構造体中に示されているように、ケート
領域の所望の厚さに成長され得る。ソース及びドレイン
の領域への接点６９を形成し、またゲー［極７０を形成
するために、第５Ｅ及び第５Ｆの図のプロセスが用いら
れ得る。代わりに、二酸化シリコンの又は窒化シリコン
、酸化アルミニウムのような他の物質と二酸化シリコン
との組合せのゲート誘電体も、形成され得る。
第７Ａ乃至第７Ｇの図及び第８図は、バイポーラ集積回
路を形成するために、セルフ・アラインされた配線のプ
ロセスを用いたプロセスを、さらに示す。プロセスは、
ＮＰＮバイポーラ・トランジスタを形成するように、示
されている。しかしながら、代わりにＰＮＰ ）ランジ
スタも、トランジスタの種々の成分及び関連する領域の
極性を簡単に逆にするだけで形成され得ることは、明ら
かで・ある。第７Ａ図は、非常に高密度のバイポーラ集
積回路を形成するために用いられることＫなる、シリコ
ン基体の非常に拡大された部分を示す。単結晶シリコン
のＰ−基板７１は、その中に形成されたザブコレクタの
Ｎ＋拡散領域７２を有する。
路を形成するために、セルフ・アラインされた配線のプ
ロセスを用いたプロセスを、さらに示す。プロセスは、
ＮＰＮバイポーラ・トランジスタを形成するように、示
されている。しかしながら、代わりにＰＮＰ ）ランジ
スタも、トランジスタの種々の成分及び関連する領域の
極性を簡単に逆にするだけで形成され得ることは、明ら
かで・ある。第７Ａ図は、非常に高密度のバイポーラ集
積回路を形成するために用いられることＫなる、シリコ
ン基体の非常に拡大された部分を示す。単結晶シリコン
のＰ−基板７１は、その中に形成されたザブコレクタの
Ｎ＋拡散領域７２を有する。
それからエピタキシャルのＮ層７６が基板の頂上部に成
長される。これらのプロセスは、例えばＮＰＮバイポー
ラ・トランジスタの形成においては、標準のプロセスで
ある。基板は、典型的には、１乃至２０Ω−ｃｍ程度の
抵抗を有する（１００＞結晶方向のシリコン・ウエノ・
である。ザブコレクタの拡散領域は、典型的には、約１
０２０原子／ｃｍ３の表面濃度を有するヒ素を用いて形
成される。
長される。これらのプロセスは、例えばＮＰＮバイポー
ラ・トランジスタの形成においては、標準のプロセスで
ある。基板は、典型的には、１乃至２０Ω−ｃｍ程度の
抵抗を有する（１００＞結晶方向のシリコン・ウエノ・
である。ザブコレクタの拡散領域は、典型的には、約１
０２０原子／ｃｍ３の表面濃度を有するヒ素を用いて形
成される。
ｇ１７６を形成するためのエピタキンヤル成長プロセス
は、約１０００℃乃至１２０００Ｃの温度でＳ＋Ｃ１４
／Ｈ２又は５ＩＨ４／Ｈ２の混合物を用いるような通常
の技術である。エピタキシャル成長の間に、Ｎ」層中の
ドーパントはエピタキシャル層中へ移動する。高密度に
集積された回路についてのエピタキシャル層の厚さは、
６ミクロン又はそれ以下の程度である。Ｐ十領域はまた
、埋設二酸化シリコンの分離領域が形成されることにフ
エっている下の所定領域の基板７１中にも形成され得る
。
は、約１０００℃乃至１２０００Ｃの温度でＳ＋Ｃ１４
／Ｈ２又は５ＩＨ４／Ｈ２の混合物を用いるような通常
の技術である。エピタキシャル成長の間に、Ｎ」層中の
ドーパントはエピタキシャル層中へ移動する。高密度に
集積された回路についてのエピタキシャル層の厚さは、
６ミクロン又はそれ以下の程度である。Ｐ十領域はまた
、埋設二酸化シリコンの分離領域が形成されることにフ
エっている下の所定領域の基板７１中にも形成され得る
。
これらのＰ十領域は表面反転及び電流漏れを防ぐ。
熱的に成長された二酸化シリコン層のようなマスク（図
示されず）が、エビクキシャル層７３０表面に形成され
、適当なフォトリングラフィ及び食刻の技術により、マ
スク開孔がそれらに形成される。
示されず）が、エビクキシャル層７３０表面に形成され
、適当なフォトリングラフィ及び食刻の技術により、マ
スク開孔がそれらに形成される。
次の一連のステップは、単結晶シリコンの領域を単結晶
シリコンの他の領域から分離するだめの分離手段の形成
を含む。分離は、逆バイアスのＰＮ接合、部分的な誘電
体分離若しくは完全な誘電体分離である。用も・られる
誘電体物質は、二酸化シリコン、ガラス等である。高密
度に集積された回路にとって好ましい分離は、誘電体分
離である。
シリコンの他の領域から分離するだめの分離手段の形成
を含む。分離は、逆バイアスのＰＮ接合、部分的な誘電
体分離若しくは完全な誘電体分離である。用も・られる
誘電体物質は、二酸化シリコン、ガラス等である。高密
度に集積された回路にとって好ましい分離は、誘電体分
離である。
第７Ａ図は、誘電体領域７５がシリコン基体の単結晶シ
リコン領域を互℃・に分離し、そして領域７６がコレク
タ・リーチ・スルー領域からベース・エミッタ領域を分
離している部分的な誘電体分離な示している。この型の
誘電体領域を形成する方法は、当分前には多くある。１
９７１年７月７ ｔＥｌ出願の米国特許出願通し番号第
ｊ５０６０９号又は米国特許第６６４８１２５号に開示
されているプロセスを川℃・ることか好ましい。代わり
に、米国特許第４１０４０８６号に開示されたプロセス
を用いることもできろ。上記特許出願及び特許には、領
域７５及び７６についての部分的な誘電体分離を形成す
るだめのプロセスが、詳細に述べられている。
リコン領域を互℃・に分離し、そして領域７６がコレク
タ・リーチ・スルー領域からベース・エミッタ領域を分
離している部分的な誘電体分離な示している。この型の
誘電体領域を形成する方法は、当分前には多くある。１
９７１年７月７ ｔＥｌ出願の米国特許出願通し番号第
ｊ５０６０９号又は米国特許第６６４８１２５号に開示
されているプロセスを川℃・ることか好ましい。代わり
に、米国特許第４１０４０８６号に開示されたプロセス
を用いることもできろ。上記特許出願及び特許には、領
域７５及び７６についての部分的な誘電体分離を形成す
るだめのプロセスが、詳細に述べられている。
ザブコレクク領域７２へのＮ＋コレクタ・リーチ・スル
ー領域８６は、標準のリソグラフィ、食刻及び拡散又は
イオン注入の技術を用いて、形成される。領域８６は、
典型的には、燐ドーパントで形成される。
ー領域８６は、標準のリソグラフィ、食刻及び拡散又は
イオン注入の技術を用いて、形成される。領域８６は、
典型的には、燐ドーパントで形成される。
この時点で、標準のリングラフィ、食刻及び拡散又はイ
オン注入の技術と共に二酸化シリコンのマスクキングを
用いて、Ｐ＋ベース領域８０が形成される。図面に示さ
れて（・るように、ベース領域は誘電体分離に隣接する
ことが好ましい。、／Ｃれからマスキング及びリングラ
フィ層が取り除かれる。熱的に成長された二酸化シリコ
ン７８と化学気相伺着された窒化シリコン７９との合成
層である第１の絶縁層７７が、シリコン基体の表面上に
形成される。この絶縁層は代わりに、二酸化シリコン、
窒化シリコン、三酸化アルミニウム等のような公知の絶
縁物質のうちの１一つ若しくはそれらの組合せでも良い
。二酸化シリコン層７８は、約９２５°Ｃの温度の酸素
若しくは酸素と水蒸気の雰囲気中で、熱的に成長される
。二酸化シリコンを成長させる第２の方法は、大気圧若
しくはそれ以下の圧力条件における約４５０°Ｃでの５
ｉＨ２４，０２又は約８００℃の温度におけるＳｉＨン
Ｃｄ’；ｉ、諏ンＯの化学気相付着プロセスの使用を含
む。窒化シリコンの付着は、通常、以下のプロセス条件
を用℃・る化学気相付着により形成される。即ち、米国
特許第４０８９９９２号に開示されているような、大気
圧若しくは低圧の条件での約８００℃の温度におけるＳ
ｉＨ，２，ＮＨｇ及びＮ′ｌ；２のキャリヤ・ガスを用
し・るものである。
オン注入の技術と共に二酸化シリコンのマスクキングを
用いて、Ｐ＋ベース領域８０が形成される。図面に示さ
れて（・るように、ベース領域は誘電体分離に隣接する
ことが好ましい。、／Ｃれからマスキング及びリングラ
フィ層が取り除かれる。熱的に成長された二酸化シリコ
ン７８と化学気相伺着された窒化シリコン７９との合成
層である第１の絶縁層７７が、シリコン基体の表面上に
形成される。この絶縁層は代わりに、二酸化シリコン、
窒化シリコン、三酸化アルミニウム等のような公知の絶
縁物質のうちの１一つ若しくはそれらの組合せでも良い
。二酸化シリコン層７８は、約９２５°Ｃの温度の酸素
若しくは酸素と水蒸気の雰囲気中で、熱的に成長される
。二酸化シリコンを成長させる第２の方法は、大気圧若
しくはそれ以下の圧力条件における約４５０°Ｃでの５
ｉＨ２４，０２又は約８００℃の温度におけるＳｉＨン
Ｃｄ’；ｉ、諏ンＯの化学気相付着プロセスの使用を含
む。窒化シリコンの付着は、通常、以下のプロセス条件
を用℃・る化学気相付着により形成される。即ち、米国
特許第４０８９９９２号に開示されているような、大気
圧若しくは低圧の条件での約８００℃の温度におけるＳ
ｉＨ，２，ＮＨｇ及びＮ′ｌ；２のキャリヤ・ガスを用
し・るものである。
さて、ポリシリコンの被膜８２は、例えば、５００乃至
１０００℃の温度範囲の水素雰囲気中でシランを用し・
ることにより、ウニ／・全体上Ｖこ旧著される。ポリシ
リコンの実施厚は、８０００乃至１５０００人で゛あり
、１２０００人が好ましい。
１０００℃の温度範囲の水素雰囲気中でシランを用し・
ることにより、ウニ／・全体上Ｖこ旧著される。ポリシ
リコンの実施厚は、８０００乃至１５０００人で゛あり
、１２０００人が好ましい。
厚さが約１５０００λよりも犬き（・なら、平坦性の問
題を生じ、且つ高密度の回路チップを製造することを困
難にする。もし厚さが約５０００λよりも小さいなら、
誘電体スタッドの頂上部から導電層を選択的に除去する
際に、スタッドでない領域から導電層が除去されないよ
うに制御するのを困難にする。ポリシリコンは第１の絶
縁層７７の上に形成されるので、／リコン基体への電気
接点は例も作られない。
題を生じ、且つ高密度の回路チップを製造することを困
難にする。もし厚さが約５０００λよりも小さいなら、
誘電体スタッドの頂上部から導電層を選択的に除去する
際に、スタッドでない領域から導電層が除去されないよ
うに制御するのを困難にする。ポリシリコンは第１の絶
縁層７７の上に形成されるので、／リコン基体への電気
接点は例も作られない。
ポリシリコンの表面に窒化７９３７層８４のような第２
の絶縁層を形成するために、構造体は化学気相付着の雰
囲気中に置かれる。エミッタ領域及びコレクタ・リーチ
・スルー領域となるべき領域の上の窒化シリコン層８４
中に開孔を形成するために、標準のフォトリノグラフイ
及び食刻の技術が使用される。代わりに、化学気相付着
された二酸化シリコン、窒化シリコンのような他の物質
又はこれらの物質の組合せが、熱成長された二酸化シリ
コン層の代わりに用いられ得る。第２の絶縁層マスクの
厚さは、典型的には、５００乃至２０００＾である。構
造体は、以下のような条件を典型的には有するポリシリ
コ／に対する反応性イオン若しくはプラズマの食刻雰囲
気中に置かれる。
の絶縁層を形成するために、構造体は化学気相付着の雰
囲気中に置かれる。エミッタ領域及びコレクタ・リーチ
・スルー領域となるべき領域の上の窒化シリコン層８４
中に開孔を形成するために、標準のフォトリノグラフイ
及び食刻の技術が使用される。代わりに、化学気相付着
された二酸化シリコン、窒化シリコンのような他の物質
又はこれらの物質の組合せが、熱成長された二酸化シリ
コン層の代わりに用いられ得る。第２の絶縁層マスクの
厚さは、典型的には、５００乃至２０００＾である。構
造体は、以下のような条件を典型的には有するポリシリ
コ／に対する反応性イオン若しくはプラズマの食刻雰囲
気中に置かれる。
即ち、例えば、ＣＩ−アルゴン若しくはＣＣｌ ４−ア
ルゴン、約１０ミクロンの圧力、０１６ワツト２ 着 ７ｃｍ の１力密度及び１０ＣＣ／分の流量速度のＲｌ
ｌ”、の平行プレート構造であって、１９７５年７月９
日出願の米国特許出願通し番号第５９４４１６号及び１
９７７年８月８日出願の米国特許出願通し番号第８２２
７７５号に開示された装置を用いて行なうことである。
ルゴン、約１０ミクロンの圧力、０１６ワツト２ 着 ７ｃｍ の１力密度及び１０ＣＣ／分の流量速度のＲｌ
ｌ”、の平行プレート構造であって、１９７５年７月９
日出願の米国特許出願通し番号第５９４４１６号及び１
９７７年８月８日出願の米国特許出願通し番号第８２２
７７５号に開示された装置を用いて行なうことである。
反応性イオン食刻）。
ロセスは、誘電体層７９に達した時に終了する。
ポリシリコンの反応性イオン食刻については、月ｆリシ
リコン対５ｉＯ）（又はＳｉ、３１’ＬＪ）の食刻速度
の比ば１０：１以上である。
リコン対５ｉＯ）（又はＳｉ、３１’ＬＪ）の食刻速度
の比ば１０：１以上である。
この結果の構造体力瓢第７Ｂ図に示されて℃・ろ。
この図では、エミッタの窓及Ｏ・コレクタ・リーチ・ス
ルーの窓は、シリコン構造体中に、水平な表面８６及び
蚕直な表面８ノを有する領域を形成している。コンフォ
ーマルな層８８が、実質的に水平な表面８６及び実質的
に垂直な表面８７の両方に旧著されろ。この層８８は、
典型的には、化学気相付着により形成される。このコン
フォーマルな層は、形成時に電気絶縁体又は絶縁体に変
換され得るようなものでなければならない。それは、二
酸化シリコン、窒化／リコン、酸化アルミニウム、ポリ
シリコンのような幾くつかの絶縁物質のうちの１つか、
又はこれらの物質の組合せである。
ルーの窓は、シリコン構造体中に、水平な表面８６及び
蚕直な表面８ノを有する領域を形成している。コンフォ
ーマルな層８８が、実質的に水平な表面８６及び実質的
に垂直な表面８７の両方に旧著されろ。この層８８は、
典型的には、化学気相付着により形成される。このコン
フォーマルな層は、形成時に電気絶縁体又は絶縁体に変
換され得るようなものでなければならない。それは、二
酸化シリコン、窒化／リコン、酸化アルミニウム、ポリ
シリコンのような幾くつかの絶縁物質のうちの１つか、
又はこれらの物質の組合せである。
この例では、通常の化学気相利殖される二酸化シリコン
層が用いられる。
層が用いられる。
第７Ｃ図は、このステップの結果を示す。コンフォーマ
ルな層８８の厚さは、配線と配線とを分離するような装
置の設計目的に対して選択される。
ルな層８８の厚さは、配線と配線とを分離するような装
置の設計目的に対して選択される。
コンフォーマルな層の厚さは、約３０００乃至１２００
０人てあり、好まドアくは７０００Ａて゛ある。
０人てあり、好まドアくは７０００Ａて゛ある。
厚さＧ」−１用（・られる特定の層に依存ずろ。例えば
、ポリシリコンの場合には、表面が最終的には酸化さＡ
するのて、絶縁体のコンフォーマルな被膜が初めから旧
著される場合に比べて、より薄いポリシリコン層が用い
られる。厚さが１ｓｏｏｏ入よりも太き（・場合には、
より長い食刻時間が必要である。厚さが５０００λ以下
では、隣接する配線ライン間の容量が大きくなる。第７
Ｃ図の構造体は、層８８の物質に対する適当な反応性イ
オン食刻の雰囲気中に置かれろ。例えば、二酸化／リコ
ンの食刻においてば、ＳｉＯ，２：Ｓｉの食刻比が約１
０：１であるような条件が望ましい。ＳＩＯ′２が確実
に除去されろためには過剰食刻が必要で゛あり、乃至ば
食刻停止表示器が用いられる。反応性イオン食刻プロセ
スは、実質的に層８８の水平な部分を除去し、第７Ｄ図
に示されているような／リコン基体上に狭い寸法の垂直
な領域のパターンを提供する３゜ 次のステップは、エミッタ９０及びコレクタ・リーチ・
スルー９２の領域を提供するものである。
、ポリシリコンの場合には、表面が最終的には酸化さＡ
するのて、絶縁体のコンフォーマルな被膜が初めから旧
著される場合に比べて、より薄いポリシリコン層が用い
られる。厚さが１ｓｏｏｏ入よりも太き（・場合には、
より長い食刻時間が必要である。厚さが５０００λ以下
では、隣接する配線ライン間の容量が大きくなる。第７
Ｃ図の構造体は、層８８の物質に対する適当な反応性イ
オン食刻の雰囲気中に置かれろ。例えば、二酸化／リコ
ンの食刻においてば、ＳｉＯ，２：Ｓｉの食刻比が約１
０：１であるような条件が望ましい。ＳＩＯ′２が確実
に除去されろためには過剰食刻が必要で゛あり、乃至ば
食刻停止表示器が用いられる。反応性イオン食刻プロセ
スは、実質的に層８８の水平な部分を除去し、第７Ｄ図
に示されているような／リコン基体上に狭い寸法の垂直
な領域のパターンを提供する３゜ 次のステップは、エミッタ９０及びコレクタ・リーチ・
スルー９２の領域を提供するものである。
熱拡散によりＮ十エミッタ領域９０及びコレクタ・リー
チ・スルー領域９２を形成することが所望される場合に
は、層８８の反応性イオン食刻は７９３７表面が露出す
るまで、ずっと行なわれろ。
チ・スルー領域９２を形成することが所望される場合に
は、層８８の反応性イオン食刻は７９３７表面が露出す
るまで、ずっと行なわれろ。
そして、例えば１０００℃におけるヒ素のカプセル拡散
のように、所望のエミッタの深さに依存してエミッタの
拡散を行なう通常の条件で、ヒ素若しくは燐のようなＮ
型不純物の熱拡散プロセスが使用される。エミッタ領域
９０及びコレクタ・リーチ・スルー領域９２を形成する
ために、不純物を基体中へイオン注入することが望まれ
る場合には、薄い絶縁性のスクリーン層（図示されず）
を通してこれらの不純物を注入することが好ましい。
のように、所望のエミッタの深さに依存してエミッタの
拡散を行なう通常の条件で、ヒ素若しくは燐のようなＮ
型不純物の熱拡散プロセスが使用される。エミッタ領域
９０及びコレクタ・リーチ・スルー領域９２を形成する
ために、不純物を基体中へイオン注入することが望まれ
る場合には、薄い絶縁性のスクリーン層（図示されず）
を通してこれらの不純物を注入することが好ましい。
このスクリーンの形成は、薄いスクリーン層を残すよう
に水平な表面から絶縁体を除去する反応性イオン食刻を
行なうことにより、簡単に行なわれる。代わりに、絶縁
体を完全に除去し、スクリーンを形成するために薄い二
酸化シリコンを成長さぜろこともできる。それから構造
体は、イオン注入装置内に置かれ、拡散領域９０及び９
２を形成するために、ヒ素、燐等のような所望の不純物
がスクリーン層を通過する。このようなイオン注入プロ
セスの条件としては、５０ ＫｅＶ の電力ての５ ９、５ Ｘ １０ 原子、、Ｃｍ２のヒ素注入耽があ
げられる。ドライブ・イン・ステップは、酸化雰囲気に
続く不活性カス中での約１ｏｏｏ”ｃの温度を含む。
に水平な表面から絶縁体を除去する反応性イオン食刻を
行なうことにより、簡単に行なわれる。代わりに、絶縁
体を完全に除去し、スクリーンを形成するために薄い二
酸化シリコンを成長さぜろこともできる。それから構造
体は、イオン注入装置内に置かれ、拡散領域９０及び９
２を形成するために、ヒ素、燐等のような所望の不純物
がスクリーン層を通過する。このようなイオン注入プロ
セスの条件としては、５０ ＫｅＶ の電力ての５ ９、５ Ｘ １０ 原子、、Ｃｍ２のヒ素注入耽があ
げられる。ドライブ・イン・ステップは、酸化雰囲気に
続く不活性カス中での約１ｏｏｏ”ｃの温度を含む。
第７Ｅ乃至第７Ｇの図及び第８図を参照する。
第７Ｅ図の構造体を形成するために、Ｓｉ３Ｎ４層８４
のＨ３ＰＯ４食刻に続いて、パイロカテコール食刻溶液
による残っているポリシリコン層８２の除去が必要であ
る。第７Ｅ図の構造体を形成するように装置への接点開
孔を開けるために、層７７は湿質食刻、若しくは反応性
イオン食刻又はプラズマ食刻される。第７Ｆ図の構造体
を形成するために、狭い寸法の誘電体領域のパターン上
に、配線物質の全面被覆膜９４が付着されろ。好ましい
配線層は、蒸着又はスパッタリングによるクロム若しく
はアルミニウムー銅である。配線層は狭い寸法の誘電体
領域上及びそれらの間の領域内に全面旧情される。それ
で、第２の絶縁層で覆われない狭い誘電体領域の間の領
域内には、単結晶／リコン基体内の素子への電気接点が
形成される。第７Ｆ図の構造体の表面は、配線層の上に
プラスチック物質を全面付着することにより、平らにさ
れる。このプラスチック物質は、典型的にば、フえトレ
ジスト又はポリイミド等の物質である。フ第１・レジス
ト又はポリイミドの適用プロセスとして通常行なわれて
いるように、プラスチック物質はスピン・オン技術を用
いて刺着される。商業的に利用できる１０乃至２０ミク
ロン程度のフォトレジストが典型的には用いられる。そ
して、３０００乃至４０００ｒｐｍ の回転速度で適用
され、１６乃至１５ミクロンの公称の膜厚が得られる。
のＨ３ＰＯ４食刻に続いて、パイロカテコール食刻溶液
による残っているポリシリコン層８２の除去が必要であ
る。第７Ｅ図の構造体を形成するように装置への接点開
孔を開けるために、層７７は湿質食刻、若しくは反応性
イオン食刻又はプラズマ食刻される。第７Ｆ図の構造体
を形成するために、狭い寸法の誘電体領域のパターン上
に、配線物質の全面被覆膜９４が付着されろ。好ましい
配線層は、蒸着又はスパッタリングによるクロム若しく
はアルミニウムー銅である。配線層は狭い寸法の誘電体
領域上及びそれらの間の領域内に全面旧情される。それ
で、第２の絶縁層で覆われない狭い誘電体領域の間の領
域内には、単結晶／リコン基体内の素子への電気接点が
形成される。第７Ｆ図の構造体の表面は、配線層の上に
プラスチック物質を全面付着することにより、平らにさ
れる。このプラスチック物質は、典型的にば、フえトレ
ジスト又はポリイミド等の物質である。フ第１・レジス
ト又はポリイミドの適用プロセスとして通常行なわれて
いるように、プラスチック物質はスピン・オン技術を用
いて刺着される。商業的に利用できる１０乃至２０ミク
ロン程度のフォトレジストが典型的には用いられる。そ
して、３０００乃至４０００ｒｐｍ の回転速度で適用
され、１６乃至１５ミクロンの公称の膜厚が得られる。
誘電体スタッド上のプラスチック層の厚さは、典型的に
は、１０００乃至６０００Åで゛ある。
は、１０００乃至６０００Åで゛ある。
平らにされた構造体は、反応性イオン食刻雰囲気中に置
かれる。全てのプラスチック層に対し酸素雰囲気中で食
刻が行なわれ、５０００乃至５０００人が除去される。
かれる。全てのプラスチック層に対し酸素雰囲気中で食
刻が行なわれ、５０００乃至５０００人が除去される。
誘電体スタッド」二の導電層か露出されるが、しかし酸
素の食刻によっては影響されない。続いて、誘電体スタ
ッド上の金属は、通常の湿質化学食刻、プラズマ食刻、
又は反応性イオン食刻により、取り除かれる。この食刻
の間に、残ったプラスチック層は、導電層のスタットで
ない領域をマスクするのに役立つ。代わりに、狭い寸法
の誘電体領域の頂上部に達するまで、反応性イオン食刻
により、グラスチック及び配線層を一律に食刻しても良
い。残って℃・るプラスチツり物質は、例えば、酸素灰
化法又は他の適当なプロセスにより除去される。フォト
レジストの灰化は、６０乃至６０分の間、５００乃至４
００ワツトで操作される商業的に利用できろたる型のプ
ラズマ食刻装置を用いて、酸素雰囲気中で行なわれる。
素の食刻によっては影響されない。続いて、誘電体スタ
ッド上の金属は、通常の湿質化学食刻、プラズマ食刻、
又は反応性イオン食刻により、取り除かれる。この食刻
の間に、残ったプラスチック層は、導電層のスタットで
ない領域をマスクするのに役立つ。代わりに、狭い寸法
の誘電体領域の頂上部に達するまで、反応性イオン食刻
により、グラスチック及び配線層を一律に食刻しても良
い。残って℃・るプラスチツり物質は、例えば、酸素灰
化法又は他の適当なプロセスにより除去される。フォト
レジストの灰化は、６０乃至６０分の間、５００乃至４
００ワツトで操作される商業的に利用できろたる型のプ
ラズマ食刻装置を用いて、酸素雰囲気中で行なわれる。
プロセスの結果、第７Ｇ図の実質的に平らな構造体とな
る。９５．９６及び９７は、各々エミッタ接点、ベース
接点及びコレクタ接点である。第８図は、構造体の平面
図を示す。第７Ｇ図は、第８図の７Ｇ−７Ｇに沿った断
面図である。
る。９５．９６及び９７は、各々エミッタ接点、ベース
接点及びコレクタ接点である。第８図は、構造体の平面
図を示す。第７Ｇ図は、第８図の７Ｇ−７Ｇに沿った断
面図である。
この結果、セルフ・アラインされた配線構造では、ベー
ス接点上の導電物質がエミッタの端部かも約３５００Å
以内に設けられ、これにより本質的に、装置のイ」随的
な（ｅｘｔｒｉｎｓｉｃ）ベース抵抗を除去して℃・る
。ベース抵抗の減少は、バイポーラ装置の性能を向上さ
せる主要な目的の１つである。このように達成されたベ
ース抵抗の減少は、旧師的なベース抵抗を減少させるた
めに、ドープされたポリシリコン又はポリシリコンの金
属シリサイドを月見・る先行技術の構造体よりも、はる
かに勝れている。
ス接点上の導電物質がエミッタの端部かも約３５００Å
以内に設けられ、これにより本質的に、装置のイ」随的
な（ｅｘｔｒｉｎｓｉｃ）ベース抵抗を除去して℃・る
。ベース抵抗の減少は、バイポーラ装置の性能を向上さ
せる主要な目的の１つである。このように達成されたベ
ース抵抗の減少は、旧師的なベース抵抗を減少させるた
めに、ドープされたポリシリコン又はポリシリコンの金
属シリサイドを月見・る先行技術の構造体よりも、はる
かに勝れている。
第８図のレイアウトは、Ｎ十エミッタ領域の上の導電体
がどのように、他のＮ十領域即ちコレクタの上の導電体
から、及び配線と配線との間隔がザブミクロンである間
のＰベース領域から、分離され得るかを示している。
がどのように、他のＮ十領域即ちコレクタの上の導電体
から、及び配線と配線との間隔がザブミクロンである間
のＰベース領域から、分離され得るかを示している。
第９Ａ乃至第９Ｈの図は、セルフドアラインされた配線
を有する集積された回路構造体を形成するだめのプロセ
スを示す。第９Ａ図は、その製造の中間段階におけるこ
のよ゛うな集積回路の非常に拡大された部分を示す。製
造される特定の集積回路構造体は、ＮＰＮバイポーラ・
トランジスタ及びショットキ・バリア・ダイオードを含
む。第９Ａ図の構造体は、ある部分を除き、前記第７Ａ
図に開示された方法と同一の方法で製造された。その主
要な違いは、１９７１年６月７日に出願された米国特許
出願通し番号第１５０６０９号及び米国特許第３６４８
１２５号に開示された埋設酸化物分離プロセスの選択で
ある。このプロセスは、第９Ａ乃至第９Ｈの各図の構造
体に見られるように特徴的な°鳥の頭゛及び鳥のくちば
し゛構造を生じる。第２の主要な違いは、エミッタ、ベ
ース及びコレクタｅ ＩＪ−チ・スルーの接点について
と同様ショットキ・バリアーダイオードについても開孔
が第１の絶縁被膜に形成されることである。
を有する集積された回路構造体を形成するだめのプロセ
スを示す。第９Ａ図は、その製造の中間段階におけるこ
のよ゛うな集積回路の非常に拡大された部分を示す。製
造される特定の集積回路構造体は、ＮＰＮバイポーラ・
トランジスタ及びショットキ・バリア・ダイオードを含
む。第９Ａ図の構造体は、ある部分を除き、前記第７Ａ
図に開示された方法と同一の方法で製造された。その主
要な違いは、１９７１年６月７日に出願された米国特許
出願通し番号第１５０６０９号及び米国特許第３６４８
１２５号に開示された埋設酸化物分離プロセスの選択で
ある。このプロセスは、第９Ａ乃至第９Ｈの各図の構造
体に見られるように特徴的な°鳥の頭゛及び鳥のくちば
し゛構造を生じる。第２の主要な違いは、エミッタ、ベ
ース及びコレクタｅ ＩＪ−チ・スルーの接点について
と同様ショットキ・バリアーダイオードについても開孔
が第１の絶縁被膜に形成されることである。
さらに、エミッタ及びベースの接点開孔は単一の開孔に
変わっていることがわかる。第３の違いは、第９Ａ図は
、ベース領域とコレクタ・リーチ・スルー領域との間に
埋設酸化物分離構造を用いていないことである。同じ成
分が示されているところは、第７Ａ図と第９Ａ図との間
では同じ番号が与えられている。
変わっていることがわかる。第３の違いは、第９Ａ図は
、ベース領域とコレクタ・リーチ・スルー領域との間に
埋設酸化物分離構造を用いていないことである。同じ成
分が示されているところは、第７Ａ図と第９Ａ図との間
では同じ番号が与えられている。
第９Ａ図の構造体は、第９Ａ図に示された接点開孔上に
第１の絶縁層の部分を再成長させるために、９２５°Ｃ
の温度で酸素乃至水蒸気のような熱酸化雰囲気にさらさ
れろ。その結果、二酸化シリコン層１００が形成されろ
。さてポリシリコンの第１の層１０２が、第１の絶縁層
７７及びｉｏ。
第１の絶縁層の部分を再成長させるために、９２５°Ｃ
の温度で酸素乃至水蒸気のような熱酸化雰囲気にさらさ
れろ。その結果、二酸化シリコン層１００が形成されろ
。さてポリシリコンの第１の層１０２が、第１の絶縁層
７７及びｉｏ。
の上に形成される。このポリシリコン層を形成するだめ
の好ましい方法は、その好ましし・厚さ同様、第７Ａ図
に関し述べたもめと同じである。実質的に垂直及び実質
的に水平゛な表面を形成するために、構造体は、前記第
７Ｂ図に関し述べたような反応性イオン食刻雰囲気中に
置かれる。ポリシリコンの第１の層１０２中には、エミ
ッタ及びコレクタ・リーチ・スルーの上の指定された領
域に開孔が形成される。第９Ｂ図の右側に示されている
ように、ショットキ・バリア・ダイオードが設けられる
領域は、ポリノリコン層で覆われたままである。
の好ましい方法は、その好ましし・厚さ同様、第７Ａ図
に関し述べたもめと同じである。実質的に垂直及び実質
的に水平゛な表面を形成するために、構造体は、前記第
７Ｂ図に関し述べたような反応性イオン食刻雰囲気中に
置かれる。ポリシリコンの第１の層１０２中には、エミ
ッタ及びコレクタ・リーチ・スルーの上の指定された領
域に開孔が形成される。第９Ｂ図の右側に示されている
ように、ショットキ・バリア・ダイオードが設けられる
領域は、ポリノリコン層で覆われたままである。
窒化シリコン層１０ろは、ポリシリコンの第１の層に対
する食刻マスクとして用（・もれた。それから構造体は
、ポリシリコン層１０２のマスクされていない表面全体
に二酸化シリコン層１０４を形成するために、通常の熱
酸化にさらされる。窒化シリコン層１０５が、前記のよ
うに通常の技術により、二酸化シリコン層−１０４の頂
」二部」二にも化学気相付着される。ポリシリコンの第
２のコンフォーマルな層１０６カー二酸化シリコン及び
窒化シリコンの層１０４及び１０５上に付着される。
する食刻マスクとして用（・もれた。それから構造体は
、ポリシリコン層１０２のマスクされていない表面全体
に二酸化シリコン層１０４を形成するために、通常の熱
酸化にさらされる。窒化シリコン層１０５が、前記のよ
うに通常の技術により、二酸化シリコン層−１０４の頂
」二部」二にも化学気相付着される。ポリシリコンの第
２のコンフォーマルな層１０６カー二酸化シリコン及び
窒化シリコンの層１０４及び１０５上に付着される。
この一連のプロセス・ステップの結果が、第９Ｃ図に示
されている。
されている。
さて狭い寸法の誘電体領域のパターンが、第９Ｄ乃至第
９Ｇの図に示されているステップにより形成される。第
９Ｃ図の構造体は、層１０２を食刻するプロセスと同じ
反応性イオン食刻雰囲気中に置かれる。典型的な食刻プ
ロセスは、７０乃至１２０２０ミフロンＨの系の圧力で
Ｈｅキャリヤ・ガス中のＳＦ −１−Ｃり及び０．１
４乃至０１８ワット／ｃｍ２の電力密度入力を用いる。
９Ｇの図に示されているステップにより形成される。第
９Ｃ図の構造体は、層１０２を食刻するプロセスと同じ
反応性イオン食刻雰囲気中に置かれる。典型的な食刻プ
ロセスは、７０乃至１２０２０ミフロンＨの系の圧力で
Ｈｅキャリヤ・ガス中のＳＦ −１−Ｃり及び０．１
４乃至０１８ワット／ｃｍ２の電力密度入力を用いる。
Ｒ，Ｆ、並行プレート型の反応器中で行なわれろ。ｓＦ
６：Ｃ６２′：Ｈｅ ば７．５ ： ２．５ ： ９０
．０で、流量速度範囲は２０乃至５０ＣＣ／分である。
６：Ｃ６２′：Ｈｅ ば７．５ ： ２．５ ： ９０
．０で、流量速度範囲は２０乃至５０ＣＣ／分である。
ポリシリコン対Ｓ ＋ ３ Ｎ ４の食刻速度の比は１
０：１以上である。
０：１以上である。
この結果の構造体が第９Ｄ図にり、えられている。
この図ては、垂直な表面」−のポリノリコン領域か残り
、一方層１０６の水平な領域は全て、反応性イオン食刻
プロセスにより除去されてしまった。
、一方層１０６の水平な領域は全て、反応性イオン食刻
プロセスにより除去されてしまった。
もし必要なら、ポリシリコンの狭い寸法領域のパターン
の部分を除去するために、フォトリソグラフィ及び食刻
の技術が用いられ得る。これは、第９Ｅ図に示されてい
るようにポリシリコン・パターンの一部分が除去された
１０８において示される。さてポリシリコン層のパター
ン１０６は、ポリシリコン層１０６の表面を二酸化シリ
コン層１０９へ酸化するために、通常の温度ての熱酸化
雰囲気にさらされる。二酸化シリコンへの酸化は、第９
Ｆ図の構造体に示されているように、ポリ−ノリコン領
域全部を使う必要はない。接点領域を覆う第１の絶縁層
の部分として指定された領域上の絶縁層１００、即ち二
酸化シリコン層１００の部分は、ＣＦ４を用いる反応性
イオン食刻又は通常の湿質化学食刻のような、通常の二
酸化ノリコン食刻により、取り除かれる。Ｎ」−エミッ
タ及びコレクタ・リーチ・スルーの領域１１０及び１１
１の各々を形成するために、ヒ素又は燐のドーパン１−
を用いろ熱拡散が行なわれる。又は、スクＩＪ−ン酸化
と、ヒ素又は燐のイオンな用（・るイオン注入ステップ
と、エミッタ及びコレクタ・リーチ・スルーの領域１１
０及び１１１を完全に形成する、即ち活性化するための
通常のアニーリングザイクルとを用いても行なわれる。
の部分を除去するために、フォトリソグラフィ及び食刻
の技術が用いられ得る。これは、第９Ｅ図に示されてい
るようにポリシリコン・パターンの一部分が除去された
１０８において示される。さてポリシリコン層のパター
ン１０６は、ポリシリコン層１０６の表面を二酸化シリ
コン層１０９へ酸化するために、通常の温度ての熱酸化
雰囲気にさらされる。二酸化シリコンへの酸化は、第９
Ｆ図の構造体に示されているように、ポリ−ノリコン領
域全部を使う必要はない。接点領域を覆う第１の絶縁層
の部分として指定された領域上の絶縁層１００、即ち二
酸化シリコン層１００の部分は、ＣＦ４を用いる反応性
イオン食刻又は通常の湿質化学食刻のような、通常の二
酸化ノリコン食刻により、取り除かれる。Ｎ」−エミッ
タ及びコレクタ・リーチ・スルーの領域１１０及び１１
１の各々を形成するために、ヒ素又は燐のドーパン１−
を用いろ熱拡散が行なわれる。又は、スクＩＪ−ン酸化
と、ヒ素又は燐のイオンな用（・るイオン注入ステップ
と、エミッタ及びコレクタ・リーチ・スルーの領域１１
０及び１１１を完全に形成する、即ち活性化するための
通常のアニーリングザイクルとを用いても行なわれる。
拡散又はイオン住人の後に、Ｎ十領域１１０及び１１１
の上に約３００乃至４００人の薄い二酸化シリコン層を
形成するのが望ましい。これで第９Ｆ図の構造体を形成
するステップが終了する。窒化シリコン層１０５は、熱
Ｈｓ Ｐ ０４を用も・る食刻又はＣＦ４ 等の食刻
剤を用いるＲＩＥ（反応性イオン食刻）により、除去さ
れろ。さて、ポリシリコンの残っている第１の層１０２
を完全に除去するために、パイロカテコール食刻剤が使
用される。この時点−〇、狭（・寸法の誘電体領域のパ
ターンのみが、シリコン基体の主表面に残って℃・る。
の上に約３００乃至４００人の薄い二酸化シリコン層を
形成するのが望ましい。これで第９Ｆ図の構造体を形成
するステップが終了する。窒化シリコン層１０５は、熱
Ｈｓ Ｐ ０４を用も・る食刻又はＣＦ４ 等の食刻
剤を用いるＲＩＥ（反応性イオン食刻）により、除去さ
れろ。さて、ポリシリコンの残っている第１の層１０２
を完全に除去するために、パイロカテコール食刻剤が使
用される。この時点−〇、狭（・寸法の誘電体領域のパ
ターンのみが、シリコン基体の主表面に残って℃・る。
これらの領域は、二酸化シリコン、窒化シリコン、及び
ポリシリコンの残っている第２の層の内側の 部の合成
で構成されている）。これらの領域の寸法は、典型的に
は、幅が０５乃至１２ミクロン、高さが０８乃至１５ミ
クロンの範囲である。エミッタ・ベース、コレクタ・リ
ーチ・スルー、／ヨツトキ・ダイオードの領域及び拡散
抵抗体領域（図示されず）のような、種々の接点開孔上
に存在する二酸化シリコン層は、フッ化水素酸の食刻剤
を用いる通常の浸漬食刻プロセスにより、除去される。
ポリシリコンの残っている第２の層の内側の 部の合成
で構成されている）。これらの領域の寸法は、典型的に
は、幅が０５乃至１２ミクロン、高さが０８乃至１５ミ
クロンの範囲である。エミッタ・ベース、コレクタ・リ
ーチ・スルー、／ヨツトキ・ダイオードの領域及び拡散
抵抗体領域（図示されず）のような、種々の接点開孔上
に存在する二酸化シリコン層は、フッ化水素酸の食刻剤
を用いる通常の浸漬食刻プロセスにより、除去される。
。
パラ／ラム、白金、チタン等のような接点金属が旧著さ
れ、焼成されて、以下の条件の下で食刻されろ。Ｐｕ５
ｉ接点配線か用いらλ′しるなら、反応を示さない白金
は、焼成後玉水中で除去される。
れ、焼成されて、以下の条件の下で食刻されろ。Ｐｕ５
ｉ接点配線か用いらλ′しるなら、反応を示さない白金
は、焼成後玉水中で除去される。
同様に、他の７リザイドが用（・らＡ（ろなら、他の適
”′１７．ｃ食刻削が川（・られ４）。接点金属（」１
．５１〕Ｏ乃至１ｏｏｏＡの厚さにスパッタ又は蒸着さ
れる６、この結果の接点（ｉ、これらの領域の各々の表
面上に形成された薄い金属ノリザイト構造体である（図
示さＡ１ず）。アルミニウム、アルミニウム 銅、又は
クロムとアルミニウムー銅のような金属か、シリコン基
体の成分への開孔、第１の絶縁層７７及び誘電体領域の
パターンを含む主表面上に、全面４１１着される。この
イ・］着の結果は、むしはｌ’ ＋’）−（ない表面と
なる。表面は、第７Ｆ及び第７Ｇの図のプロセスに関し
て述べたように、プラスチック物質を旧著することによ
り平らにされる。プラスチック物質は、第７Ｇ図のプロ
セスに関して述べたように、典型的には、酸素の反応性
イオン食刻により除去される。この結果の構造体が第９
Ｈ図に示されている。電気装置への接点は、狭い寸法の
領域に対してセルフ・アラインされる。構造体は実質的
に平らである。第９Ｈ図に示された構造体は、ショット
キ陽極接点が１１３であるショットキ・バリア・ダイオ
ード領域１１２、並びにエミッタ接点１１４、ベース接
点１１５及びコレクタ・リーチ・スルー接点１１６を有
するＮＰＮ トランジスタへの接点を含む。
”′１７．ｃ食刻削が川（・られ４）。接点金属（」１
．５１〕Ｏ乃至１ｏｏｏＡの厚さにスパッタ又は蒸着さ
れる６、この結果の接点（ｉ、これらの領域の各々の表
面上に形成された薄い金属ノリザイト構造体である（図
示さＡ１ず）。アルミニウム、アルミニウム 銅、又は
クロムとアルミニウムー銅のような金属か、シリコン基
体の成分への開孔、第１の絶縁層７７及び誘電体領域の
パターンを含む主表面上に、全面４１１着される。この
イ・］着の結果は、むしはｌ’ ＋’）−（ない表面と
なる。表面は、第７Ｆ及び第７Ｇの図のプロセスに関し
て述べたように、プラスチック物質を旧著することによ
り平らにされる。プラスチック物質は、第７Ｇ図のプロ
セスに関して述べたように、典型的には、酸素の反応性
イオン食刻により除去される。この結果の構造体が第９
Ｈ図に示されている。電気装置への接点は、狭い寸法の
領域に対してセルフ・アラインされる。構造体は実質的
に平らである。第９Ｈ図に示された構造体は、ショット
キ陽極接点が１１３であるショットキ・バリア・ダイオ
ード領域１１２、並びにエミッタ接点１１４、ベース接
点１１５及びコレクタ・リーチ・スルー接点１１６を有
するＮＰＮ トランジスタへの接点を含む。
第１０乃至第１２の図は、集積されたショツトギ・バリ
ア・ダイオード及びＰ拡散抵抗を有する、ダブル・エミ
ッタ・メモリ・セルのレイアウト及び回路の設計を示す
。第１０及び第１１の図のレイアウトは、第９Ａ乃至第
９ Ｈの図に示されたプロセスを製造に使用してし・る
。第９Ｇ及び第９ Ｈの図並びに第１０乃至第１２の図
では、同じ番号が同じ成分を示す。
ア・ダイオード及びＰ拡散抵抗を有する、ダブル・エミ
ッタ・メモリ・セルのレイアウト及び回路の設計を示す
。第１０及び第１１の図のレイアウトは、第９Ａ乃至第
９ Ｈの図に示されたプロセスを製造に使用してし・る
。第９Ｇ及び第９ Ｈの図並びに第１０乃至第１２の図
では、同じ番号が同じ成分を示す。
第１０図は、埋設酸化物分離７５、ベース領域８０、Ｒ
２エミッタ領域１１０、Ｎ＋コレクタ・リーチ・スルー
接点１１１、イオン注入された抵抗体Ｒ１及びＲ２、並
びに狭い寸法の領域１０９ツバターンを示す。エミッタ
Ｅ１は、スベースノ関係上、断面図の第９Ｇ又は第９Ｈ
の図には示されていないことに、注意すべきた。それは
、示されているＲ２と同じで゛ある。
２エミッタ領域１１０、Ｎ＋コレクタ・リーチ・スルー
接点１１１、イオン注入された抵抗体Ｒ１及びＲ２、並
びに狭い寸法の領域１０９ツバターンを示す。エミッタ
Ｅ１は、スベースノ関係上、断面図の第９Ｇ又は第９Ｈ
の図には示されていないことに、注意すべきた。それは
、示されているＲ２と同じで゛ある。
第１１図は、食刻技術によるパターンの部分の逗択的な
除去後のスタット１０９のパターンを示す。この図には
、エミッタ１１４、ベース１１５及び抵抗体Ｒ１、Ｒ２
、コレクタ１１６ＯＮＰＮ接点、並びにショットキ・ダ
イオードの陽極接点１１３が内〈されて（・る。第２レ
ベルの配線は水平に走り、開［、＋１３０及び１３２を
通して、抵抗体へＩＩ−のバイアス（ＶＣＣ）を捉供す
るように用いられて（・る。第２レベルの配線はまた、
第１１図に示されているように、開孔１６４を通して２
つのエミッタをワード・ラインＷ／Ｌに接続する。
除去後のスタット１０９のパターンを示す。この図には
、エミッタ１１４、ベース１１５及び抵抗体Ｒ１、Ｒ２
、コレクタ１１６ＯＮＰＮ接点、並びにショットキ・ダ
イオードの陽極接点１１３が内〈されて（・る。第２レ
ベルの配線は水平に走り、開［、＋１３０及び１３２を
通して、抵抗体へＩＩ−のバイアス（ＶＣＣ）を捉供す
るように用いられて（・る。第２レベルの配線はまた、
第１１図に示されているように、開孔１６４を通して２
つのエミッタをワード・ラインＷ／Ｌに接続する。
ヒント・ラインＢ ／ Ｌ １、Ｂ／Ｌ２及びセルの相
互接続は、第ルベルの配線で行なわれる。第１及び第２
のレベルの配線パターンを画成するために、リフト中オ
フ・プロセスが用（・られる。リフト・オフ・プロセス
は、このようなプロセスの１例である米国特許第４００
４０４４号公報によりさらに良く理解され得る。第１２
図は、第１１図に示されたセルの電気的な等価回路を示
す。
互接続は、第ルベルの配線で行なわれる。第１及び第２
のレベルの配線パターンを画成するために、リフト中オ
フ・プロセスが用（・られる。リフト・オフ・プロセス
は、このようなプロセスの１例である米国特許第４００
４０４４号公報によりさらに良く理解され得る。第１２
図は、第１１図に示されたセルの電気的な等価回路を示
す。
上記のプロセスには、数多くの変化が存在する。
高密度に集積された回路における最も臨界的な問題の１
つは、エミッタの構造である。第１ろＡ乃至第１３Ｄの
図は、セルフ・アラインされた配線プロセスのエミッタ
を形成する改良された方法を示す。エミッタの大きさは
、電流密度を考慮して決められる。２５ミクロンの最小
ライン幅のグランド−ルール（ｇ ｒ ｏ ｕ ｎ ｄ
ｒ １１１ ｅ ）を用℃すると、２５ミクロンの
エミツタ幅のラインが考えられる。
つは、エミッタの構造である。第１ろＡ乃至第１３Ｄの
図は、セルフ・アラインされた配線プロセスのエミッタ
を形成する改良された方法を示す。エミッタの大きさは
、電流密度を考慮して決められる。２５ミクロンの最小
ライン幅のグランド−ルール（ｇ ｒ ｏ ｕ ｎ ｄ
ｒ １１１ ｅ ）を用℃すると、２５ミクロンの
エミツタ幅のラインが考えられる。
そしてこの結果、０９ミクロンのセルフ・アラインされ
た配線構造を用いた装置の大きさを生じる。
た配線構造を用いた装置の大きさを生じる。
この狭くされるエミッタの問題を解決するために、ベー
ス接点にすし・ては電流密度が無視できるので、ベース
接点は減少され得る。上記プロセスで示されたように、
゛内仙ビというよりもむしろ゛外側“からエミッタの狭
い寸法の誘電体領域即ち側壁が決められるなら、これは
達成され、ベース接点窓は装置の特性を変化させること
なく減少され得る。
ス接点にすし・ては電流密度が無視できるので、ベース
接点は減少され得る。上記プロセスで示されたように、
゛内仙ビというよりもむしろ゛外側“からエミッタの狭
い寸法の誘電体領域即ち側壁が決められるなら、これは
達成され、ベース接点窓は装置の特性を変化させること
なく減少され得る。
そして２０％の密度向上が達成される。この有利な密度
向」二を達成するために、プロセスは次のように変更さ
れる。ベース拡散及び再酸化の後、ベースの二酸化シリ
コンは食刻により除去され、約２５０Ａの二酸化シリコ
ン層１２０へ再酸化される。ポリンリコンの第１の層１
２１がその」−に旧著される。それから窒化シリコン層
１２２が、ポリ／リコン層１２１０表面上に形成される
。それから接点開孔が、フ第１・リソグラフィ及Ｏ・食
刻の技術により、窒化７９３７層１２２中に画成される
。そしてンリコン基体の上表１ｎｆ上に実質的に水平及
び実質的に垂直な領域を形成するために、ポリシリコン
層１２１ば、二酸化７リコン層１２０まで反応′１１ユ
イオノ食刻される。さてプロセスは、第７Ａ乃至第７Ｆ
の図の実施例に示されたような二酸化シリコンの絶縁体
等のコンフォーマルな層、又は第９Ａ乃至第９Ｈの図の
実施例に示されたような二酸化シリコン、窒化シリコン
及びポリシリコンの狭い寸法の誘電体領域の合成パター
ンを用いて、続けられる。例示のために、狭い寸法の誘
電体合成領域のパターンが番号１２４として示されてい
る第１６Ｂ図の構造体を結果として生じるように、第９
Ａ乃至第９Ｈの図の実施例が示されて℃・る。主表面全
体の上に約１，２ミクロンの厚さの被膜を形成するため
に、通常の技術により、フ第１・レジスト又はポリイミ
ドのようなプラスチック物質１２５か表面−にに回転刺
着される。ポリシリコン層１２１上の窒化シリコン層１
２２の頂上表面を露出するために、反応性イオン食刻ス
テップが使用される。それから第１６Ｂ図に７」りされ
ているように、窒化シリコン層１２２ば、それを完全に
除去するために、反応性イオン食刻される。
向」二を達成するために、プロセスは次のように変更さ
れる。ベース拡散及び再酸化の後、ベースの二酸化シリ
コンは食刻により除去され、約２５０Ａの二酸化シリコ
ン層１２０へ再酸化される。ポリンリコンの第１の層１
２１がその」−に旧著される。それから窒化シリコン層
１２２が、ポリ／リコン層１２１０表面上に形成される
。それから接点開孔が、フ第１・リソグラフィ及Ｏ・食
刻の技術により、窒化７９３７層１２２中に画成される
。そしてンリコン基体の上表１ｎｆ上に実質的に水平及
び実質的に垂直な領域を形成するために、ポリシリコン
層１２１ば、二酸化７リコン層１２０まで反応′１１ユ
イオノ食刻される。さてプロセスは、第７Ａ乃至第７Ｆ
の図の実施例に示されたような二酸化シリコンの絶縁体
等のコンフォーマルな層、又は第９Ａ乃至第９Ｈの図の
実施例に示されたような二酸化シリコン、窒化シリコン
及びポリシリコンの狭い寸法の誘電体領域の合成パター
ンを用いて、続けられる。例示のために、狭い寸法の誘
電体合成領域のパターンが番号１２４として示されてい
る第１６Ｂ図の構造体を結果として生じるように、第９
Ａ乃至第９Ｈの図の実施例が示されて℃・る。主表面全
体の上に約１，２ミクロンの厚さの被膜を形成するため
に、通常の技術により、フ第１・レジスト又はポリイミ
ドのようなプラスチック物質１２５か表面−にに回転刺
着される。ポリシリコン層１２１上の窒化シリコン層１
２２の頂上表面を露出するために、反応性イオン食刻ス
テップが使用される。それから第１６Ｂ図に７」りされ
ているように、窒化シリコン層１２２ば、それを完全に
除去するために、反応性イオン食刻される。
そしてポリイミド又はフォトレフストの層１２５は、酸
素灰化により除去される。ポリシリコン層１２１は、パ
イロカテコール溶液等中て除去される。エミッタ１２７
は、薄い二酸化シリコン層１２０を通して注入される。
素灰化により除去される。ポリシリコン層１２１は、パ
イロカテコール溶液等中て除去される。エミッタ１２７
は、薄い二酸化シリコン層１２０を通して注入される。
これは、パイロ゛カテコールが二酸化シリコン物質を実
質的には食刻しないので、可能である。ベース接点領域
１２８又はショットキ・バリア・ダイオード領域（図示
されず）に対するこのエミッタのイオン注入は、熱二酸
化シリコン層１２０及び窒化７リコンによりマスクされ
る。９００℃乃至１０００℃の温度のエミッタアニーリ
ング−ステップ後に、不所望の窒化シリコンは熱Ｈ６，
Ｐ０４中で除去され、そｌ〜でエミッタの二酸化シリコ
ン層１２０ば反応性イオン食刻により除去される。残っ
て（・るベース及びショットキ・バリア・ダイオードの
二酸化シリコン層１２０は、プロセスのその部分を終了
するために、浸漬食刻され得る。配線物質の全面イマ１
着並びに第７Ａ乃至第７Ｆの図及び第９Ａ乃至第９Ｈの
図に関して示された反応性イオン食刻の技術により、第
１３Ｄ図のセルフ・アラインされた配線構造体は終了さ
れ得る。第１３Ｄ図かられかるように、ＮＰＮトランジ
スタ装置の大きさは、エミッタの大きさを変えることな
く、選択したグランドルールの最小幅以下に減少される
。プロセスはまた、エミッタ領域への可能な食刻の必要
を省くプロセスの間に、指定されたエミッタ領域を保護
する利点を有している。
質的には食刻しないので、可能である。ベース接点領域
１２８又はショットキ・バリア・ダイオード領域（図示
されず）に対するこのエミッタのイオン注入は、熱二酸
化シリコン層１２０及び窒化７リコンによりマスクされ
る。９００℃乃至１０００℃の温度のエミッタアニーリ
ング−ステップ後に、不所望の窒化シリコンは熱Ｈ６，
Ｐ０４中で除去され、そｌ〜でエミッタの二酸化シリコ
ン層１２０ば反応性イオン食刻により除去される。残っ
て（・るベース及びショットキ・バリア・ダイオードの
二酸化シリコン層１２０は、プロセスのその部分を終了
するために、浸漬食刻され得る。配線物質の全面イマ１
着並びに第７Ａ乃至第７Ｆの図及び第９Ａ乃至第９Ｈの
図に関して示された反応性イオン食刻の技術により、第
１３Ｄ図のセルフ・アラインされた配線構造体は終了さ
れ得る。第１３Ｄ図かられかるように、ＮＰＮトランジ
スタ装置の大きさは、エミッタの大きさを変えることな
く、選択したグランドルールの最小幅以下に減少される
。プロセスはまた、エミッタ領域への可能な食刻の必要
を省くプロセスの間に、指定されたエミッタ領域を保護
する利点を有している。
セルフ・アラインされた配線プロセスを用いて改良され
たエミッタ構造を形成するだめの他の実施例が、第１４
Ａ乃至第１４Ｃの図に示されている。このプロセスから
結果として得られる構造体は、エミッタ接点開孔に単結
晶シリコンへのポリシリコン接点の自動的な位置合ぜを
生じる。プロセスは、狭し・寸法の誘電体領域即ち側壁
構造体１ろＯのパターンによる、第７Ａ乃至第７Ｆの図
及び第９Ａ乃至第９Ｈの図に示されたものと同じである
。第１の絶縁層１３１は、その上に形成されたポリシリ
コンの第１の層１３２及υ・ポリシリコン層の」二に刺
着された窒化シリコン層１６６を有している。Ｐ型のベ
ース領域１３４を含む集積回路構造体のその部分のみ力
瓢第１４Ａ乃至第１４０の図に簡単に示されている。第
１４Ａ図の構造体を形成するために、エミッタ接点開孔
が浸漬食刻して開けられる。例えば約５０ＯＡの薄い厚
さのポリシリコンの第２の層１６５が、第１４Ｂ図に示
されているように形成される。熱酸化により、約２５０
大の二酸化シリコンのエミッタ・スクリーン１３６が、
ポリシリコン層１ろ５の上に形成される。それからＮ又
はＰの所望の１・−パントが、二酸化シリコンのスクリ
ーン層１３６を通してポリ／リコン層１３５中へイオン
注入される。ヒ素のエミッタに対する典型的な注入条件
は、５０ ＫｅＶのエネルギーで注入される１、０Ｘ１
０１６イオン、／Ｃｎ１２ σ片二人計、又は浅い装
置に対する７０５ ＫｅＶて’の Ａｓ＋の５．０Ｘ１０１５イ、：ｔン／
ｃｍ２の注入量である。フォトレジスト ド等のような適当なプラスチック物質の約０８乃至１２
ミクロンの平坦化膜が、通常のスピン・オン・プロセス
によりイ」着される１、それがら構造体は、第１４Ｂ図
に示されているように、二酸化７リコン層１６６までプ
ラスチック層１３７を除去するために、反応性イオン食
刻雰囲気中に置かれる。反応性イオン食刻は典型的には
、平行なプレ−トの装置を用いて酸素雰囲気中で行なわ
れる。
たエミッタ構造を形成するだめの他の実施例が、第１４
Ａ乃至第１４Ｃの図に示されている。このプロセスから
結果として得られる構造体は、エミッタ接点開孔に単結
晶シリコンへのポリシリコン接点の自動的な位置合ぜを
生じる。プロセスは、狭し・寸法の誘電体領域即ち側壁
構造体１ろＯのパターンによる、第７Ａ乃至第７Ｆの図
及び第９Ａ乃至第９Ｈの図に示されたものと同じである
。第１の絶縁層１３１は、その上に形成されたポリシリ
コンの第１の層１３２及υ・ポリシリコン層の」二に刺
着された窒化シリコン層１６６を有している。Ｐ型のベ
ース領域１３４を含む集積回路構造体のその部分のみ力
瓢第１４Ａ乃至第１４０の図に簡単に示されている。第
１４Ａ図の構造体を形成するために、エミッタ接点開孔
が浸漬食刻して開けられる。例えば約５０ＯＡの薄い厚
さのポリシリコンの第２の層１６５が、第１４Ｂ図に示
されているように形成される。熱酸化により、約２５０
大の二酸化シリコンのエミッタ・スクリーン１３６が、
ポリシリコン層１ろ５の上に形成される。それからＮ又
はＰの所望の１・−パントが、二酸化シリコンのスクリ
ーン層１３６を通してポリ／リコン層１３５中へイオン
注入される。ヒ素のエミッタに対する典型的な注入条件
は、５０ ＫｅＶのエネルギーで注入される１、０Ｘ１
０１６イオン、／Ｃｎ１２ σ片二人計、又は浅い装
置に対する７０５ ＫｅＶて’の Ａｓ＋の５．０Ｘ１０１５イ、：ｔン／
ｃｍ２の注入量である。フォトレジスト ド等のような適当なプラスチック物質の約０８乃至１２
ミクロンの平坦化膜が、通常のスピン・オン・プロセス
によりイ」着される１、それがら構造体は、第１４Ｂ図
に示されているように、二酸化７リコン層１６６までプ
ラスチック層１３７を除去するために、反応性イオン食
刻雰囲気中に置かれる。反応性イオン食刻は典型的には
、平行なプレ−トの装置を用いて酸素雰囲気中で行なわ
れる。
二［化シリコンのエミッタ・スクリーン層１３６、ポリ
シリコン層１ろ５及び窒化シリコン層１ろろを除去する
ために、第１４Ｂ図の構造体は、四フッ化炭素（ｃｒ”
４） の反応性イオン食刻雰囲気にさらされる。残っ
ているプラスチック層１ろ７の真下の層１ろ５及び１ろ
６のみが、このステップの後も構造体上に残って（・る
。プラスチック・レジスト物質１３７は、前記のように
適当な酸素の灰化プロセスにより除去される。そして熱
い酸の浄化ステップが提供される。セルフ・アラインさ
れたポリシリコンのエミッタ接点１３５から拡散により
Ｎ ４−エミッタ１６８を形成するた２））に、構造体
はアニールされる。ポリシリコンの第１の層１６２はパ
イロカテコール食刻剤により除去され、残っている二酸
化／リコン層１３６ば、緩衝されたフッ化水素酸である
適当な通常の食刻剤又は反応性イオン食刻により除去さ
れろ。それから、ベース領域にセルフ・アラインされた
接点、ポリシリコンのエミッタ接点１５５、コレクタ・
リーチ・スルーの接点（図示されず）及び高密度に集積
された回路構造体のその他の接点を形成するために、第
７Ｆ及び第９ Ｈの図に関して示されたように、セルフ
・アラインされた配線層が形成される３゜以下に、今ま
で述べてきたプロセスの例を示す。
シリコン層１ろ５及び窒化シリコン層１ろろを除去する
ために、第１４Ｂ図の構造体は、四フッ化炭素（ｃｒ”
４） の反応性イオン食刻雰囲気にさらされる。残っ
ているプラスチック層１ろ７の真下の層１ろ５及び１ろ
６のみが、このステップの後も構造体上に残って（・る
。プラスチック・レジスト物質１３７は、前記のように
適当な酸素の灰化プロセスにより除去される。そして熱
い酸の浄化ステップが提供される。セルフ・アラインさ
れたポリシリコンのエミッタ接点１３５から拡散により
Ｎ ４−エミッタ１６８を形成するた２））に、構造体
はアニールされる。ポリシリコンの第１の層１６２はパ
イロカテコール食刻剤により除去され、残っている二酸
化／リコン層１３６ば、緩衝されたフッ化水素酸である
適当な通常の食刻剤又は反応性イオン食刻により除去さ
れろ。それから、ベース領域にセルフ・アラインされた
接点、ポリシリコンのエミッタ接点１５５、コレクタ・
リーチ・スルーの接点（図示されず）及び高密度に集積
された回路構造体のその他の接点を形成するために、第
７Ｆ及び第９ Ｈの図に関して示されたように、セルフ
・アラインされた配線層が形成される３゜以下に、今ま
で述べてきたプロセスの例を示す。
例
セルフ・アラインされた配線の高密度集積回路構造体と
して実行”Ｊ能な構造体か、シリコン基体上に形成され
た。ａｏｏｉの第１絶縁層が、シリコン基体上に熱酸化
により形成された。１０４００Åのポリシリコンの第１
の層が、低圧化学気相伺着により刺着された。１６００
Åの窒化シリコン層（示されず）が、ＮＨ＋Ｓｉろ■］
４の雰囲気中ｉ ｏ ｏ ｏ ’ｃの条件で化学気相付
着プロセスにより刺着さ、ｌｌだ。フォー・レジスト層
は酸素灰化法により除去された。窒化シリコン層をマス
クとして用いて、０１４乃至０１８ワソｈ 、、／ ｃ
第２ 及び平行た゛プレー１・のＲ，Ｆ０反応器生
の圧力が約５０乃至１００ミクロンＨｇの条件で、５Ｆ
６１−Ｃりの反応性イオン食刻雰囲気に、ポリシリコン
層はさらされた。ポリシリコンの第１の層はこのように
食刻され、基体上に実質的に水平及び実質的に垂直な表
面を形成した。構造体は、ポリシリコン層の表面に８０
０大の二酸化シリコン層を形成するために、熱酸化雰囲
気中に置かれた。熱酸化の条件は、湿質ＨＣＬ（１：１
）の熱酸化雰囲気中において９２５°Ｃｌ２Ｏ分であっ
た。ｓｏｏ′ｆｉ、の厚さの窒化ンリコン層は、Ｉ（。
して実行”Ｊ能な構造体か、シリコン基体上に形成され
た。ａｏｏｉの第１絶縁層が、シリコン基体上に熱酸化
により形成された。１０４００Åのポリシリコンの第１
の層が、低圧化学気相伺着により刺着された。１６００
Åの窒化シリコン層（示されず）が、ＮＨ＋Ｓｉろ■］
４の雰囲気中ｉ ｏ ｏ ｏ ’ｃの条件で化学気相付
着プロセスにより刺着さ、ｌｌだ。フォー・レジスト層
は酸素灰化法により除去された。窒化シリコン層をマス
クとして用いて、０１４乃至０１８ワソｈ 、、／ ｃ
第２ 及び平行た゛プレー１・のＲ，Ｆ０反応器生
の圧力が約５０乃至１００ミクロンＨｇの条件で、５Ｆ
６１−Ｃりの反応性イオン食刻雰囲気に、ポリシリコン
層はさらされた。ポリシリコンの第１の層はこのように
食刻され、基体上に実質的に水平及び実質的に垂直な表
面を形成した。構造体は、ポリシリコン層の表面に８０
０大の二酸化シリコン層を形成するために、熱酸化雰囲
気中に置かれた。熱酸化の条件は、湿質ＨＣＬ（１：１
）の熱酸化雰囲気中において９２５°Ｃｌ２Ｏ分であっ
た。ｓｏｏ′ｆｉ、の厚さの窒化ンリコン層は、Ｉ（。
のキャリヤ・ガスに５ｉＨ４−４−ＮＨ３を用いた１
０ＤＤ℃における化学気相伺）音に」、リイ’Ｊｉｉさ
；！ｌ ｌこ。７０００Åの厚さのポリシリコンの第２
層が、Ｎ２のキャリヤ・ガスにＳＩＨΔを用（・た６２
５°Ｃにおけろ低圧化学気相刺着によりイ」着された。
０ＤＤ℃における化学気相伺）音に」、リイ’Ｊｉｉさ
；！ｌ ｌこ。７０００Åの厚さのポリシリコンの第２
層が、Ｎ２のキャリヤ・ガスにＳＩＨΔを用（・た６２
５°Ｃにおけろ低圧化学気相刺着によりイ」着された。
ポリシリコンの第２層は、狭い寸法の誘電体領域即ち側
壁のパターンを形成するために、約０１４乃至０．１８
ワット／′ｃ 第２、約５０乃至１００ミクロンＨｇの
圧力の平行なプレー トの反応器中における、９０％Ｈ
２中のＳＦ６十ＣＩＪ ２’： ７． Ｊ％、２５％）
の反応性イオン食刻の雰囲気にさらされた。ポリシリコ
ンの第２層は、側壁上に二酸化シリコン表面を形成する
ために酸化され、その結果、最終的な側壁構造を生じる
。側壁の反応性イオン食刻ステップ及び再酸化の間に食
刻ストップ及び酸化障壁として働らく薄い約５００大の
窒化シリコン層は、約４０ミクロンＨｇの圧力、０１８
乃至０．２６ワツト／ｃｍ２ の範囲の電力密度、２０
乃至４０ＣＣ／分のガス流速であるＣＦ４等の雰囲気を
用し・た平行なプレートの反応器中における反応性イオ
ン食刻により、除去される。反応性イオン食刻による除
去は、接点領域のアンダーカットを無くしてくれる３、
ポリフリコン上の残っている８１３Ｎ４層は、熱せられ
た（１６５℃）Ｈ６ＰＯ４を用いて除去されろ。ポリシ
リコン層は、約１１５℃に加熱されたパイロカテコール
食刻溶液を用いて除去されろ。食刻溶液は、エチレンジ
アミン、パイロカテコール及びイオン化されていない（
ｄｅｉｏｎｉｚｅｄ）水（７，５ｍ７１！：２．５ｇ：
１ｍ６の比）を含む。アルミニウム層が、第１絶縁層及
び側壁の全表面上に真空蒸着で全面付着される。このア
ルミニウム層の厚さは約８０００人である。狭い寸法の
合成領域は、二酸化シリコン、窒化シリコン、ポリシリ
コンの第２層及びポリシリコンの第２層の酸化から形成
された二酸化シリコン層より成る。ポリイミド層は通常
のスピン・オン・プロセスにより適用される。構造体は
反応性イオン食刻される。食刻は、約４０ミクロンＨｇ
の圧力及び５００ワツトの入力電力で、酸素雰囲気を用
いる平行なプレートの反応器中で行なわれる。写真中の
白い塊は、試料の準備中に生じたノリコン片である。塊
は、本来の構造体における欠陥ではない。金属層は、８
００ ｍＡの燐酸、５０ｍｄの硝酸、５０ｍ６の酢酸、
１００ｍｌのイオン化されていない水、４５℃の温度の
表面活性剤２乃至６ｍｌを含む溶液を用いて食刻される
。残っているポリイミド層は、たる（ｂａｒｒｅｌ）型
のプラズマ食刻装置、酸素雰囲気及び３００乃至４００
ワツトの入力電力を用（・る典型的な酸素灰化プロセス
により除去される。金属の側壁即ち狭い寸法の領域が、
互いに金属接点領域を分離している。
壁のパターンを形成するために、約０１４乃至０．１８
ワット／′ｃ 第２、約５０乃至１００ミクロンＨｇの
圧力の平行なプレー トの反応器中における、９０％Ｈ
２中のＳＦ６十ＣＩＪ ２’： ７． Ｊ％、２５％）
の反応性イオン食刻の雰囲気にさらされた。ポリシリコ
ンの第２層は、側壁上に二酸化シリコン表面を形成する
ために酸化され、その結果、最終的な側壁構造を生じる
。側壁の反応性イオン食刻ステップ及び再酸化の間に食
刻ストップ及び酸化障壁として働らく薄い約５００大の
窒化シリコン層は、約４０ミクロンＨｇの圧力、０１８
乃至０．２６ワツト／ｃｍ２ の範囲の電力密度、２０
乃至４０ＣＣ／分のガス流速であるＣＦ４等の雰囲気を
用し・た平行なプレートの反応器中における反応性イオ
ン食刻により、除去される。反応性イオン食刻による除
去は、接点領域のアンダーカットを無くしてくれる３、
ポリフリコン上の残っている８１３Ｎ４層は、熱せられ
た（１６５℃）Ｈ６ＰＯ４を用いて除去されろ。ポリシ
リコン層は、約１１５℃に加熱されたパイロカテコール
食刻溶液を用いて除去されろ。食刻溶液は、エチレンジ
アミン、パイロカテコール及びイオン化されていない（
ｄｅｉｏｎｉｚｅｄ）水（７，５ｍ７１！：２．５ｇ：
１ｍ６の比）を含む。アルミニウム層が、第１絶縁層及
び側壁の全表面上に真空蒸着で全面付着される。このア
ルミニウム層の厚さは約８０００人である。狭い寸法の
合成領域は、二酸化シリコン、窒化シリコン、ポリシリ
コンの第２層及びポリシリコンの第２層の酸化から形成
された二酸化シリコン層より成る。ポリイミド層は通常
のスピン・オン・プロセスにより適用される。構造体は
反応性イオン食刻される。食刻は、約４０ミクロンＨｇ
の圧力及び５００ワツトの入力電力で、酸素雰囲気を用
いる平行なプレートの反応器中で行なわれる。写真中の
白い塊は、試料の準備中に生じたノリコン片である。塊
は、本来の構造体における欠陥ではない。金属層は、８
００ ｍＡの燐酸、５０ｍｄの硝酸、５０ｍ６の酢酸、
１００ｍｌのイオン化されていない水、４５℃の温度の
表面活性剤２乃至６ｍｌを含む溶液を用いて食刻される
。残っているポリイミド層は、たる（ｂａｒｒｅｌ）型
のプラズマ食刻装置、酸素雰囲気及び３００乃至４００
ワツトの入力電力を用（・る典型的な酸素灰化プロセス
により除去される。金属の側壁即ち狭い寸法の領域が、
互いに金属接点領域を分離している。
ポリシリコンの第１の層のＲＩＥ（反応性イオン食刻）
の藺、熱二酸化シリコンに対するポリシリコンの食刻速
度の比が１０倍より大きいので、エピタキシャル・シリ
コン基体への影響は、食刻ストップとして働らく二酸化
シリコン層のような第１の絶縁層により防げる。ポリシ
リコンの第１の層の食刻後に成長された５ｏｏＡのＳｉ
Ｏ及び５００Ａの５ｉ５Ｎ４の膜は、エミッタ参ベース
接合に対して表面安定化を提供する。さらに、５００人
のＳｉ、Ｎ 膜は、側壁形成の間に食刻ストップ及び
接点の酸化障壁として働らく。ポリシリコンの第２のイ
マ」着は主に、狭い寸法の絶縁領域の幅を決める。３７
ｏｏＡの再酸化層は、ポリシリコンの第１の層の除去の
間、ポリシリコンの第２層を保護する。他の全ての領域
もまた、ポリシリコンの第１の層の除去の間に５ＩＯ２
又は５ＩＯ２／Ｓｉ３Ｎ４の層により保護される。
の藺、熱二酸化シリコンに対するポリシリコンの食刻速
度の比が１０倍より大きいので、エピタキシャル・シリ
コン基体への影響は、食刻ストップとして働らく二酸化
シリコン層のような第１の絶縁層により防げる。ポリシ
リコンの第１の層の食刻後に成長された５ｏｏＡのＳｉ
Ｏ及び５００Ａの５ｉ５Ｎ４の膜は、エミッタ参ベース
接合に対して表面安定化を提供する。さらに、５００人
のＳｉ、Ｎ 膜は、側壁形成の間に食刻ストップ及び
接点の酸化障壁として働らく。ポリシリコンの第２のイ
マ」着は主に、狭い寸法の絶縁領域の幅を決める。３７
ｏｏＡの再酸化層は、ポリシリコンの第１の層の除去の
間、ポリシリコンの第２層を保護する。他の全ての領域
もまた、ポリシリコンの第１の層の除去の間に５ＩＯ２
又は５ＩＯ２／Ｓｉ３Ｎ４の層により保護される。
金属の付着後、金属はスタッドの側面上では実質的によ
り薄くなる。スタッド間の金属ライン幅は、６０μｍの
フォー−ＩＪソグラフイ画成開孔かも１４μｍまで減少
された。これらの試料のスタッド幅は０８μｍであり、
高さは約１．１μｍである。
り薄くなる。スタッド間の金属ライン幅は、６０μｍの
フォー−ＩＪソグラフイ画成開孔かも１４μｍまで減少
された。これらの試料のスタッド幅は０８μｍであり、
高さは約１．１μｍである。
隣接する金属ラインの完全な分離を達成するために、ス
タッドの頂上から全ての金属が除去された。幾くつかの
異なる形状の構造体について、電気的な連続性のテスト
が行なわれた。金属のショートは全く見つからなかった
し、二酸化シリコンの第１の絶縁層１４２のブレークダ
ウンが約２５■で起った後においてのみ、構造体はテス
トがうまく行かなかった。曲線のグラフが第１５図に示
されている。
タッドの頂上から全ての金属が除去された。幾くつかの
異なる形状の構造体について、電気的な連続性のテスト
が行なわれた。金属のショートは全く見つからなかった
し、二酸化シリコンの第１の絶縁層１４２のブレークダ
ウンが約２５■で起った後においてのみ、構造体はテス
トがうまく行かなかった。曲線のグラフが第１５図に示
されている。
制限されずに立った側壁のスタッド構造体が製造された
。反応性イオン食刻及び側壁のポリシリコンの食刻の間
に、下のエピタキシャル層は、全ての領域に５ｉ０２膜
が存在するので、影響されなし・。スタッドの高さは１
１μｍて゛あり、幅は０８μｍであった。
。反応性イオン食刻及び側壁のポリシリコンの食刻の間
に、下のエピタキシャル層は、全ての領域に５ｉ０２膜
が存在するので、影響されなし・。スタッドの高さは１
１μｍて゛あり、幅は０８μｍであった。
さらに、金属ラインの分離を得るために、スタッド領域
の上の金属の選択的な露出及び除去が達成され得ること
が、示された。金属ラインの幅は、公称値から１．６μ
ｍも減少され得る（６μｍから１４μｍへ）。さらに、
完全な金属の適用範囲が全ての接点領域で得られる。全
ての金属の像は、゛ピーク”の金属の食刻後、そ）ｔら
の大きさに独立に得られた。
の上の金属の選択的な露出及び除去が達成され得ること
が、示された。金属ラインの幅は、公称値から１．６μ
ｍも減少され得る（６μｍから１４μｍへ）。さらに、
完全な金属の適用範囲が全ての接点領域で得られる。全
ての金属の像は、゛ピーク”の金属の食刻後、そ）ｔら
の大きさに独立に得られた。
さて、第１６Ａ図乃至第１６Ｅ図を用いて１本発明の実
施例を含む、ポリシリコン・ベース接点がセルフ・アラ
インされた集積バイポーラ・トランジスタ及びその製造
方法を示す。第９図に示した方法では、分離層の側壁部
分の形成の間に、ポリシリコン層１０２を支持体として
使用（第９Ｆ図）、その後除去して（第９Ｇ図）、代わ
りに接点配線を設けている（第９Ｈ図）。これに対して
、第１６Ａ図乃至第１６Ｅ図に示したプロセスでは、ド
ープト・ポリシリコン層２０２をセルフ・アラインした
ベース接点として使用している。このポリシリコン層は
、分離層の側壁部分を形成後も、除去されない。第１６
Ａ図乃至第１６Ｅ図に示したプロセスでは、公知の反応
性イオン食刻プロセスを使用することができる。それで
、製造されたバイポーラ・トランジスタは、以下に示す
ように、エミッタ領域又はベース領域が薄くなる（トラ
ンジスタのパラメータを劣化させるような）こともなけ
れば、表面安定化層にピンホールが形成される（配線を
ンヨートさせるような）こともない。
施例を含む、ポリシリコン・ベース接点がセルフ・アラ
インされた集積バイポーラ・トランジスタ及びその製造
方法を示す。第９図に示した方法では、分離層の側壁部
分の形成の間に、ポリシリコン層１０２を支持体として
使用（第９Ｆ図）、その後除去して（第９Ｇ図）、代わ
りに接点配線を設けている（第９Ｈ図）。これに対して
、第１６Ａ図乃至第１６Ｅ図に示したプロセスでは、ド
ープト・ポリシリコン層２０２をセルフ・アラインした
ベース接点として使用している。このポリシリコン層は
、分離層の側壁部分を形成後も、除去されない。第１６
Ａ図乃至第１６Ｅ図に示したプロセスでは、公知の反応
性イオン食刻プロセスを使用することができる。それで
、製造されたバイポーラ・トランジスタは、以下に示す
ように、エミッタ領域又はベース領域が薄くなる（トラ
ンジスタのパラメータを劣化させるような）こともなけ
れば、表面安定化層にピンホールが形成される（配線を
ンヨートさせるような）こともない。
第１６Ａ図、製造の中間段階における集積回路の非常に
拡大した部分を示す。第１６Ａ図の構造体は、次の２つ
の主要な点を険いて、第９Ａ図に示したのと同じ方法で
製造している。即ち、第１ノ点は、Ｐ子ベース領域８０
が第１６Ａ図の集積構造体には存在しないことである。
拡大した部分を示す。第１６Ａ図の構造体は、次の２つ
の主要な点を険いて、第９Ａ図に示したのと同じ方法で
製造している。即ち、第１ノ点は、Ｐ子ベース領域８０
が第１６Ａ図の集積構造体には存在しないことである。
これは、ポリシリコン・ベース接点構造体にセルフ・ア
ラインしたベース領域が、第１６Ｃ図に関して述べるよ
うに、本発明によるプロセスの途中で形成されるからで
ある。もしセルフ・アライン・ベース領域が必要でなし
・なら、第９Ａ図に示したように、ベース領域を形成す
ることができろ。第２の点は、熱成長した二酸化シリコ
ン層７８及び化学気相刺着した窒化シリコン層７９が、
Ｎ＋コレクタ・リーチ・スルー領域８３の」二では開け
られていないことである。
ラインしたベース領域が、第１６Ｃ図に関して述べるよ
うに、本発明によるプロセスの途中で形成されるからで
ある。もしセルフ・アライン・ベース領域が必要でなし
・なら、第９Ａ図に示したように、ベース領域を形成す
ることができろ。第２の点は、熱成長した二酸化シリコ
ン層７８及び化学気相刺着した窒化シリコン層７９が、
Ｎ＋コレクタ・リーチ・スルー領域８３の」二では開け
られていないことである。
さて、第１６Ｂ図では、集積回路が設けられるエピタキ
シャル領域７ろの少なくとも１部分の露出表面に、Ｐ」
−ドープしたポリシリコンの第１の層２０２を形成して
いる。ポリシリコン層２０２を形成する好ましい方法は
、いくつかの点を除いて、第９Ｂ図のポリシリコン層１
０２に関して述べたのと同じである。即ち、第１の点は
、トランジスタのベース接点とするために、ポリノリコ
ン層２０２をＰ」にドープすることである。ポリシリコ
ンのＰｌ−ドーピングは、周知のプロセスに従って行わ
れる。例えば、イオン（典型的にはホウ素）を住人した
り、Ｐドーパント（典型的にはＢＢＲ５）を拡散したり
、■〕トド−ント（典型的にはＢ ２１−１６）を用℃
・てポリシリコン自体を成長さぜたりして、行われる。
シャル領域７ろの少なくとも１部分の露出表面に、Ｐ」
−ドープしたポリシリコンの第１の層２０２を形成して
いる。ポリシリコン層２０２を形成する好ましい方法は
、いくつかの点を除いて、第９Ｂ図のポリシリコン層１
０２に関して述べたのと同じである。即ち、第１の点は
、トランジスタのベース接点とするために、ポリノリコ
ン層２０２をＰ」にドープすることである。ポリシリコ
ンのＰｌ−ドーピングは、周知のプロセスに従って行わ
れる。例えば、イオン（典型的にはホウ素）を住人した
り、Ｐドーパント（典型的にはＢＢＲ５）を拡散したり
、■〕トド−ント（典型的にはＢ ２１−１６）を用℃
・てポリシリコン自体を成長さぜたりして、行われる。
ポリシリコンのドーピングをイオン注入で行うときには
、ポリシリコンを酸化したく二酸化シリコンの）薄い（
はぼ１６００Å）層２０３を形成して、この薄い層を通
してイオン注入を行うと良い。ポリシリコンのドーピン
グを不純物拡散で行うときにも、ドープト・ポリシリコ
ン層２０２と続℃・て形成される窒化シリコン層１０６
との間の界面層として働くように、二酸化シリコン層２
０３を形成する。さらに、第２の点は、第１６Ｂ図にお
けるエピタキシャル領域７３の露出部分に、第９Ｂ図に
示された二酸化シリコン層１００を成長させ−こいなし
・ことである。
、ポリシリコンを酸化したく二酸化シリコンの）薄い（
はぼ１６００Å）層２０３を形成して、この薄い層を通
してイオン注入を行うと良い。ポリシリコンのドーピン
グを不純物拡散で行うときにも、ドープト・ポリシリコ
ン層２０２と続℃・て形成される窒化シリコン層１０６
との間の界面層として働くように、二酸化シリコン層２
０３を形成する。さらに、第２の点は、第１６Ｂ図にお
けるエピタキシャル領域７３の露出部分に、第９Ｂ図に
示された二酸化シリコン層１００を成長させ−こいなし
・ことである。
これは、ポリシリコン層２０２がトランジスタのベース
接点であって、シリコン基板の露出表面と電気的に接触
しなければならないからである。最後に、第３の点は、
ポリシリコン層２０２の好ましい厚さがほぼ４ｏｏｏ入
て゛あることで゛ある。
接点であって、シリコン基板の露出表面と電気的に接触
しなければならないからである。最後に、第３の点は、
ポリシリコン層２０２の好ましい厚さがほぼ４ｏｏｏ入
て゛あることで゛ある。
ポリシリコン層２０２に開口２０４を形成するために、
第９Ｂ図に関して述べたように、構造体を反応性イオン
食刻雰囲気中に１ξいて、半導体基板の表面を露出する
。ポリノリコン層２０２の表面安定化のためばかりでな
くポリノリコン層２０２の食刻マスクとしても、窒化シ
リコンの薄い（はぼ１６００Å）層１０６を使用する。
第９Ｂ図に関して述べたように、構造体を反応性イオン
食刻雰囲気中に１ξいて、半導体基板の表面を露出する
。ポリノリコン層２０２の表面安定化のためばかりでな
くポリノリコン層２０２の食刻マスクとしても、窒化シ
リコンの薄い（はぼ１６００Å）層１０６を使用する。
さて第１６Ｃ図では、ベース領域が形成しである。ベー
ス領域を形成する１つの方法としては、ポリシリコン層
２０２の開Ｄ ２０４を通してイオン（典型的にはホウ
素）を注入し、実質的ベース領域２０６ａを形成するも
のである。イオン注入に先立って、ポリシリコン層２０
２の覆われていない表面並びに半導体基板の露出表面を
通常のように熱酸化することにより、二酸化シリコンの
薄い（はぼ５００＾）層２０５をそれらの表面に形成し
ても良（・０二酸化シリコン層２０５は、次のような汚
染を低減するスクリーン酸化物として働く。即ち、スパ
ッタ又は他の汚染物質による半導体基板の露出表面にお
ける汚染である。熱酸化ステップの間に、ポリシリコン
層２０２中のＰ型ドーパントがエピタキシャル領域７ろ
中に拡散して、旧師的ベース領域２０６ｂを形成する。
ス領域を形成する１つの方法としては、ポリシリコン層
２０２の開Ｄ ２０４を通してイオン（典型的にはホウ
素）を注入し、実質的ベース領域２０６ａを形成するも
のである。イオン注入に先立って、ポリシリコン層２０
２の覆われていない表面並びに半導体基板の露出表面を
通常のように熱酸化することにより、二酸化シリコンの
薄い（はぼ５００＾）層２０５をそれらの表面に形成し
ても良（・０二酸化シリコン層２０５は、次のような汚
染を低減するスクリーン酸化物として働く。即ち、スパ
ッタ又は他の汚染物質による半導体基板の露出表面にお
ける汚染である。熱酸化ステップの間に、ポリシリコン
層２０２中のＰ型ドーパントがエピタキシャル領域７ろ
中に拡散して、旧師的ベース領域２０６ｂを形成する。
ベース領域を形成する他の方法としては、ポリシリコン
層２０２の開口２０４を通して不純物（典型的にはＢＢ
ｒ３）を拡散させ、実質的ベース領域２０６ａを形成す
るものである。拡散ステップの間に、ポリシリコン層２
０２中のＰ型ドーパントがエピタキシャル領域７６中に
拡散して、付随的ベース領域２０６ｂを形成する。それ
から、ボリンリコン層２０２の覆われていない表面並び
に半導体基板の露出表面を通常のように熱酸化すること
により、二酸化７リコンの薄い（はぼ５００′Ａ）層２
０５をそれらの表面に形成しても良し・。
層２０２の開口２０４を通して不純物（典型的にはＢＢ
ｒ３）を拡散させ、実質的ベース領域２０６ａを形成す
るものである。拡散ステップの間に、ポリシリコン層２
０２中のＰ型ドーパントがエピタキシャル領域７６中に
拡散して、付随的ベース領域２０６ｂを形成する。それ
から、ボリンリコン層２０２の覆われていない表面並び
に半導体基板の露出表面を通常のように熱酸化すること
により、二酸化７リコンの薄い（はぼ５００′Ａ）層２
０５をそれらの表面に形成しても良し・。
この二酸化シリコン層２０５は、シリコノ基板と次に付
着される窒化シリコンとの間の界面層として、また、エ
ピタキンヤル領域７３の露出表面に対する伺加的な表面
安定化層として、働（。
着される窒化シリコンとの間の界面層として、また、エ
ピタキンヤル領域７３の露出表面に対する伺加的な表面
安定化層として、働（。
それから、通常の技術によって、二酸化７９３７層２０
５の上に窒化シリコンの薄（・（はぼ５００λ）層１０
５を化学気相付着する。代わりに、二酸化シリコン層２
０５を用（・な（・なら、開１−ｊ２０４の側壁並びに
開１」内におけるエピタキンヤル領域７６０表面に、窒
化シリコン層１０５を直接刺着しても良い。なお、窒化
７リコンの薄層を半導体基板の他の部分に形成しても良
いことに注意された（・。従って、窒化シリコンとして
は、層７９及び１０３の厚さに、は？ｆ５ｏｏ入の厚さ
が加わる。どちらの場合にも、コンフォーマルな窒化シ
リコン層が、半導体基板の露出表面全体に形成される。
５の上に窒化シリコンの薄（・（はぼ５００λ）層１０
５を化学気相付着する。代わりに、二酸化シリコン層２
０５を用（・な（・なら、開１−ｊ２０４の側壁並びに
開１」内におけるエピタキンヤル領域７６０表面に、窒
化シリコン層１０５を直接刺着しても良い。なお、窒化
７リコンの薄層を半導体基板の他の部分に形成しても良
いことに注意された（・。従って、窒化シリコンとして
は、層７９及び１０３の厚さに、は？ｆ５ｏｏ入の厚さ
が加わる。どちらの場合にも、コンフォーマルな窒化シ
リコン層が、半導体基板の露出表面全体に形成される。
それから、窒化シリコンの薄い層の上にポリシリコンの
コンフォーマルな第２の層を形成する。
コンフォーマルな第２の層を形成する。
その結果を、第１６Ｃ図に示す。第１６Ｃ図の構造体を
、ポリシリコンの第１の層１０２を食刻したプロセスと
同じ反応性イオン共刻の雰囲気中に、置く。典型的な反
応性イオン貧刻プロセスは、Ｈｅギヤリア・カス中に５
Ｆ６１−Ｃｅ２を用い、系の圧力を７０乃至１２０ミク
ロンＨｇにして、人力電力密度としＣ０，１４乃至０．
１８ワット２，７ｃｍ２ を印加ずろ、Ｒ，ｉ”、・
Ｆ−行電極型の反応炉で行わ１′シる。
、ポリシリコンの第１の層１０２を食刻したプロセスと
同じ反応性イオン共刻の雰囲気中に、置く。典型的な反
応性イオン貧刻プロセスは、Ｈｅギヤリア・カス中に５
Ｆ６１−Ｃｅ２を用い、系の圧力を７０乃至１２０ミク
ロンＨｇにして、人力電力密度としＣ０，１４乃至０．
１８ワット２，７ｃｍ２ を印加ずろ、Ｒ，ｉ”、・
Ｆ−行電極型の反応炉で行わ１′シる。
（フｉｒｊ ：ｔｉの範囲は、２０乃至５０ＣＣ・′分
てあり、ＳＦ６：Ｃ１２：Ｈｅは、２．５ ： ７．５
： ９０．０である。。
てあり、ＳＦ６：Ｃ１２：Ｈｅは、２．５ ： ７．５
： ９０．０である。。
ポリシリコン：窒化ノリコンの食刻速度比は、１０：１
よりも太きい。この結果前られる構造体な第１６Ｄ図（
Ｃ示ず。開り、、Ｉ ２０４の側壁におけるポリシリコ
ンの第２の層１０６が残って、ポリシリコンの第１の層
１０２の−」二並びに実質的ベース領域２０６ａの」−
に、１６ける、ポリシリコンの第２の層は、除去されて
いる。
よりも太きい。この結果前られる構造体な第１６Ｄ図（
Ｃ示ず。開り、、Ｉ ２０４の側壁におけるポリシリコ
ンの第２の層１０６が残って、ポリシリコンの第１の層
１０２の−」二並びに実質的ベース領域２０６ａの」−
に、１６ける、ポリシリコンの第２の層は、除去されて
いる。
それから、第１６Ｄ図の構造体を通常の熱酸化温度で熱
酸化して、ポリシリコンの第２の層１０６の表面を二酸
化ンリコン層１０９に酸化する。
酸化して、ポリシリコンの第２の層１０６の表面を二酸
化ンリコン層１０９に酸化する。
第１６Ｅ図に示すように、二酸化シリコンへの酸化は、
ポリシリコンの第２の層全体にわたって行う必要はない
。次に、ＣＦ４ 反応性イオン食刻を用いてＳ ｌ ３
Ｎ ａ層１０５を除去し、さらに湿質化学食刻を用い
て開口２０４内のＳ＋０２１端２０５（もし存在するな
ら）を除去して、エミッタ接点のために開口２０４内の
それらの層に穴を開ける。
ポリシリコンの第２の層全体にわたって行う必要はない
。次に、ＣＦ４ 反応性イオン食刻を用いてＳ ｌ ３
Ｎ ａ層１０５を除去し、さらに湿質化学食刻を用い
て開口２０４内のＳ＋０２１端２０５（もし存在するな
ら）を除去して、エミッタ接点のために開口２０４内の
それらの層に穴を開ける。
それから、例えば、ヒ素又はリンのドーパントを熱拡散
ずろことによって、又はヒ素又はリンを薄し・スクリー
ン酸化物を通してイオン注入することによって、Ｎ１−
エミッタ領域１１０を形成−１−ろ。
ずろことによって、又はヒ素又はリンを薄し・スクリー
ン酸化物を通してイオン注入することによって、Ｎ１−
エミッタ領域１１０を形成−１−ろ。
エミッタ領域形成後、通常のア二一リンク・ザイクル（
例えば、９５０℃で６０分）を行なって、第１６Ｅ図に
示すように、エミッタ領域１１０、実質的ベース領域２
０６ａ及びイτ１随的ベース領域２０６ｂを各々の適切
な深さにドライブする。それから、フォトレジスト・マ
スクを用いて、残りの接点領域（例えば、ベース接点２
０７乃至はコレクタ接点２０８）を画成する。これらの
接点領域の食刻は、典型的には、反応性イオン食刻を用
いて行われる。通常の技術な用（・て、これらの接点領
域に配線を施す。
例えば、９５０℃で６０分）を行なって、第１６Ｅ図に
示すように、エミッタ領域１１０、実質的ベース領域２
０６ａ及びイτ１随的ベース領域２０６ｂを各々の適切
な深さにドライブする。それから、フォトレジスト・マ
スクを用いて、残りの接点領域（例えば、ベース接点２
０７乃至はコレクタ接点２０８）を画成する。これらの
接点領域の食刻は、典型的には、反応性イオン食刻を用
いて行われる。通常の技術な用（・て、これらの接点領
域に配線を施す。
第１６Ａ図乃至第１６Ｅ図に関して述べたプロセスにつ
いて、注目すべき点を以Ｆに示す。
いて、注目すべき点を以Ｆに示す。
１ 第９Ａ図乃至第９ Ｈ図に関して述べたプロセスに
比べて、ポリシリコンの第１の層は、分離層の側壁部分
に対する支持体としては用いられず、また後で除去され
もしない。むしろ、ポリシリコンの第１の１−は、バイ
ポーラ・トランジスタのセルフ・アライ／・ベース接点
を形成する。
比べて、ポリシリコンの第１の層は、分離層の側壁部分
に対する支持体としては用いられず、また後で除去され
もしない。むしろ、ポリシリコンの第１の１−は、バイ
ポーラ・トランジスタのセルフ・アライ／・ベース接点
を形成する。
２、第１６Ａ図乃至第１６Ｅ図に関して述べたプロセス
によって、次の」二うなバイポーラ・トランジスタが形
成される。即ち、ポリシリコン・ベース接点がベース領
域にセルフ・アラインされ、エミッタ領域もまた、ベー
ス及びエミッタの接点に文」してセル）・アラインされ
て（・るものて゛ある。
によって、次の」二うなバイポーラ・トランジスタが形
成される。即ち、ポリシリコン・ベース接点がベース領
域にセルフ・アラインされ、エミッタ領域もまた、ベー
ス及びエミッタの接点に文」してセル）・アラインされ
て（・るものて゛ある。
このように、高性能でコンパクトなトランジスタを形成
できる。
できる。
ろ ポリシリコンの第２の層を食刻するために使用する
反応性イオン食刻で６”ｌ二、シリコン対窒化シリコン
の食刻速度比を大きくするだけで良い。これは、通常の
反応性イオン食刻プロセスを用（・て、容易に達成でき
る。この結果、窒化シリコンの表面安定化層を薄くした
り、又は半導体基板のへ一ス領域乃至はエミッタ領域を
薄くしたりすることが、起きなし・。
反応性イオン食刻で６”ｌ二、シリコン対窒化シリコン
の食刻速度比を大きくするだけで良い。これは、通常の
反応性イオン食刻プロセスを用（・て、容易に達成でき
る。この結果、窒化シリコンの表面安定化層を薄くした
り、又は半導体基板のへ一ス領域乃至はエミッタ領域を
薄くしたりすることが、起きなし・。
４ 半導体基板表面に位置する］・−ブト・ポリシリコ
ンのような接点層における開［」の側壁に、絶縁層を形
成する必要があるときには（・つても、第１６Ａ図乃至
第１６Ｅ図に関して述べたプロセスを使用することがで
きる。例えば、以下のように絶縁層を形成するのである
。即ち、開１１の側壁並びに開［１内における半導体基
板の表面にコンフォーマルな窒化シリコン層を形成し、
窒化ンリコン層の上にポリシリコンの第２の層を形成し
、ポリノリコンの第２の層を反応性イオン食刻して、ポ
リシリコンの第２層を熱酸化するのである。
ンのような接点層における開［」の側壁に、絶縁層を形
成する必要があるときには（・つても、第１６Ａ図乃至
第１６Ｅ図に関して述べたプロセスを使用することがで
きる。例えば、以下のように絶縁層を形成するのである
。即ち、開１１の側壁並びに開［１内における半導体基
板の表面にコンフォーマルな窒化シリコン層を形成し、
窒化ンリコン層の上にポリシリコンの第２の層を形成し
、ポリノリコンの第２の層を反応性イオン食刻して、ポ
リシリコンの第２層を熱酸化するのである。
° 第１図及び第２図は、接点の絶縁分離が広いバイ
ポーラ・トランジスタ構造体を概略的に示ず。 第６図は、接点が狭い絶縁体で分離されたバイポーラ・
トランジスタ構造体を概略的に示ず。第４図は、第１及
び第２の図に示された構造体と第６図の構造体との間の
電流スイッチ・エミッタ・フォロア論理ケ−１・機能の
比較を示す。第５Ａ乃至第５Ｆの図は、第６図の装置構
造を形成するだめのプロセスを示す。第６図は、接点か
狭い絶縁体て分離された電界効果トランジスタを示す。 第７Ａ乃至第７Ｇの図は、接点が狭い絶縁体で分離され
た装置構造体を製造する他のプロセスを示す。 第８図は、第７Ａ乃至第７Ｇの図のプロセスの結果の平
面図を示す。第９Ａ乃至第９Ｈの図は、接点が狭い絶縁
体で分離された製品を形成するだめのさらに他のプロセ
ス及びその結果出来ろ構造体を示す。第１０及び第１１
の図は、第１２図のメモリ・セルの製造の２つの異なる
段階における水才＋２ｎ＋ざ、メそリ セ？μ日に汐十
月ｔホ乃。 平方向のレイアウトを示す。第１ろＡ乃至第１３△ Ｄの図（ま、さらに小さなバイポーラ・トランジスタを
作るプロセスを示す。第１４Ａ乃至第１４Ｃ′の図は、
セルフ・アラインされたポリシリコンのエミッタ接点の
形成方法を示す。第１５図は、テスト・パターンについ
ての連続１牛のテスト結果を示すグラフで゛ある。第１
６Ａ図乃至第１６Ｅ図（土、本発明の実施例を含む集積
・・イボーラ・Ｉ・ラノノスタの製造ノロセスを示ず。 １０５・・・・窒化ンリコンの薄い層、１０６・・・・
ポリシリコンの第２の層、１０９・・・・二酸化／リコ
ン層、２０２・・・・Ｐ −１−）−プしたポリシリコ
ンの第１の層、２０４・・・・開（二１゜出り領人イン
ター−）−７ｑナル・ヒ７ネス・マン−メス・コーポレ
ーノヨノ３Ｑ１７’） ：ｊ’： 〜−
００のの の 窯駅ｐ巴ＫＩ２シ： ロ Ｕ１ ｒ−ＩＪＪ
μｍ１ ￥２ に手 続
補 正 書（方式） 昭和５９年５月７日 特許庁長官 若 杉 和 夫 殿 １、事件の表示 昭和５８年 特許願 碧２１６３７２号２、発明の名称 接点層の開口の側壁に絶縁分離部分を形成する方法３、
補正をする者 事件との関係 特許出願人 住 所 アメリカ合衆国１０５０４、ニューヨーク州ア
ーモンク（番地なし） ４、代理人 住 所 郵便番号 １０６ 東京都港区六本木−丁目４番３４号 第２１森ピル 日本アイ・ビー・エム株式会社内 ５、補正命令の日付 昭和５９年２月２８日 ６ 補正の交］象 明細用の図面の簡単な説明の（臓 ７ 補正の内容 明細岩第７６頁第３行の１第１４Ｃ」とあるのを「第１
４Ｄ」と補正する。
ポーラ・トランジスタ構造体を概略的に示ず。 第６図は、接点が狭い絶縁体で分離されたバイポーラ・
トランジスタ構造体を概略的に示ず。第４図は、第１及
び第２の図に示された構造体と第６図の構造体との間の
電流スイッチ・エミッタ・フォロア論理ケ−１・機能の
比較を示す。第５Ａ乃至第５Ｆの図は、第６図の装置構
造を形成するだめのプロセスを示す。第６図は、接点か
狭い絶縁体て分離された電界効果トランジスタを示す。 第７Ａ乃至第７Ｇの図は、接点が狭い絶縁体で分離され
た装置構造体を製造する他のプロセスを示す。 第８図は、第７Ａ乃至第７Ｇの図のプロセスの結果の平
面図を示す。第９Ａ乃至第９Ｈの図は、接点が狭い絶縁
体で分離された製品を形成するだめのさらに他のプロセ
ス及びその結果出来ろ構造体を示す。第１０及び第１１
の図は、第１２図のメモリ・セルの製造の２つの異なる
段階における水才＋２ｎ＋ざ、メそリ セ？μ日に汐十
月ｔホ乃。 平方向のレイアウトを示す。第１ろＡ乃至第１３△ Ｄの図（ま、さらに小さなバイポーラ・トランジスタを
作るプロセスを示す。第１４Ａ乃至第１４Ｃ′の図は、
セルフ・アラインされたポリシリコンのエミッタ接点の
形成方法を示す。第１５図は、テスト・パターンについ
ての連続１牛のテスト結果を示すグラフで゛ある。第１
６Ａ図乃至第１６Ｅ図（土、本発明の実施例を含む集積
・・イボーラ・Ｉ・ラノノスタの製造ノロセスを示ず。 １０５・・・・窒化ンリコンの薄い層、１０６・・・・
ポリシリコンの第２の層、１０９・・・・二酸化／リコ
ン層、２０２・・・・Ｐ −１−）−プしたポリシリコ
ンの第１の層、２０４・・・・開（二１゜出り領人イン
ター−）−７ｑナル・ヒ７ネス・マン−メス・コーポレ
ーノヨノ３Ｑ１７’） ：ｊ’： 〜−
００のの の 窯駅ｐ巴ＫＩ２シ： ロ Ｕ１ ｒ−ＩＪＪ
μｍ１ ￥２ に手 続
補 正 書（方式） 昭和５９年５月７日 特許庁長官 若 杉 和 夫 殿 １、事件の表示 昭和５８年 特許願 碧２１６３７２号２、発明の名称 接点層の開口の側壁に絶縁分離部分を形成する方法３、
補正をする者 事件との関係 特許出願人 住 所 アメリカ合衆国１０５０４、ニューヨーク州ア
ーモンク（番地なし） ４、代理人 住 所 郵便番号 １０６ 東京都港区六本木−丁目４番３４号 第２１森ピル 日本アイ・ビー・エム株式会社内 ５、補正命令の日付 昭和５９年２月２８日 ６ 補正の交］象 明細用の図面の簡単な説明の（臓 ７ 補正の内容 明細岩第７６頁第３行の１第１４Ｃ」とあるのを「第１
４Ｄ」と補正する。
Claims (1)
- 【特許請求の範囲】 （１）半導体基板の装置領域上の接点層における、前記
装置領域の所定部分を露出した開口の底面及び側壁に、
絶縁分離層を形成し、前記底面における前記絶縁分離層
を反応性イオン養刻して、前記側壁に絶縁分離部分を形
成する方法におし・て、前記絶縁分離層の物質として、
絶縁物質に変換可能な半導体物質を用し・、前記絶縁分
離層を形成する段階の前に、少な（とも前記底面及び側
壁に、前記半導体物質についての反応性イオン食刻の影
響を受は難し・物質から成る保護層を形成する段階を設
けるとともに、前記絶縁分離層を反応性イオン食刻する
段階の後に、前記側壁に残った前記半導体物質の少なく
とも表面を前記絶縁物質に変換する段階を設けたことを
特徴とする、前記の方法。 （２）前記接点層がドープされたポリシリコンから成り
、前記半導体物質がポリシリコンであり、前記反応性イ
オン食刻の影響を受は離い物質が窒化シリコンである、
特許請求の範囲第（１）項記載の方法。 （６）前記装置領域がコレクタ領域であり、前記接点層
がベース接点である、特許請求の範囲第（１）項又は第
（２）項記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US45491982A | 1982-12-30 | 1982-12-30 | |
| US454919 | 1995-05-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59139675A true JPS59139675A (ja) | 1984-08-10 |
| JPH0312768B2 JPH0312768B2 (ja) | 1991-02-21 |
Family
ID=23806611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58216372A Granted JPS59139675A (ja) | 1982-12-30 | 1983-11-18 | 接点層の開口の側壁に絶縁分離部分を形成する方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59139675A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63501393A (ja) * | 1985-10-16 | 1988-05-26 | ブリティシュ・テレコミュニケ−ションズ・パブリック・リミテッド・カンパニ | 基板への素子の取付け方法および構造 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57211775A (en) * | 1981-06-23 | 1982-12-25 | Nec Corp | Semiconductor device and manufacture thereof |
-
1983
- 1983-11-18 JP JP58216372A patent/JPS59139675A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57211775A (en) * | 1981-06-23 | 1982-12-25 | Nec Corp | Semiconductor device and manufacture thereof |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63501393A (ja) * | 1985-10-16 | 1988-05-26 | ブリティシュ・テレコミュニケ−ションズ・パブリック・リミテッド・カンパニ | 基板への素子の取付け方法および構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0312768B2 (ja) | 1991-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4400865A (en) | Self-aligned metal process for integrated circuit metallization | |
| US4209350A (en) | Method for forming diffusions having narrow dimensions utilizing reactive ion etching | |
| US4209349A (en) | Method for forming a narrow dimensioned mask opening on a silicon body utilizing reactive ion etching | |
| US4299024A (en) | Fabrication of complementary bipolar transistors and CMOS devices with poly gates | |
| US4758528A (en) | Self-aligned metal process for integrated circuit metallization | |
| US4322883A (en) | Self-aligned metal process for integrated injection logic integrated circuits | |
| JPS62588B2 (ja) | ||
| JPS587840A (ja) | 半導体集積回路 | |
| JPS63141349A (ja) | 集積半導体回路とその製造方法 | |
| JPH02211662A (ja) | 共通基板上にバイポーラ及びｃｍｏｓトランジスタを製造する方法 | |
| US4691219A (en) | Self-aligned polysilicon base contact structure | |
| US5166082A (en) | BIMOS transistor devices having bipolar and MOS transistors formed in substrate thereof and process for the fabrication of the same | |
| JPS5879762A (ja) | サブミクロンバイポ−ラトランジスタ及びその製造方法 | |
| US4608589A (en) | Self-aligned metal structure for integrated circuits | |
| JPS5843912B2 (ja) | 半導体集積回路装置の製造方法 | |
| US4283235A (en) | Dielectric isolation using shallow oxide and polycrystalline silicon utilizing selective oxidation | |
| US4231819A (en) | Dielectric isolation method using shallow oxide and polycrystalline silicon utilizing a preliminary etching step | |
| JPS59139675A (ja) | 接点層の開口の側壁に絶縁分離部分を形成する方法 | |
| US4316319A (en) | Method for making a high sheet resistance structure for high density integrated circuits | |
| JPH0239091B2 (ja) | ||
| JPS59124142A (ja) | 半導体装置の製造方法 | |
| JP2534667B2 (ja) | 半導体装置及びその製造方法 | |
| RU2244985C1 (ru) | Способ изготовления комплементарных вертикальных биполярных транзисторов в составе интегральных схем | |
| JP3063832B2 (ja) | 半導体装置の製造方法 | |
| JPH06244198A (ja) | 半導体装置及びその製造方法 |