JPS59139628A - ドライエツチング装置 - Google Patents

ドライエツチング装置

Info

Publication number
JPS59139628A
JPS59139628A JP1273183A JP1273183A JPS59139628A JP S59139628 A JPS59139628 A JP S59139628A JP 1273183 A JP1273183 A JP 1273183A JP 1273183 A JP1273183 A JP 1273183A JP S59139628 A JPS59139628 A JP S59139628A
Authority
JP
Japan
Prior art keywords
etching
etched
electrode
upper layer
lower layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1273183A
Other languages
English (en)
Inventor
Koichiro Mizukami
水上 浩一郎
Kazuhiro Nakao
中尾 一博
Takafumi Tokunaga
徳永 尚文
Hiromitsu Enami
弘充 榎並
Kaname Kasama
笠間 要
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1273183A priority Critical patent/JPS59139628A/ja
Publication of JPS59139628A publication Critical patent/JPS59139628A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はプラズマエツチング装置で代表される所謂ドラ
イエツチング装置に関するものである。
半導体装置の製造工程では、半導体ウェーハの表面に形
成したS 102 + S is N4等の絶縁膜やA
A金合金の金属膜を所定のパターン形状に形成する必要
があり所謂エツチング工程が設けられているが、特に近
年ではエツチング液を使用することなく反応性イオンに
てエツチングを行なうドライエツチング方法が用いられ
ている。例えば、Si。
SiO2等をエツチングする場合にはCF4ガスが使用
され、プラズマにより励起されたフッ素原子とSin、
の反応によりS I F4 + 810F2等の生成反
応が生じて前記S1 + 8102がエツチングされる
ことになる。このドライエツチング方法によれば、横方
向へのエツチングの進行が少な(微細パターンの加工に
適するという利点を有する。
そして、この種の装置は通常反応容器内に一対のRF(
高周波)電極を配設し、一方の電極上に被エツチング物
である半導体ウェーハを支持した上で反応容器内を所定
のガス雰囲気に保ちかつ同時に電極間に高周波電圧を印
加させる構成をしている。また、ウェーハを支持した電
極には通常石英やフッ素樹脂等の電極カバーを設けて、
電極面の露呈に伴なう電極自身のエツチング等の不具合
を防止している。
ところで、このエツチング装置では前述のように横方向
のエツチングは少ないはずであるが、実際上は特にAn
合金のエツチングにおいて横方向のエツチングも無視で
きない程度に発生する現象が生じている。この原因につ
いて検討したところ、t&カバーの石英がエツチングさ
れてO(酸素)を放出し、とのOがホトレジストをエツ
チングするためにホトレジストの開ロバターン幅が広げ
られ、これにより実質的なエツチング幅が増大すること
が判明した。また、Sin、のエツチングにおいてはこ
れと同時に電極カバーの石英がエツチングされることに
よりSin、膜のエツチングをモニタするための発光ス
ペクトルを正確に検出することができないという不具合
も生じている。更に、電極カバーにフッ素樹脂を使用し
たときにはフッ素樹脂がエツチングされることによって
発生するF原子により、本来のエツチング対象である5
i02゜あるいはSi3N4 のエツチング均一性が低
下するという不具合が生じることになる。
したがって本発明の目的は電極カバーのエツチングを防
止することにより対レジスト選択比を向上し、横方向の
エツチングを防止すると共に、エツチングの均一性、モ
ニタ機能の向上を達成することができるドライエツチン
グ装置を提供することにある。
この目的を達成するために本発明は電極カバーを二重構
造とし、下層には石英、フッ素樹脂を用イル一方、上層
には酸素を含まずかつエツチングされ難い材料を用いる
ようにしたものである。
以下、本発明を図示の実施例により説明する。
第1図は本発明をプラズマエツチング装置に適用した例
であり、反応容器1内には一対の円板状電極2.3を上
下に対向配置し、下部電極3上には半導体ウェーハWを
その表面を上向きにして支持できる。この半導体ウェー
/・Wは所定のパターンにマスク形成したホトレジスト
を表面に形成しており1表面のエツチング部分にはホト
レジストを除去しであることは言うまでもない。また、
前記下部電極3と上部電極2間には高周波電源4を接続
して両電極間に高周波電圧を印加できる。更に反応容器
1にはガス供給口5と排気口6を夫々設け、排気口6に
接続した図外のポンプによって反応容器l内を真空状態
にする一方、ガス供給口5からはCF4等の所定のガス
を供給するようにしている。
前記下部電極3は、第2図にその一部を拡大図示するよ
うに、ウェーハWを直接支持する部位3a以外の表面に
電極カバー7を取着してその表面が直接露呈されない構
成としている。そしてこの電極カバー7は下層8と上層
9とで二重構造とし。
下層8には石英、フッ素樹脂、セラミック、ポリイミド
系樹脂等の絶縁材を用い、上層9にはT 11W* C
u等の酸素を含まずかつエツチングされ難い物質や陽極
化成したA−e 、A40s等が用いられる。この場合
、上、下層の各材料は被エツチング物質やエツチングガ
スの種類に応じて相違させており1、例えば被エツチン
グ物質に応じて次のような組合せ構成となる。
したがって、例えばウェーハ表面に形成した配線用のA
A又はAA合金膜をエツチングするときには、第3図囚
のように下層8に石英、上層9にTiを使用すれば、下
層の石英はTiにより覆われているのでプラズマイオン
によってもエツチングされることはない。また、プラズ
マが上層のTiに作用しても、Tiはエツチングされ難
くしかも酸素を放出することがないのでレジストのエッ
チングを防止する。即ち、対レジヌト選択比を向上させ
ることができる。
これにより、レジストのエツチングに伴なうA−eの横
方向へのエラ笑ング(サイドエツチング)の進行を防止
して微細なエツチングを可能とする。
また、下部電極30ウエーノ・支持以外の部分を前記二
重構造によってウェー71支持部分よりも高インピーダ
ンス状態にできるので、プラズマを有効にウェーハW上
に集中できエツチング効率を向上できる。
また、ウェーハ表面のstow膜や5isN4膜にエツ
チングするときには、第3図(B) 、 (C)のよう
に下層8に石英、フッ素樹脂、上層9にAA又はA石、
 O,を使用する。この場合1反応ガスは勿論相違する
。このようにすれば、前述したAA 、 A−&合金の
エツチングと同様に微細パターンのエツチングを可能に
しかつエツチング効率の向上を図り得ると共へ1石英の
エツチングが防止されることにより発光スペクトルによ
るSin、膜のモニタ不良を解消でき、またフッ素樹脂
のエツチングが防止されることによりSi、N4 のエ
ツチングの均一性を向上することができる。
なお、前述したA[、A沼合金+ S l (% + 
818N4以外の被エツチング部材の場合にも、電極カ
バーを構成する上層、下層の各材料を適宜に選択してエ
ツチングプロセスに適用すれば前述と同様に好適なエツ
チングを行なうことができる。
ここで、本発明は独立構成したエツチング装置のみなら
ずエツチング機能をその一部に有する装置、例えばスパ
ッタクリーニング機構付の蒸着装置や同様のスパッタデ
ポジション装置にも適用することができる。
以上のように本発明のドライエツチング装置によれば、
ウェーハを支持する電極のウェーハ支持部分以外に設け
た電極カバーを二重構造とじ、下層には絶縁材を用い、
上層には反応ガスに対してエツチングされ難い材質を用
いているので、絶縁材とし【の石英やフッ素樹脂のエツ
チングを防止して所謂サイドエツチングを抑止し、これ
により微細エツチングを実現しかつそのエツチング効率
を向上すると共に、エツチングの均一性やモニタ機能を
向上することができるという効果を奏する。
【図面の簡単な説明】
第1図はドライエツチング装置の全体構成図、第2図は
一部の拡大図、 第3図−(B)、 (C)は6異なる材料の組合せを示
す第2図と同様の図である。 1・・・反応容器、2・・・上部電極、3・・・下部電
極、3a・・・ウェーノ・支持部分、4・・・高周波電
源、5・・・ガス供給口、6・・・排気口、7・・・電
極カッく−、8・・・下層、9・・・上層、W・・・ウ
エーノ・。 第  1  図 第  2  図 i3み 第  3  図

Claims (1)

  1. 【特許請求の範囲】 1、一対の対向電極の一方に被エツチング物としてのウ
    ェーノ・を支持すると共に、該一方の電極のウェーハを
    支持する部分以外の表面を電極カバーにて覆うようにし
    たドライエツチング装置において、前記電極カバーを下
    層、上層からなる二重構造に構成すると共に、下層には
    石英、フン素樹脂等の絶縁材を用い、上層にはエツチン
    グ用反応ガスに対してエツチングされ難い材料を用いた
    ことを特徴とするドライエツチング装置。 2、被エツチング物が配線用のへ!膜やA、6合金膜の
    ときに、下層に石英、上層にTI  +W+ Cu等の
    酸素を含まずエツチングされ難い金属又はA −620
    3/ A 、’g (陽極化成アルミナ)を夫々用いて
    なる特許請求の範囲第1項記載のドライエツチング装置
    。 3、被エツチング物が5in2又はSi3N4 のとき
    に、下層に石英又はフッ素樹脂、上層にA、8又はA、
    、e203 を夫々用いてなる特許請求の範囲第1項記
    載のドライエツチング装置。
JP1273183A 1983-01-31 1983-01-31 ドライエツチング装置 Pending JPS59139628A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1273183A JPS59139628A (ja) 1983-01-31 1983-01-31 ドライエツチング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1273183A JPS59139628A (ja) 1983-01-31 1983-01-31 ドライエツチング装置

Publications (1)

Publication Number Publication Date
JPS59139628A true JPS59139628A (ja) 1984-08-10

Family

ID=11813579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1273183A Pending JPS59139628A (ja) 1983-01-31 1983-01-31 ドライエツチング装置

Country Status (1)

Country Link
JP (1) JPS59139628A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6156415A (ja) * 1984-07-24 1986-03-22 Fujitsu Ltd プラズマ処理装置
JPS62108527A (ja) * 1985-11-06 1987-05-19 Anelva Corp ドライエツチング装置
JPH02130823A (ja) * 1988-11-10 1990-05-18 Matsushita Electric Ind Co Ltd ドライエッチング装置およびその方法
JPH03181128A (ja) * 1989-12-11 1991-08-07 Tokyo Electron Ltd プラズマ装置
JP2010028073A (ja) * 2008-06-19 2010-02-04 Tokyo Electron Ltd フォーカスリング及びプラズマ処理装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6156415A (ja) * 1984-07-24 1986-03-22 Fujitsu Ltd プラズマ処理装置
JPS62108527A (ja) * 1985-11-06 1987-05-19 Anelva Corp ドライエツチング装置
JPH02130823A (ja) * 1988-11-10 1990-05-18 Matsushita Electric Ind Co Ltd ドライエッチング装置およびその方法
JPH03181128A (ja) * 1989-12-11 1991-08-07 Tokyo Electron Ltd プラズマ装置
JP2010028073A (ja) * 2008-06-19 2010-02-04 Tokyo Electron Ltd フォーカスリング及びプラズマ処理装置

Similar Documents

Publication Publication Date Title
US4962049A (en) Process for the plasma treatment of the backside of a semiconductor wafer
US4182646A (en) Process of etching with plasma etch gas
JPS59126778A (ja) プラズマエツチング方法及びその装置
JPS59139628A (ja) ドライエツチング装置
US20050161435A1 (en) Method of plasma etching
JPS5841658B2 (ja) ドライエッチング装置
JPH04111312A (ja) 微細加工装置及び方法
JPH09275092A (ja) プラズマ処理装置
JPS58212136A (ja) 微細パタ−ンの形成方法
JPS634062A (ja) バイアススパツタ装置
JP2574297B2 (ja) ドライエッチング装置の電極構造
JP3018345B2 (ja) 半導体装置の製造方法
JPH0758087A (ja) プラズマ処理装置
KR19980034188A (ko) 반도체 식각설비의 하측전극판
JPH0241167B2 (ja)
JPH02155230A (ja) ドライエッチング装置
JPS61150336A (ja) 半導体装置の製造方法
JPS62249420A (ja) プラズマ処理装置
JPH01201920A (ja) エッチング方法
JP3082702B2 (ja) プラズマ処理装置及び金属配線のエッチング方法
Dobson Plasma Etching Aluminum Layer on Silicon Integrated Circuits
JPS6247132A (ja) 平行平板型ドライエツチング装置
JP2003282540A (ja) プラズマエッチング方法
JPH0491432A (ja) マグネトロンrie装置
JP2010186911A (ja) プラズマ加工装置、プラズマ加工方法、および振動片の製造方法