JPS59136856A - プログラムコントロ−ラの実行方式 - Google Patents
プログラムコントロ−ラの実行方式Info
- Publication number
- JPS59136856A JPS59136856A JP1249983A JP1249983A JPS59136856A JP S59136856 A JPS59136856 A JP S59136856A JP 1249983 A JP1249983 A JP 1249983A JP 1249983 A JP1249983 A JP 1249983A JP S59136856 A JPS59136856 A JP S59136856A
- Authority
- JP
- Japan
- Prior art keywords
- program
- processor
- time
- timer
- input frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、制御プログラムを逐次実行してエンドレス
に処理するプログラムコントローラに関するものである
。
に処理するプログラムコントローラに関するものである
。
従来この種の装置として、第１図に示すものがあった。
図に？いて、（ｌｌは処理を行なうプロセッサ、（２）
ハプログラマプルタイマで、プロセッサ（Ｉｊによって
タイマ時限値が設定され起動される。起動後は時限値毎
にタイムアツプ信号を送出するにの信号がプロセッサ（
ｓ）ｔｉｃ割込入力される。
ハプログラマプルタイマで、プロセッサ（Ｉｊによって
タイマ時限値が設定され起動される。起動後は時限値毎
にタイムアツプ信号を送出するにの信号がプロセッサ（
ｓ）ｔｉｃ割込入力される。
次に動作について説明する。電源が投入されると、プロ
セッサｆｉｌはイニシャライズプロ、ダラムを実行する
。ここで、プログラマブルタイマ（２）にタイマ時限値
を設、定し、起動信号を与えると、プロセッサ（１）の
動作とは独立して時間計測を行なう。
セッサｆｉｌはイニシャライズプロ、ダラムを実行する
。ここで、プログラマブルタイマ（２）にタイマ時限値
を設、定し、起動信号を与えると、プロセッサ（１）の
動作とは独立して時間計測を行なう。
プログラマブルタイマ＋２１ Ｋ設定された時間が経過
してタイムアツプ信号が割込入力されると、プロセッサ
（１）は第２図のフローチャートに示すとおりタイマ割
込Ｍ７ラグをセットする。プロセッサｔｌ）が制御プロ
グラムの最後まで実行すると、この割込有フラグの状態
を調べる。もし、フラグがセットされていれば、このフ
ラグをリセットして制御プログラムの先頭番地に戻る。
してタイムアツプ信号が割込入力されると、プロセッサ
（１）は第２図のフローチャートに示すとおりタイマ割
込Ｍ７ラグをセットする。プロセッサｔｌ）が制御プロ
グラムの最後まで実行すると、この割込有フラグの状態
を調べる。もし、フラグがセットされていれば、このフ
ラグをリセットして制御プログラムの先頭番地に戻る。
フラグがセットされていなければ、次のタイマ割込があ
るまで待つ。
るまで待つ。
タイマ時限値としては、制御プログラム−巡の実行時間
を設定するが、実行時間がオーツ（−すればプログラム
−巡所要時間はタイマ時限値の倍かかることになる。
を設定するが、実行時間がオーツ（−すればプログラム
−巡所要時間はタイマ時限値の倍かかることになる。
従来の方式では、各モード毎の実行時間全計算し、最大
所要時間を求めてからタイマ時限値を決定しなければな
らず、その設定が煩わしい欠点があった。また、一旦設
定したタイマ時限値が不適当な場合には、制御プログラ
ムを変更して、時限値を書換える必要があった。
所要時間を求めてからタイマ時限値を決定しなければな
らず、その設定が煩わしい欠点があった。また、一旦設
定したタイマ時限値が不適当な場合には、制御プログラ
ムを変更して、時限値を書換える必要があった。
この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、タイマ時限値を固定し、各モー
ドの実行を余分な待ち時間なしに行なえる方式を提供す
ることを目的としている。
ためになされたもので、タイマ時限値を固定し、各モー
ドの実行を余分な待ち時間なしに行なえる方式を提供す
ることを目的としている。
以下、この発明の一実施例全図について説明する。第３
図において、（３）は基本クロック発生回路で、プロセ
ッサ＋１１によって起動される。ここでは例としてタイ
マ起動後１００５ｅｃ毎にタイムアツプ信号を送出する
ものとする。この信号がプロセッサｆｉｌに割込入力さ
れる。
図において、（３）は基本クロック発生回路で、プロセ
ッサ＋１１によって起動される。ここでは例としてタイ
マ起動後１００５ｅｃ毎にタイムアツプ信号を送出する
ものとする。この信号がプロセッサｆｉｌに割込入力さ
れる。
以下、第３図の動作について説明する。プロセッサ１１
）がイニシャライズプログラムで一時記憶を全てリセッ
トし、基本クロック発生回路＋３１ Ｋ起動信号を与え
ると、ｌｏｍｓｅｃ毎にタイムアツプ信号を送出する。
）がイニシャライズプログラムで一時記憶を全てリセッ
トし、基本クロック発生回路＋３１ Ｋ起動信号を与え
ると、ｌｏｍｓｅｃ毎にタイムアツプ信号を送出する。
プロセッサ（１）のタイマ割込処理を第４図の７０−チ
ャートで示す。
ャートで示す。
ます、割込入力回数メモリの内容ｖｃｌを加える。
そして制御１０グラムの最後まで実行したかどうかを判
別する。もし、プログラム−巡の実行を完了していれば
、割込入力回数メモリの内容？別メモリに格納して、こ
のメモリをリセットし、プログラムの先頭番地にジャン
プする。他方、制御プログラムの途中ならば、その続き
を実行することになる。
別する。もし、プログラム−巡の実行を完了していれば
、割込入力回数メモリの内容？別メモリに格納して、こ
のメモリをリセットし、プログラムの先頭番地にジャン
プする。他方、制御プログラムの途中ならば、その続き
を実行することになる。
前回の割込入力回数メモリの内容は、今回のプログラム
−巡実行完了まで保持されており、これＶｃｉ本クコク
ロック周期０ｍｓθＣ）を掛ければ、前回のプログラム
−巡所要時間を求めることができる。
−巡実行完了まで保持されており、これＶｃｉ本クコク
ロック周期０ｍｓθＣ）を掛ければ、前回のプログラム
−巡所要時間を求めることができる。
なお、上記実施例では基本クロック周期′ｆ１０ｍＢｅ
Ｃ、とじたが、クロック分周回路を適当に選べは１ｍ５
ｅｃ、 １００ｍ５ｅｃ、 １ ｓｅｃ’、−・・など
とすることもできる。
Ｃ、とじたが、クロック分周回路を適当に選べは１ｍ５
ｅｃ、 １００ｍ５ｅｃ、 １ ｓｅｃ’、−・・など
とすることもできる。
また、割込入力回数メモリの内容を加算してゆき、時・
分・秒変換を行なえば、プロセッサ動作時間を求めるこ
とができる。
分・秒変換を行なえば、プロセッサ動作時間を求めるこ
とができる。
以上のように、この発明によれば、一定時限毎のタイマ
割込入力回数をカウントレな力；らフ′ログラムー巡爽
行したかどうかを判別するようにしたので、タイマ時限
値をプログラムで設定する必要がなくなる効果がある。
割込入力回数をカウントレな力；らフ′ログラムー巡爽
行したかどうかを判別するようにしたので、タイマ時限
値をプログラムで設定する必要がなくなる効果がある。
第１図は従来の１０グラムコントローラの構成図、第２
図は従来のタイマ割込処理フローチャートを示す図、第
３図はこの発明の一実施例によるプログラムコントロー
ラの構成図、第４図はこの発明のタイマ割込処理フロー
チャートラ示す図である。 （１１・・・プロセッサ、（２）・・・グログラマプル
タイマ、（３）・・・基本クロック発生回路。 なお、図中、同一符号は同一または相当部分を示す。 代理人 葛 野 信 − ３１１ 第１図 第２図 第４図 特許庁長官殿 １、事件の表示 ￥ｆ願昭 ６８−１２４９９号３
、補正をする者 補正の対象 （１）明細書の「発明の詳細な説明」の欄（２）図面（
第２図） ６、補正の内容 （１）明細書第２頁第１６行の「実行時間が」の後＋ｒ
「タイマ時限値を」を挿入する。 ２）同書第８頁第１９行の「を送出する。」を「がプロ
セッサ（１）に割込入力される。」と訂正す７゜ ［３）同書第４頁第７行の「プログラムの途中」のこ「
を′実行している」を挿入する。 ４）図面の第２図を別紙のとおり訂正する。 添付書類の目録 １）図面（第２図） １通以上 ｉ＊ｒａ＋昭５９−１３Ｇ８５Ｇ（４）１９ｎ−
図は従来のタイマ割込処理フローチャートを示す図、第
３図はこの発明の一実施例によるプログラムコントロー
ラの構成図、第４図はこの発明のタイマ割込処理フロー
チャートラ示す図である。 （１１・・・プロセッサ、（２）・・・グログラマプル
タイマ、（３）・・・基本クロック発生回路。 なお、図中、同一符号は同一または相当部分を示す。 代理人 葛 野 信 − ３１１ 第１図 第２図 第４図 特許庁長官殿 １、事件の表示 ￥ｆ願昭 ６８−１２４９９号３
、補正をする者 補正の対象 （１）明細書の「発明の詳細な説明」の欄（２）図面（
第２図） ６、補正の内容 （１）明細書第２頁第１６行の「実行時間が」の後＋ｒ
「タイマ時限値を」を挿入する。 ２）同書第８頁第１９行の「を送出する。」を「がプロ
セッサ（１）に割込入力される。」と訂正す７゜ ［３）同書第４頁第７行の「プログラムの途中」のこ「
を′実行している」を挿入する。 ４）図面の第２図を別紙のとおり訂正する。 添付書類の目録 １）図面（第２図） １通以上 ｉ＊ｒａ＋昭５９−１３Ｇ８５Ｇ（４）１９ｎ−
Claims (1)
- 制御プログラムを逐次実行してエンドレスに処理スるコ
ントローラにおいて、−短時限毎のタイマ割込の入力回
数をカウントしながらプログラム−巡夾行したかどうか
を判別するようにしたことを特徴とするプログラムコン
トローラの実行方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1249983A JPS59136856A (ja) | 1983-01-26 | 1983-01-26 | プログラムコントロ−ラの実行方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1249983A JPS59136856A (ja) | 1983-01-26 | 1983-01-26 | プログラムコントロ−ラの実行方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59136856A true JPS59136856A (ja) | 1984-08-06 |
Family
ID=11807057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1249983A Pending JPS59136856A (ja) | 1983-01-26 | 1983-01-26 | プログラムコントロ−ラの実行方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59136856A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6172304A (ja) * | 1984-09-17 | 1986-04-14 | Fuji Electric Co Ltd | プログラマブルコントロ−ラ |
-
1983
- 1983-01-26 JP JP1249983A patent/JPS59136856A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6172304A (ja) * | 1984-09-17 | 1986-04-14 | Fuji Electric Co Ltd | プログラマブルコントロ−ラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3520611B2 (ja) | プロセッサの制御方法 | |
| JPS59136856A (ja) | プログラムコントロ−ラの実行方式 | |
| JPS54138354A (en) | Microprocessor unit | |
| JP3901230B2 (ja) | パチンコゲーム機 | |
| JPS63816B2 (ja) | ||
| JP3647481B2 (ja) | マイクロコントローラ | |
| JPS62245338A (ja) | デ−タ処理装置のソフトディレイ方式 | |
| JPS6043729A (ja) | タイマ制御装置 | |
| JPS63316146A (ja) | マイクロコンピユ−タ | |
| JPS62155439A (ja) | ガス器具等の制御装置 | |
| JP2841405B2 (ja) | マイクロコンピュータの制御回路 | |
| JPS60247745A (ja) | 割込み制御回路 | |
| JPH03124295A (ja) | マイクロコンピュータ | |
| JPS60159943A (ja) | マイクロプログラム制御装置 | |
| JPS61141041A (ja) | コンピユ−タシステムにおけるプログラム起動方法 | |
| JPS60246405A (ja) | シ−ケンス処理方式 | |
| JPH0830551A (ja) | ウエイト制御方式 | |
| JPH03102436A (ja) | マイクロコンピュータ等の暴走検出装置 | |
| JPH0316522A (ja) | 電気炊飯器 | |
| JPH047739A (ja) | 命令実行時間制御方式 | |
| JPS60122436A (ja) | プログラマブル・ウオツチドツグタイマ | |
| JPH02250103A (ja) | プログラマブル・コントローラのカウンタ命令実行方式 | |
| JPH04151706A (ja) | Ｃｐｕリセット回路 | |
| JPS63197273A (ja) | 情報処理装置 | |
| JPS60174447A (ja) | 空気調和機の始動電流制御装置 |