JPS59133789A

JPS59133789A - ビデオ信号処理システム

Info

Publication number: JPS59133789A
Application number: JP58007524A
Authority: JP
Inventors: Makoto Takayama; 高山　「まこと」
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1983-01-20
Filing date: 1983-01-20
Publication date: 1984-08-01

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（技術分野）本願発明はビデオ信号処理システムに関し、特に一方の
記録媒体に記録されているビデオ信号を他方の記録媒体
に記録する所謂ダビングシステムに関する。

（従来技術）従来よシこの種のダビングは種々のビデオ信号について
行うことができる。ところで一般にビデオ信号はそれを
取扱う装置によって垂直走査期間及び水平走査線数（以
下単に信号方式という）が異なる場合がある。今、一方
の装置で取扱っていたビデオ信号を、異なる信号方式の
ビデオ信号に対応する装置にて取扱おうとする場合ビデ
オ信号の信・考方式を変換してやる必要がある。

例えばテレビジョン信号を例にとってみるとＮＴＳＣ信
号とＰＡＬ信号やＳ］ＩｃｃＡＭ信号（以下ｃｃ工Ｒ信
号と称す）とでは垂直走査期間及び水平走査線数が異な
る。そこで従来よシダピングに際しダビングするビデオ
信号の信号方式を変換してやることのできるシステムが
考えられている。

しかしながら従来のこの樵のシステムでは変換しようと
するビデオ信号を一旦フイールドメモリまたはフレーム
メモリに記憶させ、読出しクロックを制御することによ
多信号方式の変換を行っていた。この様な方法でビデオ
信号を変換してダビングするシステムでは、フィールト
メモリまたはフレームメモリが少なくとも輝度信号用に
１つ、クロマ信号用に１つ必要となる。

フィールドメモリやフレームメモリは現時点では非常に
高価であシ、また書込みクロックや読出しクロック等も
複雑ガクロックが必要になってしまい構成が複雑になる
等の欠点があった。

（目的）本願発明は上述の如き欠点に鑑みフィールドメモリまた
はフレームメモリを用いず少ないメモリ容量でダビング
時に信号方式の変換ができるビデオ信号処理システムを
提供することを目的とする。

（実施例）以下本願発明を実施例を用いて詳細に説明する。尚以下
の実施例の引用は本願発明の範囲を何ら限定するもので
はなく本願発明は前記の特許請求の範囲の記載内におい
て適宜変更可能なものである。

第１図は本願発明のシステムの一実施例を示す図である
。第１図において１０は第１の記録再生装置、５０はダ
ビング部、５０は第２の記録再生装置である。

まず装置１０を単独で用いる場合の動作について説明す
る。１．２．５は装置１０ヘビデオ信号が入力される入
力端子であり、端子１には輝度信号（以下Ｙ）が、端子
２にはＲ（赤）−Ｙの色差信号が、端子３にはＢ（青）
−Ｙの色差信号が各々入力される。ＹはＦＭ変調器８で
ＦＭ変調され混合器１１に供給される。一方Ｒ−ＹとＢ
−Ｙはラインスイッチ７で緋順次された後、ＦＭ変調Ｉ
　　” 器９でＦＭ変調され混合器１１に供給される。混合器１
１ではこうして得られた被ＦＭ変調輝度信号と、これよ
シ低い帯域に配された被ＦＭ変調線順次色差信号とが混
合される。この混合ビデオ信号は記録アンプ１２で増幅
されたのちゲート回路１３でその１フレ一ム分が抜き出
され、切換スイッチ１４の図示のＲ端子を介してヘッド
１５にて回転する磁気シート１６に記録される。

２６は磁気シート１６を回転させるモータであシ、磁気
シートの円状記録軌跡に１フレ一ム分のビデオ信号が記
録される様にサーボ回路２２で制御される。例えば記録
されるビデオ信号がＮ　Ｔ　Ｓ’Ｃ信号に準拠したビデ
オ信号であれば磁気シート１６は毎秒３０回転で回転す
る様に制御される。

次に装置１０を単独で用いる場合の再生時の動作につい
て説明する。磁気ヘッド１５によって再生されたビデオ
信号は切換スイッチ１４の図示のＰ端子を介して再生ア
ンプ１７に供給され増幅される。この時磁気シート１６
はモータ２３によって記録時と等しい回転速度で回転さ
せられている。再生アンプ１７で増幅された再生ビデオ
信号は輝度クロマ分離回路（以下Ｙ−Ｃ分離回路と記す
）１８で被ＦＭ変調輝度信号と、被ＦＭ変調線Ｊ［次色
差信号とに分離さ、れる。該回路１８は例えば輝度信号
をｐ波する高域Ｆ波器と、クロマ信号をＰ波する帯域Ｆ
波器とを有する。分離された被ＦＭ変調輝度信号はＦＭ
復調器１９で復調され端子４よシ出力される。一方分離
された被ＦＭ変調線順次色差信号は７Ｍ復調器２０で復
調され、Ｒ−ＹとＢ−Ｙを得るだめの分離回路２１に供
給される。該回路２１は１水平走査期間遅延線（以下１
ＨＤＬと記す）を含み、ｊ　ＨＤＬを介したものと介さ
ないものとを１Ｈ毎に交互にとシ出しＲ−Ｙ及びＢ−Ｙ
の連続信号を得る。

そしてＲ−Ｙは端子５よシ、Ｂ−Ｙは端子６より出力さ
れる。

装置５０も単独で使用する場合は装置１０と同様の動作
を行う。構成も同じであるので説明は省略する。

次に装置１０がＮＴ’ＳＣ信号に対応した装置で、装置
５０がＣＣＩＲ倍信号対応した装置であると仮定して、
ダビング時の動作について説明する。

前述した如くして磁気シート１６上の円状記録軌跡にＮ
ＴＳＣ信号に準拠したビデオ信号が記録されている。こ
こでこのビデオ信号をＣＣ工Ｒ信号に準拠したビデオ信
号として装置５０側の磁気シート４５に記録しようとい
うものである。

まず磁気シート１６を毎秒３０回転で回転させビデオ信
号を再生する。ここで前述の様にＦＭ復調器１９よシは
ＮＴＳＧ信号に準拠した水平走査線数５２５本垂直走査
周波数、５ＱＨｚのＹが、７Ｍ復調器２０よりは水平走
査線数５２５本、垂直走査周波数７５　Ｑ　ＨｚＯ線順
次色差信号が得られる。これらの信号はダビング部３０
を接続することによって各々水平走査線数変換回路２４
及び２５に供給される。２６は同期信号分離回路、２７
は基準発振器２８及び同期信号分離回路２６の出力に応
じて水平走査線数変換回路２４及び２５にこれらを駆動
するクロックを供給するためのクロック発生回路である
。水平走査線数変換回路２４及び２５は各々人力ビデオ
信号の水平走査線数を５２５本から６２５本にする機能
を有する。この部分の詳細な説明は後述する。

水平走査線数変換回路２４よシは従って水平走査線数６
２５本、垂直走査周波数６０Ｈ２のＹを得る。このＹは
装置５００ＦＭ変調器３７で再び変調され混合器４０に
供給される。一方水平走査線数変換回路２５よシ得られ
た水平走査線数６２５本、垂直走査周波数１５０Ｈｚの
線Ｊ［次色差信号もＦＭ変調器５９でＦＭ変調され混合
器４０に供給される。混合器４０で得た水平走査線数６
２５本垂直走査周波数６０Ｈｚの混合ビデオ信号は記録
アンプ４１で増幅され、ゲート回路４２で１フレ一ム分
ゲートされ（緬秒）切換スイッチ４６のＲ側端子を介し
て磁気シート４５０円状記録軌跡に記録される。

このとき磁気シート４５は通常ＣＣ工Ｒ信号に準拠した
ビデオ信号を記録するときとは異なシ毎秒６０回転で回
転させられる。即ちこの時サーボ回路５６はダビング部
３０の基準発振器２８によって装置１００１１ｊのサー
ボ回路２２に供給される信号と同一の信号が供給されて
お）、モータ２６とモータ５４とは同期して毎秒３０回
転で回転する。

ところでこの場合に、装置５０においては通常のＣＣ工
Ｒ信号に準拠したビデオ信号を記録する場合と相対速度
が異なるため、ＦＭ変調器３７゜６９において通常通シ
の帯域にＦＭ変調すると、磁気シート上の波長が通常の
記録における波長とは異なるためＦＭ変調の変調帯域を
変えてやらねばならない。これは帯域コントローラ２９
によって行なわれる。その方法としては例えばＦＭ搬送
波の周波数を％倍にしてやればよい。またゲート回路４
２も通常の記録時とはゲート時間が異なるが、これはゲ
ート回路４２を垂直同期信号によって制御する様にして
やれば特別に回路を付加する必要はない。

このようにすることによって装置５ｏにおいて端子３１
〜３６より　ｃｃ工Ｒ信号に準拠した水平走査線数６２
５本、垂直走査周波数５０Ｈｚのビデオ信号を入力して
やシ、これを記録した場合と同様の信号が磁気シート４
５上に記録されることになる。

さてこのように水平走査線数６２５本、垂直走査周波数
６０　Ｈｚのビデオ信号を記録したのち、今後は磁気シ
ート４５を通常通シ毎秒２５回転で回転させて再生する
とＣＣＩＲ信号に準拠した水平走査線数６２５本、垂直
走査周波数５ＱＨｚのビデオ信号を得るものである。

以下ダビング部３０の水平走査線数変換に係る部分の説
明をする。

ＮＴＳＧ信号の走査線数５２５本からＣＣ工Ｒ信号の走
査線数６２５本に走査線数を変換する時、ＮＴＳＣ信号
の５本の走査線からＣＣ工Ｒ信号の６本の走査線を作シ
出すことを考える。即ち５２５本の走査線からまず６６
０本の走査線を作シ出す。そして６３０本の走査線を得
たのち６２５本の走査線数から余る部分は垂直ＮＩ線期
間にて調整し取シ除くようにすれば、５２５本の走査線
から６２５本の走査線を作シ出すことが可能である。

第２図は水平走査線数変換回路２４の一回路例を示す図
である。ＮＴＳＣ信号の５本の走査線からＣＣ工Ｒ信号
の６本の走査線を作るに除しては、垂直方向への内挿を
行う。つまシ走査線間の輝度信号レベルが直線的に変化
しているものと近似してＣＣＩＲ信号の走査線の位置の
上下に位置するＮＴＳＣ信号の走査線にウェイティング
（重み）をつけて加算する。

以下具体的に説明する。まずＮＴＳＣ信号に準拠する輝
度信号の走査線の５２５本中（ｓｍ＋ｘ）本目の走査線
をノｎＸとする。（但しｍは０から１０４までの整数、
Ｘは１から５までの整数とする）またこれよシ得られる
ＣＣ］’Ｒ信号に準拠すべき輝度信号の走査線の６２５
本中（６ｍ　＋　ｙ　）本目の走査線をｌｃｙとする。

（但しｍは０から１０４までの整数、ｙは１から６まで
の整数とする。）ここでｌｎ１とｌＣ１とが同じ位置に
なる様にすると、１ｃ１＝　　　　　（１−ｋ）Ａ’ｎ１　　　（ｋ　＝
　ｏ／６）ｌｃ２＝　ｋｌｎ１＋（１−ＩＣ）Ａ！ｎ２
　　（ｌｃ　＝％）ｌｃｓ　＝　ｋＡｎ２＋（１−ｋ）
ｌｎｓ　　（ｋ−Ｘ）ｌＣ４＝　ｋｌｎｓ＋（１−ｋ）
ｌｎａ　　（ｋ　＝％）ｌｃｓ　＝　ｋＡｎ４＋（１−
ｋ）ｌｎ５　　（ｋ　＝％）ｌｃ６　＝　ｋｌｎ５＋（
１−ｋ）ｌｎ１　　（ｋ　−％）という様に内挿する。

ｋが上述したウェイティングの値である。

このような考え方を実現させる一回路例が第２図に示さ
れているものである。第２図に於いて１５２はＮＴ８Ｃ
信号に準拠した輝度信号が入力される端子である。この
輝度信号はアナログ−ディジタル変換器（以下Ａρと記
す）１３７においてディジタル信号に変換され、５個の
１Ｈメモリ１３８〜１４２に入力される。これらのメモ
リ１３８〜１４２はクロック発生回路２７によシ書込み
、読出しの制御がされている。この場合、クロック発生
回路２７よシ各１Ｈメモリに供給される書込みクロック
と読出しクロックの周波数は５対乙になっている。

第３図は第２図における（ａ）〜（ｅ）各部、即ち各１
Ｈメモリへの書込み及び耽出しクロックを示すタイミン
グチャートである。第３図においてＷで示すパルス信号
は書込みクロックを、Ｒで示すパルス信号は読出しクロ
ックを各々示している。

第２図において１５１は第１図に示す同期分離回路２６
よシ得た同期信号が供給される端子、１５６は第１図に
示す基準発振器２８より倚だ基準信号が供給される端子
である。上述の書込みクロックは同期分離回路２６の出
力と同期するような信号であシ、一方読出しクロックは
基準発振器２８よシ得た基準信号に同期して作られるの
で一定周波数の信号となる。つまシこうすることにより
ジッターを持った入力°輝度信号はこのジッターに同期
した書込みクロックによシメモリに書込まれ一定の周波
数の読出しクロックで読出されることになる。従ってジ
ッターが堰シ除かれることになり、時間軸誤差補正器（
以下ＴＢＣと記す）としても構成されていることになる
。

第３図に示す如きタイミングで各メモリ１３８〜１４２
に書込まれ、各メモリ１３８〜１４２より読出された信
号は各々制御スイッチ１４３　、１４４に供給される。

制御スイッチ１４３，１４４はクロック発生回路２７に
よシ供給される制御信号に応じてメモリ１３８〜１４２
のいずれか１つよシ耽出された信号を乗算回路１４５，
１４６に供給する。乗算回路１４５　、１４６はクロッ
ク発生回路２７によシ供給される制御信号に応じて前述
のウェイティング値を制御する。乗算回路１４５　、１
４６の出力は加算回路１４７で加算されディジタル−ア
ナログ変換器（以下Ｄ／Ａと記す）１４９を介して出力
端子１５０に出力される。第１図に当てはめて考えれば
端子１５０の出力は’ＦＭ変調器３７に供給されること
になる。

以下第６図のタイミングチャートに従って説明する。書
込みクロックによってメモリ１６８には１ｌｎ１ｓメモ
リ１３９にはｌｎ２、メモリ１４０には１ｎｓｘメモリ
１４１にはｌｎａ、メモリ１４２にはｌｎｓが各々順次
書込まれる。一方耽出しはメモリ１４１にＪｉ’ｎ４の
書込みを開始すると同時に、メモリ１３８よ、！ｌ）　
ｌｃｌとしてｌｎ１が１，２倍の速度で読出される。こ
の時制御スイッチ１４３がメモリ１６８の出力を通す機
制御され、メモリ１６８から読出されたＩｌｎ’１は制
御スイッチ１４３を介し乗算回路１４５に供給される。

このとき乗算回路１４５では％、乗算回路１４６では騒
のウェイティングで乗算され、結局加算回路１４７の出
力はｌｎ１とな多、これがｊ？ｃ１としてＤ／Ａ１４９
を介して出力される。

ｌｃｌの読出しが終了すると同時に、今度はメモリ１３
８からノｎ１が、メモリ１３９からＩｎ２が各々読出さ
れる。尚各メモリ１３８〜１４２は各々次のデータが書
込まれるまで前のデータが残る不揮発性メモリである。

仁のとき制御スイッチ１４３はメモリ１３９の出力を、
制御スイッチ１４４はメモリ１６８の出力を通す様制御
され、乗算回路１４５にはＡ’ｎ２が、乗算回路１４６
にはｌｎ１が供給゛される。乗算回路１４５はこのとき
％のウェイティング、乗算回路１４６は％のウェイティ
ングで乗算され、結局加算回路１４７の出力は３Ａ−１
ｎ　１＋％ｌｎ２となり、これがｌｃ２として出力され
る。このようにして制御スイッチ１４３はメモリ１３８
→メモリ１３９→メモリ１４０→メモリ１４１→メモリ
１４２→メモリ１６８→メモリ１３８→メモリ１３９→
・・・・・の、順に各メモリの読出し出力を通過させ、
制御スイッチ１４４は通さない→メモリ１３８→メモリ
１３９→メモリ１４０→メモリ１４１→メモリ１４２→
通さない→メモリ１３９→・・・・・・・の順に各メモ
リの読出し出力を通過させる。また乗算回路１４５は乗
算係数を％→％→％→％→％→％→％→％→・・・・・
・・の順に変化させ、それに応じて乗算回路１４６の乗
算係数を一→％→％→％→％→％→％→％→・・・・・
・・の順に変化させる。

このようにすることによって輝度信号の５２５本の走査
線を６３０本の走査線に変換することができる。また加
奪回路１４７にはクロック発生回路２７よシ得た垂直ブ
ランキング期間の信号が加算され、走査線を６３０本に
することによって余分になった５本の走査線を取シ除い
ている。

こうして加算回路１４７の出力信号はＤ／Ａ１４９によ
シアナログ信号に変換され、水平走査線数６２５本、水
平走査周波数１８．７５　ＫＨｚ、垂直走査周波数６　
（Ｉ　Ｈｚの輝度信号となる。

第４図は、水平走査線数変換回路２５の一回路例を示す
図である。また第４図は第５図における（ａ）〜（ｊ）
各部のタイミングを示すタイミングチャートである。ま
ずこの回路の考え方について説明する。これは線順次色
差信号をそのままその水平走査線数を変換しようという
ものである。

今、第１図において７Ｍ復調器２０よシ得られる垂直走
査周波数が１５ＱＨＩｌ、水平走査線数が５２５本の線
順次色差信号の（１０ｍ＋ａ　）本目の走査線を”ｎａ
ｓまたこの変換回路２５によって得られる信号の６２５
本の走査線のうち（１２ｍ＋ｂ）本目の走査線を８ｃｂ
とする。（但しｍは０がら５２までの整数、ａは１から
１０までの整数、）は１から１２までの整数であシ、ｍ
が５２の時はａは１から６までの整数、ｂは１から６ま
での整数である）この時、隣接する走査線においては異
カる色差信号が配されている。従って１０本の走査線か
ら１２本の走査線を作ることを考える。ここでその内挿
方法は以下の式の通りである。

４ｃ１＝　　　　（１−ｋ）ａｎｌ（ｋ＝０／＋２）Ｓ
ｃ２＝に８ｎ１ｏ＋（１−ｋ）Ｓｎ２（ｋ＝１／１２）
”　０３　＝””ｎ　、＋（１−ｋ）Ｓｎ　ｓ　　（ｋ
　＝＝％）Ｓｃ４−−ｋ”Ｈ２＋　（１−ｋ）　ＳＨ４
（ｋ　＝＝％）Ｂｅｓ　＝　ｋＳｎ５＋　（１−ｋ）Ｓ
ｎｓ　　　（ｋ＝％　）ｓｃ６＝　ｋ８ｎ４＋（１−ｋ
）Ｓｎ６（ｋ＝％）ｓｃ７＝　ｋｓｎ５　＋（１−ｋ）
Ｓｎ７　　（ｋ＝％）Ｓｃａ　”　ｋＳｎ６＋　（１−
ｋ）Ｓｎａ　　　（ｋ＝’Ａ　）Ｆ３Ｃｑ　＝：　ｋｓ
ｎ７　＋（１−ｋ）　Ｓｎ９　　（ｋ”％）Ｓｃ１ｏ−
ｋＳｎＢ＋（１−ｋ）Ｓｎ１ｏ（ｋ＝％）Ｂｃ１１＝　
ｋＢｒｙ　＋（１−ｋ）Ｓｎ１（ｋ＝％）ＳＣ１２＝ｋ
Ｓｎ１０＋（１−ｋ）Ｓｎ２　　　（ｋ＝′Ｘ２）ｋは
ウェイティングの値である。

このような考え方を実現させる一回路例が第４図に示さ
れているものである。５８は垂直走査周波数５ＱＨ２、
水平走査ｉ数５２５本の線順次色差信号が入力される端
子、１５９はＡβ、１６１〜１７０は各々メモリ、メモ
リ１６１〜１７０は各々クロック発生回路２７によりａ
込みｄＣ出しの制御がされる。この場合、クロック発生
回路２７によシ各１Ｈメモリ１６１〜１７０に供給され
る書込みクロックと読出しクロックの周波数は５対６に
なっている。また第５図のタイミングテヤ−トにおいて
Ｗで示すパルス信号は書込みクロックを、Ｒで示すパル
ス信号は読出しクロックを各々示す。

以下第５図に従って説明する。書込みクロックによって
メモリ１６１には”ｎｌ　、メモリ１６２にはＳｎ２、
メモリ１６３にはＳｎ５・・・・・・・メモリ１６９に
はＳｎ９、メモリ１７０には５ｎ１０が各々順次書込ま
れる。ＦＭ復調器１９で復調された輝度信号を第２図に
示す如き構成の水平走査線数変換回路で、第４図のタイ
ミングチャートに示すタイミングで処理する時、読出し
はそれに合わせる。

即ちメモリ１６４にＳｎ４の書込みを”開始すると同時
に、メモリ１６１よシＳｃ１としてＳｎ１が１．２倍の
速度で読出される。この時制御スイッチ１７１がメモリ
１６１の出力を通す様制御され、メモリ１６１から読出
されたＳｎ１は乗算回路１７６に供給される。スイッチ
１７２はメモリ１６１〜１７０のいずれの出力も通さな
い様にし、更に乗算回路１７４のウェイティングを０と
するので、加算回路１７５の出力は乗算回路１７６の出
力のＳｎ１ということになる。これがＳＣ１としてＤ／
Ａ１７６を介して端子７７よシ出力される。

こうしてＳｃ１の読出しが終了すると同時に、今度はメ
モリ１６２からＳｎ２が、メモリ１７０からＳｎ１゜が
各々読出される。このとき制御スイッチ１７１はメモリ
１６２の出力を、制御スイッチ１７２はメ七す１７０の
出力を通す様制御され、乗算回路１７３にはＳｎ２が、
乗算回路１７４には５ｎ１０が供給される。このとき乗
算回路１７３は％のウェイティング、乗算回路１７４は
殖のウェイティングで乗算され、結局加算回路１７５の
出力は’＋（２Ｓｎ＋。

＋１％Ｓｎ２となシこれがＳＣ２として出力される。

今例えば５Ｉｌ１１がＲ−ＹであるとするとＳｎ５　、
　ｓｎｓ　１８ｎ７．Ｓｎ９はＲ−Ｙ％　５ｎ２１５ｎ
４１　Ｓｎ６　＋　Ｓｎ８　＋　５ｎ１０はＢ−Ｙであ
る。そのためＳ０１がＳｎ１でありＲ−Ｙであるので、
走査線数変換後の信号の奇数着目の走査線にはＲ−Ｙ、
偶数番目の走査線にはＢ−Ｙが配されるようにしなけれ
ばならない。従って以下各走査線を出力する除奇数番目
の走査線についてはＳｎ１．Ｂｒｘｓ　、Ｓｎｓ　、Ｓ
ｎ７．Ｓｎ９を利用して作シ、偶数番目の走査線につい
てはＳｎ２．Ｓｎ４゜Ｓｎ６．　ｓｎａ　、　５ｎ１０
を利用して作ることになる。

このようにしてスイッチ１７１は１６１→１６２→１６
３→１６４→１６５→１６６→１６７→１６８→１６９
→１７０→１６１→１６２→１６１→１６２→１６６→
１６４→・・・・・・・の順に各メモリの読出し出力を
通過させる。一方これに対・応してスイッチ１７２は通
さない→１７０→１６１→１６２→１６３→１６４→１
６５→１６６→１６７→１６８→１６９→１７０→通さ
ない→１７０→１６１→１６２→・・・・・・・の順に
各メモリの読出し出力を通過させる。また乗算回路７６
の乗算係数は９６→％→％→％→％→％→％→％→％→
％→％→殉→％→％→％→％→・・・・・・・の順に変
化し、乗算回路７４の乗算係数は％２→殉→％→％→％
→％→り６→％→％→％→％→９６→［！／１２→殉→
％→％→・・・・・・・のｊ瞳に変化する。

尚上述の構成によれば作られる６６０本の走査線のうち
２番目の走査線を作る際、５ｎｉＯが存在しないので内
挿することができない。そこでＳｃ２としてＳｎ２をそ
のまま出力してもよい。また６３０本目０走査線を作る
際にもＳｎ’６が存在しないので内挿ができない。但し
、この様な内挿できない走査線については、垂直ブラン
キング期間に近いので問題にならない上前述した如く取
シ除くこともできる。

このような水平走査線数変換回路の構成によって５２５
本の走査線からなる線順次色差信号を６２５本の走査線
からなる線順次色差信号に変換することができる。

上述の如き構成によれば１Ｈメモリを数個用いることに
よって、ダビング時に一方の記録媒体に記録されたＮＴ
ＳＣ信号に準拠するビデオ信号をＣＣ工Ｒ信号に準拠す
るビデオ信号として他方の記録媒体に記録することがで
きる」さてここで前述した水平走査線数変換回路のＴＢ
Ｃとしての効果について触れておく。ＴＢＣとして該回
路を考える時には唇込みクロックの前後の時間的な余裕
が大きい程ＴＢＣの補償範囲が大きくなる。従って水平
走査線数変換回路２４及び２５による読出しのタイミン
グを一致させた上で、第６図に示すｔｌとｔ２及び第５
図に示すｔ３とｔ４のうち最も小さいものの値が最大に
なる様タイミングを考鳳した時がＴＢＣの補償範囲が最
大になる。これはｔｌとｔ５が等しい時でありｔ１＝ｔ
３−＝１５．９μｓｅｃというコトニナル。

ここまでダビング時においてＮＴＳＣ信号に準拠したビ
デーオ信号をＣＣ工Ｒ信号に準拠したビデオ信号に変換
する場合について説明したが、次にＣＣ工Ｒ信号に準拠
したビデオ信号をＮＴＳＧ信号に準拠したビデオ信号に
変換する場合について述べる。

このような処理方法全実現する回路としても、第１図に
示す回路と同様の構成の回路を用いることができる。以
下第１図を参照して説明するが以下の説明においては前
述の説明における各構成要素の番号の右肩にダッシュ符
号をつけて説明する。

装Ｋ　Ｉ　Ｄ’はＣＣ工Ｒ信号に対応した装置で、装置
５０′はＮＴＳＣ信号に対応した装置である。今、磁気
シート１６′上の円状記録軌跡にはＣＣ工Ｒ信号に準拠
したビデオ信号が記録されている。

まず磁気シート１６′を毎秒２５回転で回転させビデオ
信号を再生する。７Ｍ復調器１９′よシはＣＣＩＲ信号
に準拠した水平走査線数６２５本、垂直走査周波数５Ｑ
Ｈ２のＹが、？Ｍ復調器２０′よシは水平走査線数６２
５ｍ、垂直走査周波数５０Ｈｚの線順次色差信号が得ら
れる。これらの信号はダビング部３０′を接続すること
によって各々水平走査線数変換回路２４′及び２５′に
供給される。２６′は同期信号分離回路、２７′は基準
発振器２８′及び同期信号分離回路２６′の出力に応じ
て水平走査線数変換回路２４′及び２５′にこれらを駆
動するクロックを供給するだめのクロック発生回路であ
る。水平走査線数変換回路２４′及び２５′は各々入力
ビデオ信号の水平走査線数を６２５本から５２５本にす
る機能を有する。この部分の詳細な説明は後述する。

水平走査線数変換回路２４′よシは従って水平走査心数
５２５本、垂直走査周波数５０　ＨｚのＹを得る。この
Ｙは装置５０′のＦＭ変調器６７′で再び変調され混合
器４０’に供給される。一方水平走査線数変換回路２５
′よシ得られた水平走査線数５２５本、垂直走査周波数
５　Ｑ　Ｈｚの線順次色差信号もＦＭ変調器３９′でＦ
Ｍ変調され混合器４０’に供給される。混合器４０’で
得た水平走査線数５２５本、垂直走査周波数５０ＨＨの
混合ビデオ信号は記録アンプ４１′で増幅され、ゲート
回路４２′で１７．レーム分ゲートされ（ｙＡ秒゛）切
換スイッチ４３′のＲ側端子を介して磁気シート４５′
の円状記録軌跡に記録される。

このとき磁気シート４５′は通常ＮＴＳＣ信号に準拠し
たビデオ信号を記録するときとは異なり毎秒２５回転で
回転させられる。即ちこの時サーボ回路５３′はダビン
グ部３０’の基準発振器２８′によって装置１０’側の
サーボ回路２２′に供給される信号と同一の信号が供給
されておシ、モータ２３′とモータ５４′とは同期して
毎秒２５回転で回転する。

ところでこの場合に、装置５０’においては通常のＮ　
Ｔ　Ｓ　Ｃ信号に準拠したビデオ信号を記録する場合と
相対速度が異なるため、ＦＭ変調器３７′。

３９′において通常通シの帯域にＦ’Ｍ変調すると、磁
気シート上。の波長が通常の記録における波長とは異な
るためＦＭ変調の変調帯域を変えてやらねばならない。

これは帯域コントローラ２９′によって行なわれる。そ
の方法としては例えばＦＭ搬送波の周波数を％倍にして
やればよい。またゲート回路４２′も通常の記録時とは
ゲート時間が異なるが、これはゲート回路４２′を垂直
同期信号によって制御する様にしてやれば特別に回路を
付加する必要はない。

このようにすることによって装Ｍ　５０’において端子
３１Ｌ３３’よりＮＴＳＣ信号に準拠した水平走査線数
５２５本、垂直走査周波数６ＱＨｚのビデオ信号を入力
してやり１．これを記録した場合と同様の信号が磁気シ
ート４５′上に記録されることになる。

さてこのように水平走査線数５２５本、垂直走査周波数
５０Ｈ２のビデオ信号を記録したのち、今後は磁気シー
ト４５′を通常通シ毎秒３０回転で回転させて再生する
とＮＴ８Ｇ信号に準拠した水平走査線数５２５本、垂直
走査周波数ｄＱＨｚのビデオ信号を得るものである。

以下ダビング部３０′の水平走査線数変換に係る部分の
説明をする。

またこの場合の水手走査線数変換回路２４′としても第
２図に示す回路が利用できる。この場合も第２図の各構
成要素の番号の右肩にダッシュ記号を付けて説明する。

考え方としては前述の例とは反対に内挿によシロ本の走
査線から５本の走査線を作シ出すという考え方をとる。

ここでＣＣ工Ｒ信号に準拠する信号の６２５本の走査線
のうち（ｓｍ＋７）本−の走査線をｊ？ｃｙとし、これ
よシ水平走査線数変換回路２４′で得られる５２５本の
走査線のうち（５ｍ＋ｘ）木目の走査線をｌｎｘとする
。（但しｍは０がら１０４までの整数、Ｘは１から５ま
での整数、ｙは１から６までの整数である）ここでｌｃ
ｌとｌｎ１とが同じ位置になる様にすれば、１ｎ１＝（１−ｋ）ｌｃｌ（ｋ＝ｏ１５）ｌｎ２＝　ｋ
ｌａ３＋　（１−ｋ）ｌｃｚ　　（ｋ＝　％　）ｉｎｓ
　＝　ｋｌｃ＜　＋、（１−ｋ）Ｊａ３（ｋ＝Ｘ）ｌｎ
ａ　＝　ｋｌｃｓ　＋　（１−ｋ）Ｊｃ４（ｋ＝％）Ｊ
ｎｓ　＝　ｋｌｃ６＋（−１−ｋ）ｌｃｓ　　（ｋ＝５
Ａ）という様に内挿してやればよい。

第６図はこのような考え方を実現させるための第２図（
ａ）〜（ｅ）各部のクロックを示すタイミングチャート
である。第６図においてＷで示すパルス信号は曹込みク
ロックを、Ｒで示すパルス信号は読出しクロックを各々
示している。以下第６図のタイミングチャートに従って
説明する。

まず書込みクロックによってメモリ１５８′にｌｃｌ、
メモリ１３９′にＪｃｚ、メモリ１４０′にｌｃｓ、メ
モリ１４１′にｌｃａ、メモリ１４２′にｌｃｓが順次
書込まれる。（第６図中Ｔ１にて示す期間に行なわれる
。）そしてメモリ１４２’へのｌｃｓの書込みが終了す
ると今度はメモリ１３８′にｌｃ６、メモリ１３９′に
ｌｃｌ、メモリ１４０′にＪｃｚ、メモリ１４１′にｌ
ｃｓ、メモリ１４２′にｌｃ４が順次書込まれる（第６
図中Ｔ２にて示す期間に行なわれる％）。

一方読出しは、期間Ｔ１におけるメモリ１３８′へのｌ
ｃｌの書込みが終了してから、期間Ｔ２におけるＺＣ６
の誓込みが開始するまでの間に、Ｊｎｌとしてｌｃｌの
読出しが行なわれる。この読み出しは書込みの％のスピ
ードにて行なわれる。このとき制御スイッチ１４３′は
メモリ１３８′の出力を通す様に制御されメモリ１３８
′から読出されたＪｃｌは制御スイッチ１４３′を介し
て乗算回路１４５′に供′給される。このとき乗算回路
１４５′では％、乗算回路１４６′では％のウェイティ
ングで乗算され、結局加算回路１４７′の出力はＪｃｌ
となシ、これがｌｎ１としてＤ／Ａ　１４９’を介して
出力されることになる。

ｚｎｔの読出しが終了すると同時に、今度はメモリ１３
９′からＪｃｚが、メモリ１４０′からｌｃｓが各々の
メモリの書込みの間に読出される。このとき制御スイッ
チ１４６′はメモリ１３９′の出力を、制御スイッチ１
４４′はメモリ１４０′の出力を通す様制御され、乗算
回路１４５′はこのとき％のウェイティング、乗獅：回
路１４６′はＨのウェイティングで乗算され結局加算回
路１４７′の出力は％ｌｃ２＋％ｌｃ５となシこれがｌ
ｎ２として出力される。

以下同様にＩｎｓ　、１ｒｘａに対応する読出しが行な
われる。このｌｎ４に対応する％ｌｃａ　＋９Ａ　ｌｃ
ｓ　　の読出しが終了した時においてはメモ１Ｊ１３８
’には期間Ｔ２においてすてにｌｃ６が書込まれている
。

そこで今度はメモ１７１３８’からｌｃ６が、メモリ１
４２′からｌｃｓが各々読出される。このとき制御スイ
ッチ１４６′はメモリ１４２′の出力を、制御スイッチ
１４４′はメモリ１５８′の出力を通す様に制御され、
乗算回路１４５′はこのとき％のウェイティング、乗算
回路１４６′は％のウェイティングで乗算される。そし
てこの時の加算回路１４７′の出力は％　ｌ　ａｓ十％
ｌｃ６となりこれが７ｎｓとして出力される。

これで６本の走査線が５本の走査線に変換されたことｋ
なる。

次に今度はメモリ１３９′にｌｃｌが書込まれているの
で、これをｌｎ１として読出す。そして前述の動作を今
度はメモリ１３８′をメモリ１３９′、メモリ１３９′
をメモリ１４０′、メモリ１４０′をメモリ１４１−メ
モリ１４１′をメモリ１４２′、メモリ１４２′をメモ
リ１３８′に置換えて行い、６本の走査線から５本の走
査線を作成する。そして次はメモリ１４０′にｌｃｌが
書込まれている筈であるのでまた同様に耽出しを行なう
。従ってｌｃｌがｌｎ１として読出されるメモリは１３
８′→１６９′→１４０′→１４１′→１４２′と順次
変わっていき、それに従って他の信号が読出されるメモ
リも順次変わって行く。この様な６本の走査線を５本の
走査線にする動作を５回縁シ返せば、その次にｌｎ１と
してｌＣ１を書込み胱出しを行うメモリは再びメモリ１
３８′に戻る。そして以下同様の動作を繰り返し行うこ
とによって６２４本の走査線を５２０本にすることが可
能である。この動作の一周期の聞咎メモ１Ｊ１３Ｂ’〜
１４２′は図中Ｔ１〜Ｔ６に示す各期間において一度ず
つ、合計６度ずつの書込みを行っている。

このようにすることによって輝度信号の６２４本の走査
線を５２０本の走査線に変換することができる。また加
算回路１４７′にはクロック発生回路２７′より得た垂
直ブランキング期間の信号が加算され、走査線を５２０
本にすることによって足シなくなった５本の走査線を付
は加えている。

こうして加算回路１４７′の出力信号はＤ／Ａ　１４９
’によシアナログ信号に変換され水平走査線数５２５本
、垂直走査周波数５ＱＨ２の輝度信号となる。

第７図は水平走査線数変換回路２５′の一回路例を示す
図である。また第８図は第７図における（ａ）〜（ｇ）
各部のタイミングを示すタイミングチャートである。

この回路の考え方は１０本の線順次色差信号から１２本
のｇ順次色差信号を作ろうというものである。即ち垂直
走査周波数が５Ｑ　Ｈｚ　、水平走査線数が６２５本の
線順次色差信号の（１２ｍ４−ａ）本目の走査線をＳＣ
＆　、またこの変換回路５７′によって得られる信号の
５２０本の走査線るのうち（１０ｍ＋ｂ　）本目の走査線をＳｎｂとも。

（但しｍは０から５２までの整数、ａは１から１２まで
の整数、ｂは１から１０までの整数であシ、ｍが５２の
ときはａは１から６まで、ｂは１から５までの整数であ
る）この時ＳＣ１とＳｎ１とが同じ位置にくる様にすれ
ば５ｎ１＝　　　　　（１−ｋ）ＳＣ１（ｋ＝Ｎｏ）Ｂｎ
２＝　ｋＢ（２４＋　（１−ｋ）８０２　　（ｋ＝％　
）Ｂｎ５＝　ｋｓＱ５　＋　（１−ｋ）Ｂｅｓ　　（ｋ
−％）ｓｎ４＝ｋＳｃ６＋（１−ｋ）Ｓｃ４（ｋ＝％）
Ｓｎ５−ｋＳｃＺ＋（１−ｋ）Ｓｃ５（ｋ＝％）Ｓｎ６
＝ｋＳｃＢ＋（１−ｋ）ＳＣ６（ｋ＝％）ｓｎ７＝ｋＳ
ｃ９＋（１−ｋ）Ｓｃ７（ｋ＝％）Ｓｎ８°ｋｓｃ１０
＋　（１−ｋ）”’ｃ８　　（ｋ＝％　）Ｂｎ、　＝　
ｋｓｃｌｌ　＋　（１−ｋ）　Ｓｃｖ　　（ｋ＝％　）
Ｓｎ１゜＝ｋＳｃ１２＋（１−ｋ）Ｓｃ１ｏ　　（ｋ＝
％）という様に内挿してやればよい。

第８図のタイミングチャートはこのような考え方を実現
させるだめのクロックのタイミングを示す図であシ、第
８図においてもＷで示すパルス信号は書込みクロックを
、Ｒで示すパルス信号は読出しクロックを各々示してい
る。以下第８図のタイミングチャートに従って説明する
。

第８図において☆Ｘは☆Ｘに接続されるものとする。

まず書込みクロックによってメモリ１８２にＳｃ１、メ
モリ１８６にＳｃ２、メ′モリ１８４にｓｃｓ、メモリ
１８５にＳｃ４、メモリ１８６にＳｃ５、メモリ１８７
にＳＣ６、メモリ１８８にＳｃ７が順次書込まれる。

（第８図中ＴＮにて示す期間に行なわれる。）そしてメ
モリ１８８へのＳＣ７の書込みが終了すると今度はメモ
リ１８２にＳｃ８、メモリ１８３にＳＣ９、メモリ１８
４に５Ｑ１０ｓメモリ１８５に５Ｃ１１、メモリ１８６
に５Ｃ１２、メモリ１８７にＳｃ１、メモリ１８８にＳ
ｃ２が順次書込まれる、（第８図中Ｔ１２に示した期間
に行なわれる）。次にＴ１３の期間においてはメモリ１
８２にＳＣＳ、メモリ１８３にＳＣ４・・・・・という
様に以下順次書込みが行なわれる。

一方読出しはまず期間Ｔ１１におけるメモリ１８２への
ＢＯｌの書込みが終了してから、期間Ｔ１２におけるＳ
ｃ８の書込みが開始するまでの間に、Ｓｎ１としてＳｃ
１の読出しが行なわれる。この読出しは書込みの鱈のス
ピードで行なわれる。このとき制御スイッチ１８９はメ
モリ１８２の出力を通す様に制御され、メモリ１８２か
ら読出されたＳｃ１は制御スイッチ１８９を介して乗算
回路１９１に供給される。このとき乗算回路１９１では
％、乗算回路１９２では％０のウェイティングで乗算さ
れ、結局加算回路１９３の出力はＳｃ１となりこれがＳ
ｎ１としてＤ／Ａ１９４を介して出力される。

こうしてＳｎ１の読出しが終了すると、今度はメモリ１
８５からＳｃ２が、メモリ１８５から８０４が各々のメ
モリの書込みの間に読出される。このとき制御スイッチ
１８９はメモリ１８３の出力を、制御スイッチ１９０は
メモリ１８５の出力を通す機制御され、乗算回路１９１
はこのときんのウェイティング、乗算回路１９２は尾の
ウェイティングで乗算され、結局加算回路１９３の出力
は％ＳＣ２十％Ｓｃ４となシ、これがＳｎ２として出力
される。

この場合色差線順次信号から色差線順次信号を作るので
あるから、変換前の奇数番目の走査線同志の内挿で変換
後の奇数番目の走査線を、変換前の偶数番目の走査線同
志の内挿で変換後の偶数番目の走査線を作らなければな
らない。

以下前記の式に準じてＳｎ３　、Ｓｎ４　、ｓｎｓに対
応する読出しが行なわれる。このＳｎ５に対応するんＳ
ｃ７十％Ｓｃ５の読出しが終了した時においてはメモリ
１８２にはすでに期間Ｔ１２においてＳＣａが書込まれ
ている。そこで今度はメモリ１８２からｓｅａが、メモ
リ１８７からＳｃ６が各々読出される。このとき制御ス
イッチ１８９はメモリ１８７の出力を、制御スイッチ１
９０はメモリ１８２の出力を通す様に制御され乗算回路
１９１は％のウェイティング、乗算回路１９２も％のウ
ェイティングで乗算される。そしてこの時の加算回路１
９６の出力は％Ｓｃ８＋％ＳＣ６となシこれがＳｎ６と
して出力される。まだこれに続いてメモリ１日３に書込
まれたＳｃ９とメモリ１８８に書き込まれたＳ。７より
　Ｓｎ７が、更にメモリ１８４に書込まれた５Ｃ１Ｄと
メモリ１８２に書込まれたＳｃ８よりＳｎ８が読出され
る。同様にＳｎ９はメモリ１８５とメモリ１８３の出力
よシ、５ｎｌＯはメモリ１８６とメモリ１８４の出力よ
り得られ、これで１２本の走査線が１０本の走査線に変
換されたことになる。

次に今度はメモリ１８７にｓｃｌが書込まれているので
、これをＳｎ１として読出す。そして前述の動作を今度
はメモリ１８２をメモリ１８７、メモリ１８６をメモリ
１８８、メモリ１８４をメモリ１８２、メモリ１８５を
メモリ１８６、メモリ１８６をメモリ１８４、メモリ１
８７をメモリ１８５％メモリ１８８をメモリ１８６に置
換えて行い、１２本の走査線から１０本の走査線を作成
する。そして次はメモリ１８５にＳｃ１が書込まれてい
る筈であるのでまた同様に読出しを行う。従ってＳ。１
がｓｎｌとして読出さ。れるメモリは１８２→１８７→
１８５→１８６→１８８→１８６→１８４と順次変わっ
て行き、それに従って他の信号が読出されるメモリも順
次変わっていく。この様な１２本の走査線を１０本の走
査線にする動作を７回繰り返せば、その次にｓｎｌとし
てＳｃ１を書込み読出すメモリは再びメモリ１８２に戻
る。そして以下同様の動作を繰り返し行うことによって
６２４本の走査線を５２０本にすることができる。この
動作の一周期の聞咎メモリ１８２〜１８８は図中Ｔ１１
〜Ｔ２２に示す期間において一度ずつ、合計１２度ずつ
の書込みを行っている。

このようにすることによって線順次色差信号の６２４本
の走査線を５２０本の走査線に変換することができる。

また加算回路９３にはクロック発生回路２７′より得た
垂直ブランキング期間の信号が加算され、走査線数を５
２０本にすることによって足りなくなった５本の走査線
を付は加えている。

こうして加算回路１９３の出力信号はＤ／Ａ１９４によ
りアナログ信号に変換され水平走査線数５２５本、垂直
走査線数５０Ｈｚの線順次色差信号となる。

上述の如き構成によってダビング時に、ＩＨメモリを数
個用いるだけで一方の記録媒体に記録されたＣＣ工Ｒ信
号に準拠するビデオ信号をＮＴＳＣ信号に準拠するビデ
オ信号として他方の記録媒体に記録することができる。

さてここでこの場合の水平走査線数変換回路のＴＢＣと
しての効果について考察する。この場合は第６図に示す
τ１とτ２汲び第８図に示すτ３とτ４のうち最も小さ
いものの値が最大になる様タイミングを考慮して読出し
た時がＴＢＯの補償範囲が最大となる。これはτ１とτ
５とが等しい時であり、そのときτ、＝τ３キロ。４μ
ＳθＣということになる。

同ＴＰＯの補償範囲を太きくしてやろうとすれば、１Ｈ
メモリの数を増やすことによって容易に実現できる。

尚本願発明を説明するにあたり、本明細書においては前
記の如く回転する磁気シートの円状記録軌跡に１フレ一
ム分のビデオ信号を記録し、再生する記録再生装置を利
用したシステムを例にとって説明したが、円状記録軌跡
に１フイ一ルド分のビデオ信号を記録し、再生する記録
再生装置を利用したシステムにも本願発明を適用するこ
とができる。

このような装置を利用する場合には記録または再生時に
ＮＴＳＯ信号における％Ｈの端数の処置をする必要があ
る。またらせん状記録軌跡を形成しつつビデオ信号を記
録する装置も用いることができる。

また周知の２ヘツドヘリカルスキヤンタイプの磁気録画
再生装置を利用したシステムに適用することも可能であ
る。この場合には一方の装置の回転ヘッドの回転数をダ
ビング時と通常記録再生時で変化させてやり、所望の再
生速度に応じて磁気テープの送り速度を再生時に制御し
たり、必要に応じてヘッドを付加してやればよことがで
きるものである。

また前述した水平走査線数変換回路は１Ｈメモリを数個
使用し、その各メモリの書込み読出しを制御することに
よって行っているがメモリの数を減らして（延べの容量
は同じ）、中央制御装置（（：！ＰＵ）を用いそのアド
レスで制御してやることによっても実現できる。

査線数変換回路を構成することもできる。

更にメモリの数については実施例として示した数を採用
する必要はない。但しメモリの数を減らすとＴＢＯの補
償範囲が狭くなり、増やすと拡くなる。

更に本明細書中の実施例においてはＮＴＳＯ信号に準拠
したビデオ信号とＣＣＩＲ信号に準拠したビデオ信号と
の間でダビング時の信号方式の変換を行うシステムを用
いて説明しているが、ビデオ信号の信号方式の変換であ
ればどのような場合にも本願発明を適用することができ
る。例えば水平走査線数１１２５本、垂直走査周波数６
０Ｈｚの高品位テレビジョン信号に準拠するビデオ信号
と他のビデオ信号との間のダビング時に於ける信号方式
の変換も本願発明を適用して実施することができる。ち
なみにこの場合走査線数比が９：５であるので９本から
５本または５本から９本の走査線を作り出す処理をすれ
ばよい。

（効果）以上実施例を用いて詳細に説明した如く、本願発明によ
れば１フレームメモリや１フイールドメモリを利用する
ことなく、少なくメモリ容量でダビング時にビデオ信号
の信号方式の変換ができるビデオ信号処理システムを得
るものである。

【図面の簡単な説明】

第１図は本願発明のシステムの一実施例を示す図、第２図は水平走査線数変換回路の回路例を示す図、第３図は第２図各部のクロックを示すタイミングチャー
ト、第４図は水平走査線数変換回路の回路例を示す図、第５図は第４図各部のクーツクを示すタイミングチャー
ト。第６図は第２図各部の他のクロックを示すタイミングチ
ャート、第７図は水平走査線数変換回路の回路例を示す図、第８図は第７図会部のクロックを示すタイミングチャー
トである。１０・・・第１の記録再生装置２４．２５・・・水平走査線数変換回路２７・・・クロ
ック発生回路２８・・・基準発振器２９　・・・帯域コントラーラ５０・・・第２の記録再生装置出願人　キャノン株式会社

Claims

【特許請求の範囲】

（１）　　ビデオ信号を記録再生することのできる第１
及び第２の記録再生装置と、前記第１の記録再生装置に
よるビデオ信号の再生に応じて前記第２の記録再生装置
によるビデオ信号の記録を制御する制御手段と、前記第
１の記録再生装置よシ再生されたビデオ信号をその水平
走査線数を変換して前記第２の記録再生装置に供給する
伝送手段とを具えるビデオ信号処理システム。