JPS59132235A - 初期リセツト回路 - Google Patents

初期リセツト回路

Info

Publication number
JPS59132235A
JPS59132235A JP697383A JP697383A JPS59132235A JP S59132235 A JPS59132235 A JP S59132235A JP 697383 A JP697383 A JP 697383A JP 697383 A JP697383 A JP 697383A JP S59132235 A JPS59132235 A JP S59132235A
Authority
JP
Japan
Prior art keywords
power supply
circuit
capacitor
reset signal
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP697383A
Other languages
English (en)
Inventor
Fumio Shida
志田　文夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Suwa Seikosha KK
Original Assignee
Seiko Epson Corp
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Suwa Seikosha KK filed Critical Seiko Epson Corp
Priority to JP697383A priority Critical patent/JPS59132235A/ja
Publication of JPS59132235A publication Critical patent/JPS59132235A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K2017/226—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in bipolar transistor switches

Landscapes

  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、電子装置に用いられる初期リセット回路に関
する。
従来、多用されている初期リセット回路は、基本的に第
２図に示す如く、Ｒ１と０１の充電時定数と、Ｄｌによ
る放電を利用したものであった。
この構成では、電源遮断後に０１の電荷を放電する経路
として、ＤｌとＲ・１の並列回路が用いられている。Ｄ
ｌの順方向電流は、その順方向電流対電圧特性から順方
向電圧が一定値ＶＦ　（一般のＳＷダイオードでは０．
８ｖ程度）以下では非常に小さくなる。そのため、Ｃ１
にＶｏｏ　　まで充電された電位は電源遮断後速に’Ｖ
Ｆ程度まで低下するが、その後の放電経路としてはＲ１
が支配的なので放電時間はＲ８，０１によって決まる。
Ｒ８・０１は１０−１〜１０°秒程度に選ばれるので、
はぼ０１の電位が接地電位となるには１０°秒以上必要
となる。
従って、電源遮断後直ちに電源投入すると、装置が初期
状態に戻らずにサイクルの途中より再スタートしてしま
う危険がある。
本発明は、上述の欠点を除去したもので、その目的は電
源遮断後速かにリセット信号を発生する回路を提供する
ことにある。
以下に図面を用いて本発明を説明する。
第３図において、初期状態では０１．の電位は接地電位
でありリセット信号の能動状態である。
電源を投入するとＱｌは導通するのでＱ２は遮断され０
１２の電位はＲ１４・０１２の時定数を持って電源電位
Ｖｃｏ　　まで上昇する。この０１１の電位をリセット
信号として用いる。また、０１１はＤｌｌを経てほぼＶ
ｃｏ　　まで充電される。
この状態で電源が遮断されるとＱｌは遮断され、０□１
に蓄積された電荷によってＱ、はバイアスを与えられる
のでＱ２は導通する。従って、Ｃ１２の電荷はＱ２によ
って急速に放電し再びリセット信号が発生する。
第４図に示す実線は第２図、破線は第６図の回路による
出力特性であり、本回路のリセット状態への遷移時間の
短縮されることがわかる。
第１図と第３図の対応を述べると、１はＲ１１・Ｒ１２
パ２はＱｌ・３はＱ２へ４はＤｌｌｏｏｌｌｏＲｌＢ、
５はａｓｔ・Ｒ１４に対応する。
さらに、Ｒ１１＊Ｒ１ｔの比を適当に選べば、電源電圧
の低下に対するリセット信号発生のタイミングを任意の
値に設定できる。
本発明の構成によれば、初期リセットが速かにかつ確実
にかかるため、電源投入後の装置の誤動作を防ぐことが
できるという効果がある。
【図面の簡単な説明】
第１図は、本発明のブロック図、第２図は従来の初期リ
セット回路、第６図は本発明の一実施例、第４図は第２
図、第３図の回路における出力特性である。 １は電源電圧のセンシング端子、２は電圧比較回路、３
は放電用スイッチ、４は電圧保持回路、５は時定数回路
、６はリセット信号出力である。 以　　上 出願人　株式会社趣訪精工舎 代理人　弁理士　最上　　務

Claims (1)

    【特許請求の範囲】
  1. 電子装置に用いられる初期リセット信号を発生させる回
    路において、装置の電源電圧あるいはその一部と任意に
    設定された電位とを比較する比較回路と、電源電圧を一
    定時間保持する電圧保持回路と、該電圧保持回路と前記
    比較回路の出力状態によって開閉を制御される放電用ス
    イッチと、該放電用スイッチによって充放電が決定され
    る時定数回路とを備える初期リセット回路。
JP697383A 1983-01-19 1983-01-19 初期リセツト回路 Pending JPS59132235A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP697383A JPS59132235A (ja) 1983-01-19 1983-01-19 初期リセツト回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP697383A JPS59132235A (ja) 1983-01-19 1983-01-19 初期リセツト回路

Publications (1)

Publication Number Publication Date
JPS59132235A true JPS59132235A (ja) 1984-07-30

Family

ID=11653139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP697383A Pending JPS59132235A (ja) 1983-01-19 1983-01-19 初期リセツト回路

Country Status (1)

Country Link
JP (1) JPS59132235A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0852847A1 (en) * 1996-06-19 1998-07-15 Microchip Technology Incorporated Power-down reset circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0852847A1 (en) * 1996-06-19 1998-07-15 Microchip Technology Incorporated Power-down reset circuit
EP0852847A4 (en) * 1996-06-19 2000-08-16 Microchip Tech Inc SHUTDOWN RESET

Similar Documents

Publication Publication Date Title
US5369377A (en) Circuit for automatically detecting off-chip, crystal or on-chip, RC oscillator option
US8018704B2 (en) Parallel analog and digital timers in power controller circuit breaker
JPS6162325A (ja) 充電器
US4017747A (en) First timing circuit controlled by a second timing circuit for generating long timing intervals
US3641369A (en) Semiconductor signal generating circuits
JPS59132235A (ja) 初期リセツト回路
JPH01174268A (ja) 直流電源瞬断検出装置
US3801866A (en) Flashing novelty device
KR0168079B1 (ko) 클럭발생장치
JPH10132872A (ja) 低電圧感知回路
US5475654A (en) Intermittent operation circuit
JPS5845792B2 (ja) 電子閃光装置
US6888418B2 (en) Control circuit and method for a crystal oscillator using a timer
KR920004509Y1 (ko) 스위칭소자를 이용한 리세트회로
US4604536A (en) Timing circuits
JP3224177B2 (ja) 電源オンオフ制御回路
JP3614557B2 (ja) パワーオンリセット回路及びこれを用いた制御装置
JPH0161261B2 (ja)
JPS6214754Y2 (ja)
JP2722348B2 (ja) 発振回路
JPS647701B2 (ja)
JPH0529897A (ja) 発振停止検出回路
JPH0579797A (ja) 電子式遅延電気雷管
KR0172432B1 (ko) 전기적 퓨우즈 컷팅시 신뢰도 향상을 위한 반도체 메모리 장치
SU868872A1 (ru) Реле времени