JPS59132076A - 液晶パネルのパタ−ン検査装置 - Google Patents
液晶パネルのパタ−ン検査装置Info
- Publication number
- JPS59132076A JPS59132076A JP58006493A JP649383A JPS59132076A JP S59132076 A JPS59132076 A JP S59132076A JP 58006493 A JP58006493 A JP 58006493A JP 649383 A JP649383 A JP 649383A JP S59132076 A JPS59132076 A JP S59132076A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- output
- signal
- memory
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Analysis (AREA)
- Image Processing (AREA)
- Closed-Circuit Television Systems (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、リファレンスメモリに記憶さnた良品のパタ
ーンと、イメージセンサ−などによって得らnた被検査
物のパターンとを比較してNGか否かを判定するパター
ン検査装置に関する。
ーンと、イメージセンサ−などによって得らnた被検査
物のパターンとを比較してNGか否かを判定するパター
ン検査装置に関する。
従来、正常なパターン(リファレンスパターン)と、被
検査パターンとを、イメージセンサ−あるいは、七nら
のパターンを記憶するメモリーの最小絵素の対応する1
つ1つが一致しているかを判定していくパターン比較方
法において、正常なパターンと被検査パターンとの間に
、厳密〔少なくとも分解能以下〕な位置精度が必要であ
った。
検査パターンとを、イメージセンサ−あるいは、七nら
のパターンを記憶するメモリーの最小絵素の対応する1
つ1つが一致しているかを判定していくパターン比較方
法において、正常なパターンと被検査パターンとの間に
、厳密〔少なくとも分解能以下〕な位置精度が必要であ
った。
このため、被検査物を高精度に位置決めする装置が必要
であるばかりでなく、安定した照明系が必要である。
であるばかりでなく、安定した照明系が必要である。
ソコで、本発明は、マスクメモリーを利用し、被検査物
のイメージセンサのAD変換出力に検査すべき以外のと
ころにマスクをかけて論理回路でチェックすることによ
り前述した必要位置決め精度を緩和させることや安価な
照明系を採用することを目的としている。
のイメージセンサのAD変換出力に検査すべき以外のと
ころにマスクをかけて論理回路でチェックすることによ
り前述した必要位置決め精度を緩和させることや安価な
照明系を採用することを目的としている。
本発明を第1図に示した実施例にもとづき詳述する。
第1図は、ウォッチのパネルの検査装置のブロック図で
ある。まず構成要素について説明する。
ある。まず構成要素について説明する。
1はテレビカメラ同期信号(以下シンク信号と呼ぶ。)
と検査さnる像の領域を指定するゾーン信号と11フ了
レンスおよびマスクメモリのアドレスを指定するアドレ
ス信号を発生する同期信号アドレス信号発生回路である
。テレビカメラ2でとらえらnる画像とシンク信号とア
ドレス信号の関係は、テレビカメラ2がシンク信号に同
期して、画像の左上端からi方間に走査し、さらにV方
向へ走*’v<りかえずいわゆるラスター走査を行ない
、アドレス信号は、そのZ?/走査了ドレスに対応シテ
ィる。3はテレビカメラから出力さfる走査信号をデジ
タル信号(工(c 、 y)とする。〕に変換するアナ
ログデジタル変換回路(以下ADコンバータと呼ぶ。〕
であり、4は前記デジタル信号工 (z*y)と、あら
かじめリファレンスメモリ5内に記憶さnたデジタル信
号(RM(x。
と検査さnる像の領域を指定するゾーン信号と11フ了
レンスおよびマスクメモリのアドレスを指定するアドレ
ス信号を発生する同期信号アドレス信号発生回路である
。テレビカメラ2でとらえらnる画像とシンク信号とア
ドレス信号の関係は、テレビカメラ2がシンク信号に同
期して、画像の左上端からi方間に走査し、さらにV方
向へ走*’v<りかえずいわゆるラスター走査を行ない
、アドレス信号は、そのZ?/走査了ドレスに対応シテ
ィる。3はテレビカメラから出力さfる走査信号をデジ
タル信号(工(c 、 y)とする。〕に変換するアナ
ログデジタル変換回路(以下ADコンバータと呼ぶ。〕
であり、4は前記デジタル信号工 (z*y)と、あら
かじめリファレンスメモリ5内に記憶さnたデジタル信
号(RM(x。
y〕とする。)のイクスクルーシブオアヲトリ、さらに
前記ゾーン信号とあらかじめマスクメモリ7内に記憶さ
nたデジタル信号(MM Cw p y)とする。)と
アンドをとる論理回路であり、5は良品とする被検査物
から得らnるデジタル信号を記憶する第1のリファレン
スメモリでI>v、6ij第1Vフアレンスメモリ5と
同じ機能を有する第2のリファレンスメモリである。複
数のリファレンスメモリを使用する目的は、被検査物で
あるLCパネルが複数の表示パターンをもつからであり
、リファレンスメモリの出力同志がワイヤードオアさC
1さらに抵抗Rによってプル了ツブさnている。7は、
リファレンスメモリと同じ機能を有するが、出力が論理
回路4のアンドゲートに結ばnることによってマスキン
グ用として使わnるマスクメモリであり、8は、各メモ
リをエネイブルあるいはディスエイプルにするメモリセ
レクタである。あるZSUで指定さnたリファレンスメ
モリあるいはマスクメモリ7内の最小単位を絵素と呼こ
八その絵素毎に同期信号発生回路1からライトコマンド
(Wコマンドと呼ぶ。)が発生さnlそのWコマンドで
前記論理回路4の出力を絵素毎にカウントするカウンタ
ーで’1.10は、良品パターンと不良品パターンの絵
素数の差異の許容値を設定する規格設定回路であり、1
1は、カウンタ9の出力と規格設定回路10の出力を比
較し、良否を判定するコンパレータである。
前記ゾーン信号とあらかじめマスクメモリ7内に記憶さ
nたデジタル信号(MM Cw p y)とする。)と
アンドをとる論理回路であり、5は良品とする被検査物
から得らnるデジタル信号を記憶する第1のリファレン
スメモリでI>v、6ij第1Vフアレンスメモリ5と
同じ機能を有する第2のリファレンスメモリである。複
数のリファレンスメモリを使用する目的は、被検査物で
あるLCパネルが複数の表示パターンをもつからであり
、リファレンスメモリの出力同志がワイヤードオアさC
1さらに抵抗Rによってプル了ツブさnている。7は、
リファレンスメモリと同じ機能を有するが、出力が論理
回路4のアンドゲートに結ばnることによってマスキン
グ用として使わnるマスクメモリであり、8は、各メモ
リをエネイブルあるいはディスエイプルにするメモリセ
レクタである。あるZSUで指定さnたリファレンスメ
モリあるいはマスクメモリ7内の最小単位を絵素と呼こ
八その絵素毎に同期信号発生回路1からライトコマンド
(Wコマンドと呼ぶ。)が発生さnlそのWコマンドで
前記論理回路4の出力を絵素毎にカウントするカウンタ
ーで’1.10は、良品パターンと不良品パターンの絵
素数の差異の許容値を設定する規格設定回路であり、1
1は、カウンタ9の出力と規格設定回路10の出力を比
較し、良否を判定するコンパレータである。
次に第2図を使って動作について説明する。
2−aは不良の被検査物であるLOパネルの表示パター
ンを示し、2−bは良品のLOパネルの表示パターンを
示し、2−Cは検査すべき個所を論理パ11″にしたマ
スクパターンを示し、2−αと2− cの各セグメント
は黒の状態である。まず、メモリセレクタ8でマスクメ
モリ7だけをセレクトする。そのときリファレンスメモ
リ5と6の出力は、ハイインピーダンス状態でつi5論
理“11として論理回路4のイクスクルーシブオアB。
ンを示し、2−bは良品のLOパネルの表示パターンを
示し、2−Cは検査すべき個所を論理パ11″にしたマ
スクパターンを示し、2−αと2− cの各セグメント
は黒の状態である。まず、メモリセレクタ8でマスクメ
モリ7だけをセレクトする。そのときリファレンスメモ
リ5と6の出力は、ハイインピーダンス状態でつi5論
理“11として論理回路4のイクスクルーシブオアB。
−ORに入力さnる。次に2−cに示すマスクツくター
ンをテレビカメラ2でとらえる。テレビカメラ2は2−
c図中の0点から2方回に走査しさらにV方向へ走査を
くり返ナラスク走査を行なうことで、マスクパターンを
ビデオ信号に変換する。
ンをテレビカメラ2でとらえる。テレビカメラ2は2−
c図中の0点から2方回に走査しさらにV方向へ走査を
くり返ナラスク走査を行なうことで、マスクパターンを
ビデオ信号に変換する。
ビデオ信号はADコンバータ3によりデジタル信号化さ
nる。そのデジタル信号工(+; 、y)は論理回路4
のイクスクルーシブオ了ゲー)EX−ORに入力さnる
。一方リファレンスメモリ5からイクスクルーシプオア
ゲートEX−ORへ入力さnる信号は、論理工なので、
工(”*y)は反転さnマスクメモリー7に入力さnる
。このとき、マスクパターンの黒(暗)はマスクメモリ
7の中では論理1に、ま几白は論理0になっている。マ
スクメモリ7に記憶さ:rLfc信号をMMCz t
y)とする。次にメモリセレクタ8によりフ了しンスメ
モリ5だけをセレクトし2−bで示さnる良品である’
LOパネルの表示パターンを、マスクメモリ7にマスク
パターンを入力λしたと同じ手順で、リファレンスメモ
リ5に記憶する。その記憶さnた信号@RMI Cz
e y)とする。次にメモリセレクタ8によりリファレ
ンスメモリ5とマスクメモリ7をセレクトする。
nる。そのデジタル信号工(+; 、y)は論理回路4
のイクスクルーシブオ了ゲー)EX−ORに入力さnる
。一方リファレンスメモリ5からイクスクルーシプオア
ゲートEX−ORへ入力さnる信号は、論理工なので、
工(”*y)は反転さnマスクメモリー7に入力さnる
。このとき、マスクパターンの黒(暗)はマスクメモリ
7の中では論理1に、ま几白は論理0になっている。マ
スクメモリ7に記憶さ:rLfc信号をMMCz t
y)とする。次にメモリセレクタ8によりフ了しンスメ
モリ5だけをセレクトし2−bで示さnる良品である’
LOパネルの表示パターンを、マスクメモリ7にマスク
パターンを入力λしたと同じ手順で、リファレンスメモ
リ5に記憶する。その記憶さnた信号@RMI Cz
e y)とする。次にメモリセレクタ8によりリファレ
ンスメモリ5とマスクメモリ7をセレクトする。
以上が漁備動作である。
次に検査の動作について説明する。
被検査物例えば2−αで示さする表示パターンをもった
LOパネルをテレビカメラ2でとらえる。テレビカメラ
2とADコンバータ3は、表示パターンをデジタル信号
工 Cx 、y)に変換する。
LOパネルをテレビカメラ2でとらえる。テレビカメラ
2とADコンバータ3は、表示パターンをデジタル信号
工 Cx 、y)に変換する。
一方リファレンスメモリ5からは、Ryi(ztvン
(良品L Oパネルの表示パターンのデジタル信号〕が
、またマスクメモリ7からは、JAN(Z、2/)が、
そnぞ:nZ 、 1/に対応して出力さ扛論理回路4
に入力さnる。論理回路4において、その出力をQ(2
X、y)とすると Q(グ# y)=MM C露、V〕 (工 (+:、y
)eRMl (Z 、v)) の論理がとらn1カウンタ9に出力さ几る。カウンター
9は、こnをカウントLま ただし、X方間に絵素数が512ケありV方間に走査線
が525本ある場合、 コンパレータ11ニ出カスる。コンパレータ11 fd
カウンタ9の出力と規格設定回路10の出力との大きさ
を比較し良否判定する。
(良品L Oパネルの表示パターンのデジタル信号〕が
、またマスクメモリ7からは、JAN(Z、2/)が、
そnぞ:nZ 、 1/に対応して出力さ扛論理回路4
に入力さnる。論理回路4において、その出力をQ(2
X、y)とすると Q(グ# y)=MM C露、V〕 (工 (+:、y
)eRMl (Z 、v)) の論理がとらn1カウンタ9に出力さ几る。カウンター
9は、こnをカウントLま ただし、X方間に絵素数が512ケありV方間に走査線
が525本ある場合、 コンパレータ11ニ出カスる。コンパレータ11 fd
カウンタ9の出力と規格設定回路10の出力との大きさ
を比較し良否判定する。
以上の一連の動作によりLCパネルの表示パターンの良
否判定が行なわnる訳であるが、この場合LOバオ・ル
の位置づnがあった場合、従来の方法であるとカウンタ
ーに入力さ扛るパターンは2−dのように、位置づ6分
だけ多く人力さnてしまい、もしLOパネルが良品でか
つ位置づnがあった場合、判定結果として、2−fのよ
うなパターンの信号が得らnlそのLOパネルは不良に
判定さしてしまうことがある。マスクメモリ7に2−〇
のパターンを記憶し、そのパターンをマスクとして使う
ことで、位置づnによる比較誤差がなくなる。又本実施
例において、ビデオ信号に光源 ゛の不安定さから
くるノイズや電気的ノイズがのった場合でもマスキング
で影響を少なくすることができる。
否判定が行なわnる訳であるが、この場合LOバオ・ル
の位置づnがあった場合、従来の方法であるとカウンタ
ーに入力さ扛るパターンは2−dのように、位置づ6分
だけ多く人力さnてしまい、もしLOパネルが良品でか
つ位置づnがあった場合、判定結果として、2−fのよ
うなパターンの信号が得らnlそのLOパネルは不良に
判定さしてしまうことがある。マスクメモリ7に2−〇
のパターンを記憶し、そのパターンをマスクとして使う
ことで、位置づnによる比較誤差がなくなる。又本実施
例において、ビデオ信号に光源 ゛の不安定さから
くるノイズや電気的ノイズがのった場合でもマスキング
で影響を少なくすることができる。
第1図は、本発明を使った実施例のブロック回路図、第
2 V%は被検査物でおるLOパネルの表示パターンの
処理過程を説明するための栂成図である。 10.同期信号下ドレス信号発生回路 20.テレビカメラ 30.アナログデジタル変換回路 4、。論理回路 56、リフファレンスメモリ1 60.リッツ了レしスメモリ2 7−マスクメモリ 80.メモリセレクター 90.カウンター 100.規格設定回路 11、。コンパレータ 12 、 、 L Oパネル 以上 出願人 株式会社第二精工舎 代理人 弁理士最上 務 651
2 V%は被検査物でおるLOパネルの表示パターンの
処理過程を説明するための栂成図である。 10.同期信号下ドレス信号発生回路 20.テレビカメラ 30.アナログデジタル変換回路 4、。論理回路 56、リフファレンスメモリ1 60.リッツ了レしスメモリ2 7−マスクメモリ 80.メモリセレクター 90.カウンター 100.規格設定回路 11、。コンパレータ 12 、 、 L Oパネル 以上 出願人 株式会社第二精工舎 代理人 弁理士最上 務 651
Claims (1)
- 液晶パネルのパターンを入力するためのテレビカメラと
、このテレビカメラからのパターン信号をA / D変
換器を介して入力するための同期信号及びアドレス信号
発生回路と、この同期信号及びアドレス信号発生回路に
接続さn−fc複数のリファレンスメモリと、前記同期
信号及びアドレス信号発生回路に接続さnたマスクメモ
リと、前記各メモリに接続さnたI!!X−0R及びA
NDゲートからなる論理回路と、前記各メモリと前記論
理回路とを接続するための接続手段とを備え、前記各リ
ファレンスメモリに良品バふルのパターン信号憶し、前
記リファレンスメモリの出力とマスクメモリの出力とを
前記論理に入力させてパネルの良否を判定するように構
成したこと′@:特徴とする液晶パネルのパターン検査
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58006493A JPS59132076A (ja) | 1983-01-18 | 1983-01-18 | 液晶パネルのパタ−ン検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58006493A JPS59132076A (ja) | 1983-01-18 | 1983-01-18 | 液晶パネルのパタ−ン検査装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59132076A true JPS59132076A (ja) | 1984-07-30 |
Family
ID=11639987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58006493A Pending JPS59132076A (ja) | 1983-01-18 | 1983-01-18 | 液晶パネルのパタ−ン検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59132076A (ja) |
-
1983
- 1983-01-18 JP JP58006493A patent/JPS59132076A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2591292B2 (ja) | 画像処理装置とそれを用いた自動光学検査装置 | |
US4893346A (en) | Apparatus for automatically inspecting objects and identifying or recognizing known and unknown portions thereof, including defects and the like, and method | |
US4692800A (en) | Automatic inspection device | |
US3987244A (en) | Programmable image processor | |
KR100211004B1 (ko) | 화상 처리 방법 및 그 방법을 사용한 화상 처리 시스템 | |
JPS59132076A (ja) | 液晶パネルのパタ−ン検査装置 | |
GB2122338A (en) | Image information output apparatus | |
JPS6322241B2 (ja) | ||
JPS5821110A (ja) | パタ−ン検査装置 | |
JPS6022609A (ja) | 計測機器におけるテレビカメラ位置ずれ検知方法及び装置 | |
JPH0399251A (ja) | 実装状態認識装置 | |
JPS6315823Y2 (ja) | ||
JPS6112191A (ja) | デジタルコンバ−ジエンス装置 | |
JPH03189544A (ja) | 基板検査装置 | |
JPH0325357A (ja) | 画像欠陥検出方法 | |
JPS59102106A (ja) | 検査方式 | |
JP3063994B2 (ja) | 画像処理装置および外観検査装置 | |
JPH0850018A (ja) | 距離測定装置および方法 | |
JPS60195932A (ja) | 位置検出装置 | |
JPH0443232B2 (ja) | ||
JPS6062118A (ja) | 位置検出装置 | |
JPS62284206A (ja) | 半田仕上げ良否判別方法 | |
JPH0369230B2 (ja) | ||
JPS61271816A (ja) | 半導体ウエハとウエハ識別装置 | |
JPH03175309A (ja) | 曲面性状検査装置 |