JPS59131207A - 可聴周波増幅器回路 - Google Patents

可聴周波増幅器回路

Info

Publication number
JPS59131207A
JPS59131207A JP58176875A JP17687583A JPS59131207A JP S59131207 A JPS59131207 A JP S59131207A JP 58176875 A JP58176875 A JP 58176875A JP 17687583 A JP17687583 A JP 17687583A JP S59131207 A JPS59131207 A JP S59131207A
Authority
JP
Japan
Prior art keywords
fet
stage
negative
positive
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58176875A
Other languages
English (en)
Inventor
ピ−タ−・エイ・ホクスタイン
ケルヴイン・シ−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JPS59131207A publication Critical patent/JPS59131207A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3066—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/307—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers
    • H03F1/308—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers using MOSFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3008—Bifet SEPP output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3055—Parallelled mixed SEPP stages, e.g. a CMOS common drain and a CMOS common source in parallel or bipolar SEPP and FET SEPP in parallel
    • H03F3/3059—Parallelled mixed SEPP stages, e.g. a CMOS common drain and a CMOS common source in parallel or bipolar SEPP and FET SEPP in parallel with symmetrical driving of the end stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/516—Some amplifier stages of an amplifier use supply voltages of different value
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30048—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the SEPP amplifier has multiple SEPP outputs from paralleled output stages coupled in one or more outputs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は高出力、高性能、ンリツド　ステート、可聴周
波増幅器に関するものである。
典型的な高性能増幅器は、純Ａ級、能動バイアスＡ級、
またはＡＢ型出力段を持っている。通常のＡ級増幅器が
鳥度な零入力電力を有するだめは、出力段のだめの高価
な、高容量の冷却装置を必要とする。能動・ぐイアス構
成は、平均信号レベルが高出力Ａ級系の熱放出量を減ら
すようにＡ級無効電流を設定する場合に使用される。多
くの場合に、ＡＢ級系が望まれる。
何故ならば定常状態の消費は定格出力の可成り小さい率
に保たれて、熱放出条件を減少するからである。
Ａ級またはＡＢ級出力段の設計における重要な考慮は、
バイポーラトランジスタに関連する熱的暴走作用である
。公知のように、バイポーラトランジスタのペース・エ
ミッタ電圧降下は温度と共に減小しく　−！ＩＩｍＶ／
℃）、装置を通過するコレクタ・エミッタ電流を増加さ
せる。当然、トランジスタにおける自己加熱は電流増加
と共に増加し、またさらにペース・エミッタ電圧降下を
減らして、熱暴走に導く。結局、適当な熱処理装置のよ
うな適当な熱放出装置、または熱的保護回路として動作
する別個の熱的に負に誘発されるフィードバックなしに
は、そのような出力段は、高い周囲温度において高出力
レベルに運転されると、自己崩壊に至ることが知られて
いる。能動電流制限回路はこの問題を克服するために使
用されているが、それらの回路は、一般に、複雑であシ
、増幅器のピーク出力動作を含んでいる。熱的不安定に
関する問題は、バイポーラトランジスタの負温度係数を
示さない金属酸化物半導体電界効果トランジスタ（ＭＯ
Ｓ−ＦＥＴ）　を使用することによる増幅器設計に帰し
ている。実際に、ＭＯＳ−ＦＥＴは最高温度および電流
を自己制限するようになる正温度係数を示している。Ｍ
ＯＳ−ＦＥＴ　　に関連する問題は、これまでＭＯＳ−
ＦＥＴ　　において関連する問題点はこれらＭＯＳ−Ｆ
ＥＴ　　が著しく大きい電圧降下を必要として用いられ
ておシ、この電圧降下が比較的高い熱放出となるという
点にある。
本発明の可聴周波増幅器回路は、−次可聴周波悟号を与
えるために、入力可聴周波信号を受信して処理する入力
端を持つ演算増幅器段を有する。
この回路は変換器出力段と、供給段からの一次可聴信号
を受信してこれを増幅して変換器出力端に変換器信号を
与えるだめの一次増幅段とを有している。この回路は電
圧を供給するだめの電力接続部を有している。この回路
は、電力接続部と変換器出力端との間の共通ソース接続
部に少なくとも１つのＭＯＳ−ＦＥＴ　　（金属酸化物
電界効果トランジスタ）を有する一次増幅段を持ってい
ることを特徴としている。
Ｍｏ５−ｉＥｒ　　トランジスタを共通ソース接続部に
接続し、ＭＯＳ−Ｆ’ＥＴ　　を電圧供給レールから大
地へ駆動することにより、ゲート電圧は負荷、すなわち
変換器またはスピーカに使用される電圧から織じられる
こと、はない。従来は、等価出力のために高い電圧を必
要とされ、これらの電圧条件が熱放出問題を起していた
。ＭＯＳ−ＦＥＴ　　出力段を共通源に接続するという
モードにより、追加された利得が得られ、このことはさ
らに増幅器のスリュー率（ｓｌｅｗｒａｔｅ　）と帯域
幅とを改善する。この高出力可聴周波増幅器は、極めて
低い歪みを示し、エネルギの効率がよく、無条件に熱的
に安定である。
以下本発明の実施例を図面に、より説明する。
本発明による可聴周波増幅器は変換器出力端１２を有す
るが、この出力端は、接地されているか、−または２極
の電力供給部に関して共通となっている変換器または可
聴周波増幅器１４に信号を与える。
本装置は、通常の演算増幅器１６を有し、この増幅器は
その正入力端１５が抵抗１８を経て反転モードとなるよ
うに接地されている。演算増幅１６の負入力端１７は抵
抗２０を経て、可聴周波信号源、または入力端、すなわ
ち前置増幅器の出力端に接続されている。抵抗２２は可
聴周波入力端を接地させて、分圧器として動作する。
電力供給部即ち接続部があって、これは正電圧供給レー
ル２４と、負電圧供給レール２６とを有している。図示
されているように、正供給レール２４は大地に関して十
グ＆ＶＫあって、負供給レール２６は−１Ｉ５Ｖを与え
られる。
この回路は、正電圧を演算増幅器１６に与えるために正
電圧供給レール２４と演算増幅器１６とを接続する正電
圧調整器２８を有する。また演算増幅器１６に負電圧を
供給するために負電圧供給レール２６と演算増幅、１Ｇ
とを接続する負電圧調整器３０も含まれている。
Ｐ型チャンネル金属酸化物半導体電界効果トランジスタ
３２、これはＭＯＳ−ＦＥＴ　　として称するがこれは
電力源２４と変換器出力端１２との間の共通ソース接続
部にある。特にＰチャンネルＭＯ５−ＦＩＥＴ３２は、
正電圧レール２４に接続されたソース３４、変換器出力
端１２に接続されたドレーン３６、およびゲート３８を
有する。同様にＮ型チャンネルＭＯＳ−ＦＥＴ　　４０
は電力源２６と変換器出力端１２との間の共通ソース接
続部にある。
Ｎ型チャンネルＭＯＳ−ＦＥＴ　　は負電圧レール２６
に接続されたソース４２、変換器出力端１２、およびケ
ゝ−ト４６に接続され゛たドレーン４４を持っている。
正電圧レベル移動およびドライバ段４８ｔ／′ｉＰ型チ
ヤンネルＭＯ３−ＦＥＴ　　３２のケ８−ト３８と、電
圧レール２４との間の電圧差を確立するだめの演算増幅
器１６の出力に応動してＰ型チャンネルＭＯＳ−ＦＥＴ
　３２を導通させる。同様に負電圧レベル移動およびド
ライバ段５０はＮ型チャンネルＭＯＳ−ＦＥＴのケゝ−
ト４６と、負電圧レール２６との間の電圧差を確立する
だめの演算増幅器１６の出力に応動してＮ型チャンネル
ＭＯＳ−ＦＥＴ　　４０を導通させる。
λつのドライバ段４８および５０は、図示のように、５
２において接地されている。
この系統は、正電圧調整器２８と、演算増幅器１６の出
力端５６との間に結合させられた正電圧分圧器５４を有
している。正電圧分圧器５４は線５８を通ってドライバ
段４８に接続されている。
同様に、負電圧分圧器は負電圧調整器３０と演算増幅器
１６の出力端５６との間に結合されている。
負電圧分圧器６０は線６２を通って負ドライバ５０に接
続されている。
零入力電流回路６４は、演算増幅器１６からの零出力が
あるときに電流を維持するためにドライバ段４８と５０
との間に結合されている。
この回路も随意に、正信号を付加的に増幅するための正
の補助−極膜ステツノｅまたはステッピング　トランジ
スタ回路６６を有している。補助増幅器段回路６６は、
バイポーラトランジスタ６８を有するが、このトランジ
スタはエミッタ７０が正電圧レール２４に、ペース７２
が抵抗７４を通ってＰ型ＭＯ３−ＦＥＴ　　３２のソー
ス３４に接続されている。
トランジスタ６８のコーレクタ７６は、変換器出力端１
２に接続されている。補助増幅器段回路６６もＭＯＳ−
ＦＥＴ　　３２のソースへのトランジスタ６８のケ゛−
ドア２の接続部と、正電圧供給レール２４との間に配置
された抵抗７８を有している。
同様の形式で、とΩ回路はλ極トランジスタ８２を有す
る負補助段トランノスタ回路８０を有シティる。トラン
ジスタ８２のベース８４゛は抵抗８６を通ッテＭＯ５−
ＦＥＴ　　（Ｄ　７−、；ｒ、　４２に接続され、エミ
ッタ８７Ｆｉ負電圧レール２６に接続されている。負補
助増幅器段回路８０もトランジスタ８２のゲート８４と
、ＭＯＳ−ＦＥＴ　　４０のソース４２と負供給供給レ
ール２６との間に配置された抵抗８８を有している。ト
ランジスタ８２のコレクタ９０は、変換器出力端１２に
接続されている。
キャパシタと抵抗との直列回路９２は、変換器出力端１
２と大地とを接続していて、高周波振動を防止する。
Ｐ型チャンネルＭＯ５−ＦＥＴ　　３２のドレーン３６
と、正ドライバ段４８の大地４ＪＡ０５２とを接続する
正側負フィード　バック回路９４も含まれている。同様
に負側負フィードバック回路９６は、Ｎ型チャンネルＭ
ＯＳ−ＦＥＴ　　４０のドレーン４４と、負ドライバ段
５０の大地側とを接続している。
変換器出力端１２と、演算増幅器１６とを負入力端側に
おいて接続し、変換器出力電圧の一部分を演算増幅器１
６に戻して、変換器出力信号が演算増幅器１６への可聴
周波入力端におけ信号をたどるようにさせる負フィード
バック回路（９８において示されている）も含まれてい
る。
正電圧調整器２８は通常の型のもので、正供給レール２
４とツェナダイオード１０２との間の抵抗１００と、ツ
ェナダイオードに並列にして接地されたキーヤ・ぐシタ
１０４とを有する。同様の形式で、負電圧調整器３０は
、ツェナダイオード１０８に直列な抵抗１０６と、ツェ
ナダイオードに並列で接続されているキャノｅシタ１１
０とを有している。
正電圧分圧器段５４は、互いに直列となって正電圧調整
器２８と演算増幅器１６の出力端５６との間にある抵抗
１１２および１１４を有している。
同様に、負電圧分圧器段６０は、互いに直列となって負
電圧調整器３０と演算増幅器１６の出力端５６との間に
ある抵抗１１６および１１８を有している。
正ドライバ段４８は、抵抗１１４と１１４との間で正電
圧分圧器５４に線５８により零入力電流調整段６４に直
接に結合されたペース１２２を持つＰＮＰバイポーラト
ランジスタ１２０を有している。トランジスタ１２０の
コレクタ１２４は、抵抗１２６を経てＭＯＳ−ＦＥＴ　
　３２のゲート３８に、まだ抵抗１２８を経て正電圧レ
ール２４に接続されている。ＮＰＮＩ−ランジスタ１２
０のエミッタ１３０は抵抗１３２を経て接地されている
。
負ドライバ段５０は、零入力電流調整段６４への線６２
により、抵抗１１６と１１８との間の位置で負電圧分圧
器６０に直接に結合されたペース１３６を持つドライバ
ＰＮＰ　トランジスタ１３４を有している。トランジス
タ１３４のコレクタ１３８は抵抗１４０を経て、ＭＯＳ
−ＦＥＴ　　４０のケゝ−ト４６に、また抵抗１４２を
経て負電圧レール２６に接続されている。トランク２夕
１３４のエミッタ１４４は抵抗１４６を経て接地されて
いる。
、このようにして、谷ドライバ段４８および５０は関連
するＭＯＳ−ＦＥＴ　　３２および４０のダート３８お
よび４６と、関連する電力供給レール２４および２６と
の間の第７の抵抗１２８および１４２を有している。各
ドライバ段はまた、関連するＭＯＳ−ＦＥＴ　３２およ
び４０のゲート３８および４６と、関連するトランジス
タ１２０および１３４との間の第２の抵抗１２６および
１４０を有する。
第２の抵抗１３２および１４６は共通して接地されてい
る。
各ドライバ段４８および５０はまた、関連する電圧レー
ル２４および２６と、関連するＭＯＳ　−ＦＥＴ３２お
よび４０のゲート３８および４６との間に結合されたツ
ェナダイオード１４８および１５０を有している。ツェ
ナダイオード１４８および１５０は９Ｖであって、ＭＯ
Ｓ−’ＦＥＴ　電流を典型的に４．５Ａに制限する。
零入力電流１囲整段６４は、線５８および６２上の対応
する電圧分圧器段５４および６０からの入力端において
ドライバトランジスタ１２０および１３４のペース１２
２および１３６の間に直列接続された抵抗１５２および
１５４を有する。零入力電流調整段６４における７つの
抵抗１５４は可調整抵抗であって、零入力電流を調整す
るために抵抗を変えて、演算増幅器出力端５６において
は零電圧であっても、常にコレクタ・エミッタ′亀流が
あるようにする、ＡＢ級配置を作っている。
負フィードバック回路９４は、Ｐ型チャンネルＭＯ３−
ＦＥＴ　　３２のドレーン３６と、ドライバＮＰＮトラ
ンソスタ１２０のエミッタ１３０との間に並列に接続さ
れた抵抗１５６とキヤＡシタ１５８とを有している。同
機に、負フィードバック回路９６は、Ｎ型チャンイ・ル
ＭＯ３−ＦＥＴ　　４０のトレー７４４と、ＰＮＰ　）
ランソスタ１３４のエミッタ１４４との間でキャノｅシ
タ１６２に並列に接続された抵抗１６０を有している。
抵抗１３２は、Ｎ　Ｐ　Ｎ　ｌ＝ランジスタ１２０のエ
ミッタ１３０への負フィードバック接続部と、大地５２
との間に配置されている。同様′−に抵抗１４６は、負
フィードバック回路９６とＰＮＰトランジスタ１３４の
エミッタとの接続部と、大地５２との間に接続されてい
る。
全系統フィードバック回路９８は、互いに並列に接続さ
れ、変換器出力端１２７５・ら演算増幅器１６の負入力
端１７側へのフィードバック線に直列に接続されたキャ
ノｅシタ１６４と抵抗１６６とを有している。
キャパシタ１６８は、演算増幅器１６の出力端から演算
増幅器１６の負入力端１７側への負フィードバック　ル
ーフ０の中にある。キャパシタ１６８は増幅器の高周波
応動を行い、増幅器１６に高周波安定性を与える。演算
増幅器１６の負側への負入力端１７の抵抗と共に、大地
と演算増幅器１６の正入力端１５側との間の抵抗１８は
大地に対する電圧と、増幅器回路全体の利得とを確立す
る。
電圧調整器２８と３０とは、典型的に演算増幅器１６に
正と負との電圧を与える。
演算増幅器１６の出力端と、分圧器５４および６０との
間の抵抗１７０は、演算増幅器１６からの最大ドライブ
電流の制限を与える。
ＭＯＳ−ＦＥＴ　　トランジスタ１３２および１２０を
共通ノース接続部に接続して、それらのトランゾスｌを
供給レール２４および２６から大地に落すことにより、
最小ゲート・ソース電圧が必要とされるが、この電圧は
変換器出力端１２または負荷１４に使用される電圧から
は減らされない。通常のソース・フォロア回路は等価出
力に対して高い電力供給電圧を必要とし、その結果ケ゛
−トからソースへの付加された電圧降下は熱放出条件に
著しく影譬を与える。
模範回路においては、各成分は次の値を持っている。
抵　　　抗 ７ｇ　ゾ、７に　１００　　／　Ｋ ２Ｏ１０に　１０ろ　／に ２２　１０Ｋ　　／／２　．２．２に ７グ　　　２．２０オーム　　　　　　　／／’Ｉ　　
　　　　、２．．２に７ｇ　　　　　／オーム　　　　
　　　／／乙　　　　　、２．２　　Ｋｇ乙　　　、２
．２０オーム　　　　　　　１１ｇ　　　　　　２．２
Ｋｇｇ　　　　　／オーム　　　　　　　／２６　　　
　　グ、７に１２ｇ　　グ、７Ｋ　　／Ｓダ　、ダに／
３２　　／、２Ｋ　　／、５−６．２２　Ｋ／ゲ０　　
９．７に　　　　　　　／ｌ＞０　　　　．２２　Ｋ・
／ゲ、！　　　　　ｘｉ−、ｑＫ／乙乙　　　　　２Ｑ
（１７’に／４’乙　　　　／、、２Ｋ　　　　　　　
　　　　／７０　　　　　　９．７に／３２．　　　３
．９に キャノぐシタ ＩＯ’ｌ　　　　　１０マイクロフアラツド　　／乙ダ
　　　　　１００　　ＰＦ／１０　　　　１０　　　　
　　　　　　　　／乙ｇ　　　　　　　３０　　ＰＦ／
３ｇ　　　　１００　　ＰＦ ／乙２　　　１０ＯＰＦ 回路９２は０．７マイクロフアラツド　キャノＰシタと
７０オーム抵抗を有する。変換器１４Ｖｉ／マイクロヘ
ンリ　イ／グクタと直列なｇオーム負荷である。
演算増幅器１６は、反転モードに接続された型ＴＬＯｇ
／またはＩ−Ｍ３／ｇのもので、ツェナで安定化された
λ検電圧供給部２８および３０から電力を供給されるが
、これらの電力供給部は、演算増幅器１６に加えられる
正または負の７３Ｖを与えるツェナダイオード１０２お
よび１０８を有している。演算増幅器１６の出力電圧ス
イングは正常に正または負／θＶビークからピークへ制
限され、従って相補対のレベル移動トランジスタ１２０
および１３４により増幅されるが、これらのトランジス
タは９２　Ｆ’ＬＩθ５−ｎｐｎおよび９，２Ｐｕ５５
−ｐｎｐであってもよい。各トラン・ゾスタ１２０と１
３４とは電圧利得がはソゲで動作する。このＡ級段の絶
対熱安定度を得るためには、最小量の零入力電流が谷ト
ランジスタ１２０と１３４とを流れ、公称値／１０μ八
　であって、これは各トランジスタ１２０と１３４との
ベースを導通させるのに充分である。ＭＯＳ−ＦＥＴ　
　トランジスタ３２と４０との高いケ゛−ト入力抵抗は
、レベル移動増幅器におけるコレクタおよびエミッタ　
レジスタ抵抗の高い値を使用して運転および零入力電流
を減少させることを可能にするっ各Ｍｏ５−ＦＥｒ　　
）ランノスタ３２と４０とは、それぞれＰ型チャンネル
Ｈｉｔａｃｈｉ　　２　Ｓ　Ｊ　’ｌざ　とＮ型チャン
ネルＨｉｔａｃｈｉ／ＳＪ／３３　　であって、ソース
・ドレンを零入力状態ではソ１００　ｍＡ　　とし、フ
ル駆動における電流を／、ＩＩＡまで上げるよう構成さ
れるが、フル駆動　一点では／オーム　ソース抵抗７８
と８８とは／、りの電圧降下を示している。
若し２つのコ極ダーリントン　レジスタ６８と８２とが
出力段に使用されるならば（ＴＩＰ／４ｔ７ｐｍｐとＴ
ＩＰ　／’１２　ｎｐｎ　）、トランジスタ６８と８２
とは、／、ｌｌＶベース・エミッタ電圧に達するときだ
け導通し始める。トランジスタ６８と８２とは非常に高
い利得を示す。出力段の最大利得は２２にフィードバッ
ク抵抗１５６と１６０とにより制限されるが、これらの
抵抗はは＼゛／９の最大利得を生じる（すなわち、抵抗
１３２と抵抗１５６とを加えて抵抗１３２で割った値で
あって、／、、、２に＋２２Ｋを乙２にで割れば７９．
３　　となる）。
オーツ０ン　ルーツ　ユニット利得帯域幅が３．Ｓ×／
θのＴ　ＬＯｇ　／　　のような普通の演算増幅器は、
ドライバ段利得／夕を掛けることによりはｙλｌ、、２
ｋ　　の増幅器利得を生じる２０×１０Ｈ２において、
利得／７３を生じる。増幅器フィードバック比が全般に
３０：／であるために、正味ルーツ利得は、この値の／
／３０、　または公称ｇ７である。
ユニット利得帯域幅がり、θＸ１０Ｈｚ　　であるＬＮ
３／ｇのような高性能演算増幅器を入力段に使用すると
、全般の正味ループ利得／２５０が得られる。そのよう
なオリ得は適度のフィードバック（３０ｄＢ　）　　と
結合されて広い帯域幅において極めて低い歪みを生じる
。分圧器回路５４および６０と、苓入力電流調整回路６
４とは、演算増幅器１６からの出力零であるような時に
も非常に小さい零入力端子を保証し、従ってドライバ段
４８および５０は常に導通していて、信号が正から負な
る、およびその逆のときに、零りロッジング歪みを除い
ている。換言すれば、正と負との間に往来する信号の交
差において重なり合いがあり、λつのドライバ段４８お
よび５０は正と負との間のクロッシングにおいて動作す
る。
認められるであろうが、油動増幅器段６６および８０は
高電力レベルにおいてのみ動作するようになる。何故な
らば、トランジスタ６８および８２はベース電圧が予め
定められたレベルに達するまでは導通しないからである
。
Ωつの別個の負フィードバック回路９４および９Ｇは常
規ドライバ段利得よシ著しく高い利得を可能にするが、
ドライバ段における高い波形忠実度を保っている。
本発明によれば、増幅トランジスタにおける大きい電圧
降下は最早なくなり、スリュー率が高く表９、利得の故
に良好な周波数応動となり、零入力電流は小さくなシ、
電力放出は低くなり、従って熱の問題は無くなシ、電圧
および電力の点で小さい電力供給を利用して高い′電圧
、高い電力系統に相当する出力を達成することができる
。
本発明は例示的に説明したが、使用された用語は限定の
意味よりも用語の性質を示すものであることは理解され
るであろう。
明らかに、本発明の幾多の変形は上記の教示によシ可能
である。従って特許請求の範囲における符号は１更宜の
ためだけのものであり、決して限定するものでなく、特
に記載された以外にも実施され得ることは理解されるべ
きである。
【図面の簡単な説明】 図面は本発明の夫施例を示す回路図である。 １２・・変換器出力端、１５・・・入力端１６・・・差
動増幅器段　１７・・入力躊２４．２６・・電力供給接
続部 ２８．３０　・電流調整回路 ３２．４０・ＭＯＳ−ＦＥＴ ３４．４２　・ソース ３６．４４・・ドレーン ３８．４６−・・ゲート ４８．５０・・ドライバ段 ５２・・・大地 ６８．８２・・・トランジスタ ７０．８７・・・エミッタ ７２．８４・・ベース ７６．９０・・・コＬ／クタ １２０・・ＮＰＮトランジスタ １２２・・・ベース １２４・・・コレクタ １３０・・・エミッタ １３４・・・Ｐ　Ｎ　Ｐ　ｌ−ランノスタ１３６・・・
ベース １４４・・・エミッタ 手続補正書（方式） 昭和　　年　　月　　日 特許庁長官　若　杉　和　夫　殿 １、事件の表示　　　　昭和５８年特許願第１７６８７
５号２、発明の名称　　　　可聴周波増幅器回路３、補
正をする者 事件との関係　　出願人 氏　名　　　　ピータ−エイ　ホラスタイン外１名 ４、代理人

Claims (1)

  1. 【特許請求の範囲】 ／　入力可聴周波信を受信し処理して、−次可聴信号を
    与えるだめの入力端（１７）を持つ差動増幅器段（１６
    ）と、変換器出力端（１２）と、前記−次可聴倍号り受
    信してこれを増幅し、前記変換器出力端（１２）へ変換
    器信号を与えるだめの一次増幅段と、電流を供給するだ
    めの一極電流供給接続部（２４，２６）とを有する可聴
    周波増幅器回路において、前記−次増幅段は少なくとも
    １つのＭＯＳ−ＦＥＴ　　（金属酸化物半導体電界効果
    トランゾスタ）（３２，４０）を前記電流供給リードと
    変換器出力端（１２）との間の共通ソース接続部に有す
    ることを特徴とする、可聴周波増幅器回路。 λ　前記ＭＯＳ−ＦＥＴ　　（３２，４０）は前記電力
    供給接続部（２４，２６）に接続されたソース（３４，
    ４２）と、前記電流供給接続部（２４，２６）により基
    準化させられた電圧が加えられるダート（３８，４６）
    とを持ち、前記ケゝ−ト（３８，４６）と前記ソース（
    ３２，４２）との間に電圧差を確立して前記ＭＯ５−Ｆ
    ＥＴ　　を導通させ、かつ前記ＭＯＳ−ＦＥＴ　　（３
    ２，４０）は前記変換器出力端（１２）に接続されたド
    レーン（３６，４４）を持っていることを特徴とする特
    許請求の範囲第１項記載の回路。 ３　前記差動増幅器人力段出力端は大地を基準とされ、
    ざらに前記−次増幅段は前記−次可聴周彼信号を受信し
    て、その基準電圧を前記電力接続部（２４，２６）に変
    えて、前記ゲート（３８，４６）と前記電力接続部（２
    ４，２６）との間の電圧差を作り、前記ＭＯ３−ＦＥＴ
    　　（３２，４０）を導通させるようにするレベル移動
    ドライバ段（４８，５０）を有することを特徴とする特
    許請求の範囲第２項記載の回路。 グ　さらに前記変換器出力１（ｉ２）と前記差動増幅器
    入力段（１６）への前記入力端（１７）とを接続するフ
    ィードバック段（９８）を有し、変換器信号電圧の一部
    を前記入力端（１７）に加えて増幅された変換器信号が
    忠実に入力可聴波信をたどるようにすることを特徴とす
    る特許請求の範囲第３項言午載の回路。 タ　前記電流供給接続部（２４，２６）は正電圧レール
    （２４）と負電圧レール（２６）とを持ち、前記差動増
    幅器段（１６）Ｆｉ前記入力１（１５，１７）に接続さ
    れた演算増幅器（１６）を有し、前記演算増幅器（１６
    ）はそれぞれ正（２８）および負（３０）電流調整回路
    を経て前記正極レール（２４）に接続された正極側、お
    よび前記負極レール（２６）に接続された負供給側を持
    っていることを特徴とする特許請求の範囲第３項記載の
    回路。 乙　前記正極ソール（２４）に接続されたソース（３４
    ）を持つＰ型チャンネルＭＯＳ−ＦＥＴ（３２）と、前
    記負極ソール（２６）Ｋ接続されたソース（４２）を持
    つＮ型チャンネルＭＯ５−ＦＥＴ（４０１とを有し、前
    記ＰおよびＮ型ＭＯ３−Ｆ　Ｅ　Ｔ　　の前記ドレーン
    （３６，４４）は前記変換器出力端（１２）に接続され
    ていて、前記ノベル移動ドライバ段（４８）は前記演算
    増幅器（１６）の出力端と前記正供給レール（２４）と
    大地と前記Ｐ型チャンネ゛ルＭＯＳ−ＦＥＴ　　（３２
    ）の前記ゲート（３８）とを接続するＮＰｒ１ランソス
    タ（１２０）を有し、前記レベル移動ドライバ段（５０
    ）は前記演算増幅器（１６）の出力端と前記負供給レー
    ル（２６）と大地と前記Ｎ型チャンネルＭＯ’５−ＦＥ
    Ｔ（４０）の前記ケ゛−ト（４４）とを接続するＰＮＰ
    トランジスタ（１３４）を有することを特徴とする特許
    請求の範囲第３項記載の回路。 ７　前記Ｐ型ＭＯ５−ＦＥ丁　（３２）の前記ドレーン
    （３６）と、前記ＮＰＮドライバ段（４８）の大地側と
    、を接続する正側フィードバック回路（９４）と、前言
    己Ｎ型チャンネルＭＯ３−ＦＥＴ（４０）の前記ドレー
    ン（４４）と、前記ＮＰＮドライバ段（５０）の大地側
    とを接続する負側フィードバンク回路（９５）とを有す
    ることを特徴とする特許請求の範囲第３項記載の回路。 ｇ　　前記ｘＰｘドライバ段（４８）は、前記演算増幅
    器（１６）の前記出力端に接続されたベース（１２２）
    と、前記正供給レール（２４）への前記Ｐ型チャンネル
    ＭＯ５−ＦＥＴ　　（３２）の前記ダート（３８）に接
    続されたコレクタ（１２４）と、大地（５２）に接続さ
    れたエミッタ（１３０）とを持つパイ、Ｉ？−ラトラン
    ノスタ（１２０）を有し、前記ＰＮＰドライバ段（５０
    ）は前記演算増幅器（１６）の前記出力端に接続された
    ペース（１３６）と、前記貞レール（２６）への前記Ｎ
    型チャンネルＭＯ３−ＦＥＴ　　（４Ｑ　）の前記ケゞ
    −ト（４６）に接続されたコレクタと、大地（５２）に
    接続されたエミッタ（１４４）とを持つ−マイポーラト
    ランジスタ（１３４）を有することを特徴とする特許請
    求の範囲第７項記載の回路。 ９　前記正供給レール（２４）に接続されたエミッタ（
    ７０）と、前記Ｐ型チャンネルＭＯ５−ＦＥＴ（３２）
    の前記ソース（３４）に接続されたベース（７２）と、
    前記変換器出力端（１２）に接続されたコレクタ（７６
    ）と持つＰＮＰノぐイポーラトランジスタ（６Ｂ）と、
    前記負供給レール（２６）に接続されたエミッタ（８７
    ）と、前記Ｎ型チャンネルＭＯ３−ＦＥＴ　　（４０）
    の前記ソース（４２）に接続されたペース（８４）と、
    前記変換器出力端（１２）に接続されたコレクタ（９０
    ）とを持つＮＰＮパイポーラトランソスタ（８２）とを
    有することを特徴とする特許請求の範囲第ｇ項目己載の
    回路。
JP58176875A 1982-09-23 1983-09-24 可聴周波増幅器回路 Pending JPS59131207A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US422260 1982-09-23
US06/422,260 US4483016A (en) 1982-09-23 1982-09-23 Audio amplifier

Publications (1)

Publication Number Publication Date
JPS59131207A true JPS59131207A (ja) 1984-07-28

Family

ID=23674081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58176875A Pending JPS59131207A (ja) 1982-09-23 1983-09-24 可聴周波増幅器回路

Country Status (4)

Country Link
US (1) US4483016A (ja)
EP (1) EP0104852A3 (ja)
JP (1) JPS59131207A (ja)
CA (1) CA1194941A (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4728903A (en) * 1986-05-02 1988-03-01 Reiffin Martin G Class A high-fidelity amplifier
US4743860A (en) * 1987-03-10 1988-05-10 Seeburg Phonograph Corporation Audio power amplifier
US4973916A (en) * 1987-12-11 1990-11-27 Mcbaik Electronics, Ltd. Operational amplifier driven power amplifier
US4991221A (en) * 1989-04-13 1991-02-05 Rush James M Active speaker system and components therefor
US4954787A (en) * 1989-05-18 1990-09-04 Brisson Bruce A Audio signal transmission system with noise suppression network
AT393576B (de) * 1989-09-28 1991-11-11 Philips Nv Schaltungsanordnung zur elektronischen pegelsteuerung eines tonsignals
US5247581A (en) * 1991-09-27 1993-09-21 Exar Corporation Class-d bicmos hearing aid output amplifier
US5302917A (en) * 1993-02-12 1994-04-12 Concorso James A Linear amplifier circuit for audio equipment
US5814953A (en) * 1995-12-18 1998-09-29 Thomson Consumer Electronics, Inc. Power amplifier predriver stage
US6476678B1 (en) * 2000-08-04 2002-11-05 Maxim Integrated Products, Inc. High performance amplifier circuits using separate power supplies
US7786799B2 (en) * 2008-03-21 2010-08-31 Cirrus Logic, Inc. Trimming technique for high voltage amplifiers using floating low voltage structures
DK2963814T3 (en) * 2014-07-03 2018-11-12 Bang & Olufsen As Class AB amplifier with bias control
US9973180B2 (en) 2015-12-30 2018-05-15 Industrial Technology Research Institute Output stage circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5437450A (en) * 1977-08-29 1979-03-19 Hitachi Ltd Source-follower type mos amplifier circuit
JPS5514775A (en) * 1978-07-18 1980-02-01 Seiko Epson Corp Amplifier circuit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3601712A (en) * 1968-12-17 1971-08-24 Bell & Howell Co Source follower
US3924070A (en) * 1970-03-16 1975-12-02 Webster Electric Co Inc Voice gated amplifier
JPS5838965B2 (ja) * 1974-10-31 1983-08-26 ソニー株式会社 ゾウフクカイロ
JPS4966057A (ja) * 1972-10-27 1974-06-26
US3872390A (en) * 1973-12-26 1975-03-18 Motorola Inc CMOS operational amplifier with internal emitter follower
GB1508228A (en) * 1974-11-12 1978-04-19 Sony Corp Transistor circuits
JPS5855685B2 (ja) * 1975-09-03 1983-12-10 株式会社日立製作所 ゾウフクカイロ
JPS52123848A (en) * 1976-04-12 1977-10-18 Seiko Epson Corp Amplifier
JPS5375749A (en) * 1976-12-16 1978-07-05 Sony Corp Power amplifier circuit
US4194165A (en) * 1978-06-28 1980-03-18 Skulski Peter J Miniature guitar amplifier
CH631047B (fr) * 1979-07-13 Ebauches Electroniques Sa Amplificateur pour signaux alternatifs.
US4390851A (en) * 1980-11-25 1983-06-28 Rockwell International Corporation Monolithic microwave amplifier having active impedance matching

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5437450A (en) * 1977-08-29 1979-03-19 Hitachi Ltd Source-follower type mos amplifier circuit
JPS5514775A (en) * 1978-07-18 1980-02-01 Seiko Epson Corp Amplifier circuit

Also Published As

Publication number Publication date
CA1194941A (en) 1985-10-08
US4483016A (en) 1984-11-13
EP0104852A3 (en) 1986-07-30
EP0104852A2 (en) 1984-04-04

Similar Documents

Publication Publication Date Title
JP3631426B2 (ja) 高出力増幅器
US5475343A (en) Class AB complementary output stage
JPS59131207A (ja) 可聴周波増幅器回路
US4335360A (en) Class AB push-pull amplifiers
US4339677A (en) Electrically variable impedance circuit with feedback compensation
US4595883A (en) Emitter-follower type single-ended push-pull circuit
US6104244A (en) Amplifier having a rail-to-rail output stage
US5710522A (en) Amplifier having an active current source
US4063185A (en) Direct coupling type power amplifier circuit
JPS61214807A (ja) 増幅回路
JP2869664B2 (ja) 電流増幅器
US4357578A (en) Complementary differential amplifier
US5070308A (en) Working point adjusting circuit for a power amplifier
JP3273813B2 (ja) 増幅器
US7102440B2 (en) High output current wideband output stage/buffer amplifier
JPH0369441B2 (ja)
US5057790A (en) High efficiency class A amplifier
US4345215A (en) Audio frequency power amplifier circuit
JPH0752815B2 (ja) プツシユプル増幅器
JPS631768B2 (ja)
US5162752A (en) Working point adjusting circuit for a single power amplifier having multiple output channels
US4220930A (en) Quasi-linear amplifier with feedback-controlled idling currents
JPS6123689B2 (ja)
JP2520053B2 (ja) 増幅器
JPS5834045B2 (ja) 電圧制御可変利得回路