JPS59126345A - フラグ同期誤差抽出回路 - Google Patents
フラグ同期誤差抽出回路Info
- Publication number
- JPS59126345A JPS59126345A JP58001135A JP113583A JPS59126345A JP S59126345 A JPS59126345 A JP S59126345A JP 58001135 A JP58001135 A JP 58001135A JP 113583 A JP113583 A JP 113583A JP S59126345 A JPS59126345 A JP S59126345A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- synchronizing
- synchronization
- error
- phase jitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ディ・ゾタル信号処理回路における同期誤差
抽出回路に係り、さらに詳しくは、ディジタル信号処理
形式による復調サングリング結果から位相ジッタの大き
さを抽出し、同期誤差と抽出した位相ジッタの大きさと
の比較結果によシフラグ同期動作を制御するフラグ同期
誤差抽出回路に関するものである。
抽出回路に係り、さらに詳しくは、ディジタル信号処理
形式による復調サングリング結果から位相ジッタの大き
さを抽出し、同期誤差と抽出した位相ジッタの大きさと
の比較結果によシフラグ同期動作を制御するフラグ同期
誤差抽出回路に関するものである。
従来のフラグ同期は、フラグを検出時のその時点におけ
る同期誤差、すなわち、同期信号クロックのエツジと復
調結果におけるデータ変化点との差を検出し、その検出
外だけ同期信号クロックを伸縮し、同期をとるというや
り方であった。そのため伝送回線では、商用電源周波数
で約１０°ｐ−ｐ（最高１５°ｐ−ｐ）、５〜１ＯＨ２
で最高２３０Ｐ −Ｐの位相ジッタが存在し、それが伸
縮幅に加わり、また復調回路のジッタもこれに加わるの
で、同期化回路が不安定に動作する。すなわち、同期ク
ロックがいつも伸縮をくり返し、いつまでたっても安定
しないという欠点があった。
る同期誤差、すなわち、同期信号クロックのエツジと復
調結果におけるデータ変化点との差を検出し、その検出
外だけ同期信号クロックを伸縮し、同期をとるというや
り方であった。そのため伝送回線では、商用電源周波数
で約１０°ｐ−ｐ（最高１５°ｐ−ｐ）、５〜１ＯＨ２
で最高２３０Ｐ −Ｐの位相ジッタが存在し、それが伸
縮幅に加わり、また復調回路のジッタもこれに加わるの
で、同期化回路が不安定に動作する。すなわち、同期ク
ロックがいつも伸縮をくり返し、いつまでたっても安定
しないという欠点があった。
例えば、ＦＳＸ （周波数偏移変調）信号のディジタル
信号処理による復調処理は以下のようにして３
ｒｉ 従来は行なわれている。すなわち、各同期クロック周期
において、ｍ回の復調サンプリングを行なうとすると、
ｍ個の′０”又はＩｔ １ｊｊの復調結果が得られ、そ
のｍ個の値より多数決原理を用い、当該周期の復調結果
として、“０″又は１″′を採用する。又、同期誤差と
しては、多数決をとった時の少数側の個数を採用すると
いうものである。
信号処理による復調処理は以下のようにして３
ｒｉ 従来は行なわれている。すなわち、各同期クロック周期
において、ｍ回の復調サンプリングを行なうとすると、
ｍ個の′０”又はＩｔ １ｊｊの復調結果が得られ、そ
のｍ個の値より多数決原理を用い、当該周期の復調結果
として、“０″又は１″′を採用する。又、同期誤差と
しては、多数決をとった時の少数側の個数を採用すると
いうものである。
第１図はｍ＝１０の場合であり、同期信号クロックのあ
る１周期の復調結果は＠１”ガる復調サンプリング結果
が７個、０″なる復調サンプリング結果が３個であった
事を示し、従って、多数決原理により当該周期の復調値
はｔ 、 ＄１、同期誤差は３サンプル分である事を示
す。
る１周期の復調結果は＠１”ガる復調サンプリング結果
が７個、０″なる復調サンプリング結果が３個であった
事を示し、従って、多数決原理により当該周期の復調値
はｔ 、 ＄１、同期誤差は３サンプル分である事を示
す。
しかし、上記のようにして抽出された、同期誤差は、明
らかに不正確である。一般に復調回路はジッタを与える
し、伝送路にもジッタがあるため、上記のようにして得
られた同期誤差は、真の同期誤差とジッタ分が合成され
たものである。例えば、完全に同期していてもジッタは
絶えず存在する為、上記のようにして得られた同期誤差
は′０″′とな特開昭５９−１２６３４５ （２） らずジッタ分が現れる訳である。
らかに不正確である。一般に復調回路はジッタを与える
し、伝送路にもジッタがあるため、上記のようにして得
られた同期誤差は、真の同期誤差とジッタ分が合成され
たものである。例えば、完全に同期していてもジッタは
絶えず存在する為、上記のようにして得られた同期誤差
は′０″′とな特開昭５９−１２６３４５ （２） らずジッタ分が現れる訳である。
従って、上記のようにして得られた同期誤差分同期信号
クロックを伸縮すると、いつまでたっても同期せず、絶
えず、同期信号クロックのエツジが伸縮され、同期クロ
ックは不安定動作を繰返す結果となる。
クロックを伸縮すると、いつまでたっても同期せず、絶
えず、同期信号クロックのエツジが伸縮され、同期クロ
ックは不安定動作を繰返す結果となる。
本発明の目的は、前記した従来技術の欠点をなくし、同
期化動作によって同期信号クロックが不安定に伸縮され
ることのない同門誤差抽出回路を提供することにある。
期化動作によって同期信号クロックが不安定に伸縮され
ることのない同門誤差抽出回路を提供することにある。
本発明の特徴は、復調サンプリング結果から位相ノック
の大きさを抽出し、かつ、前記のようにして得られた同
期誤差を、ある個数の周期の間にて平均化し、その平均
値と位相ジッタの大きさを比較し、平均値が位相ジッタ
より大きいときのみ、その平均同期誤差分だけ同期信号
クロックを伸縮して同期をとるようにした点である。
の大きさを抽出し、かつ、前記のようにして得られた同
期誤差を、ある個数の周期の間にて平均化し、その平均
値と位相ジッタの大きさを比較し、平均値が位相ジッタ
より大きいときのみ、その平均同期誤差分だけ同期信号
クロックを伸縮して同期をとるようにした点である。
以下、第２図、第３図に従って本発明の一実施５
”Ｉｊ 例を説明する。第２図のフロチャートは、同期誤差抽出
について示したものであって、まず、本発明の原理をフ
ァクシミリ装置用低速モデムを例にとり以下説明する。
”Ｉｊ 例を説明する。第２図のフロチャートは、同期誤差抽出
について示したものであって、まず、本発明の原理をフ
ァクシミリ装置用低速モデムを例にとり以下説明する。
伝送速度３００ 、ｔ？−、サンプリンク速度９６００
ピツトノ？−セコンド、同期ハ、Ｈｎｔｃフラグ同期方
式にて行なっている。まず、同期信号クロックも３００
Ｈｚであるので、１周期当り３２個の復調サンプリン
グ結果が得られる事に注意する。それをＳ（ｎ、ｍ）、
ｎ＝１ 、２、−３２で示す。ｍは、この３２個が含ま
れる同期信号クロックの周期を示す。その周期の復調結
果ｄ（→は、多数決原理により判定するのが合理的だか
ら、とする。ただし、 ２ △（ｍ）＝Σ Ｓ（ｎ、ｍ） ・・・・
・・・・・（２）ｎ＝１ である。
ピツトノ？−セコンド、同期ハ、Ｈｎｔｃフラグ同期方
式にて行なっている。まず、同期信号クロックも３００
Ｈｚであるので、１周期当り３２個の復調サンプリン
グ結果が得られる事に注意する。それをＳ（ｎ、ｍ）、
ｎ＝１ 、２、−３２で示す。ｍは、この３２個が含ま
れる同期信号クロックの周期を示す。その周期の復調結
果ｄ（→は、多数決原理により判定するのが合理的だか
ら、とする。ただし、 ２ △（ｍ）＝Σ Ｓ（ｎ、ｍ） ・・・・
・・・・・（２）ｎ＝１ である。
まず、復調サンプリング結果から、位相ジッタ６１Ｉ゛
の大きさを次のようにして求める。すなわち、連続する
２周期のΔ（、ｎ）の和を３２を法としてとっていく。
２周期のΔ（、ｎ）の和を３２を法としてとっていく。
即ち、モジュロ３２で和をとるという事であり、このよ
うにして得られた“０″でない和とモジュロ３２との差
の最大値で、サンプリング個数（今の時は８個）の２５
％より小さいものを位相ジッタの大きさとして採用する
。
うにして得られた“０″でない和とモジュロ３２との差
の最大値で、サンプリング個数（今の時は８個）の２５
％より小さいものを位相ジッタの大きさとして採用する
。
δ（へ）＝８八へＡＸ ｌ ３２− （△（ｒｒＤ十△
（ｍ＋１ ） （ｍｏｄ ３２ ）月−〜＜ ｍ ＜
Ｎ ・・・・・・（３
）ここで、２５％としたのはデータをまちがいなく判定
するにはブックはこれより小さくなくてはならないから
である。
（ｍ＋１ ） （ｍｏｄ ３２ ）月−〜＜ ｍ ＜
Ｎ ・・・・・・（３
）ここで、２５％としたのはデータをまちがいなく判定
するにはブックはこれより小さくなくてはならないから
である。
同期誤差は、ＨＤＬＣフラグが、” ０１１１１１１０
”という８ビツトシーケンスであるので、従来技術で述
べた同期誤差抽出法で得た値の８個の３２を法とする和
をとり相加平均する。これを平均同期誤差と呼ぶ事にす
る。
”という８ビツトシーケンスであるので、従来技術で述
べた同期誤差抽出法で得た値の８個の３２を法とする和
をとり相加平均する。これを平均同期誤差と呼ぶ事にす
る。
以上のようにした得られた位相ノックの大きさと平均同
期誤差とを比較し、後者が前者より太き７１１ い時にのみ、同期信号クロックの伸縮を行ない同期をと
る。
期誤差とを比較し、後者が前者より太き７１１ い時にのみ、同期信号クロックの伸縮を行ない同期をと
る。
以上の同期誤差抽出は、汎用の８ビットマイクロコンピ
ュータ−にて行なうが、そのときのフローチャートを第
２図に示す。第２図において、５は式（１）及び（２）
の計算をする事、６は計算５の結果と△（（ロ）から同
期誤差分を見つける事、７はΔ（→＋Δ（ｍ＋１）を３
２を法として計算する事、８は式（３）の計算をする事
、９は平均同期誤差を求める事、１０はＨＤＬＣフラグ
０１１１１１１０ ’″が送られてきたか否かの判定を
する事、１１は平均同期誤差が位相ジッタより大きいか
否かの判定をする事、１２は同期クロックを伸縮し同期
をとる事を示す。
ュータ−にて行なうが、そのときのフローチャートを第
２図に示す。第２図において、５は式（１）及び（２）
の計算をする事、６は計算５の結果と△（（ロ）から同
期誤差分を見つける事、７はΔ（→＋Δ（ｍ＋１）を３
２を法として計算する事、８は式（３）の計算をする事
、９は平均同期誤差を求める事、１０はＨＤＬＣフラグ
０１１１１１１０ ’″が送られてきたか否かの判定を
する事、１１は平均同期誤差が位相ジッタより大きいか
否かの判定をする事、１２は同期クロックを伸縮し同期
をとる事を示す。
第３図は上記動作の機能ブロック図であって、入力は毎
周期３２個の復調サンシリング値である場合である。第
３図において、１３は多数決判定回路で、入力データが
得られたところで、復調サンプリング精果に多数決原理
を適用し、人力データを判定するものである。１４はフ
ラグ検出回路で、前記多数決判定回１４１３での判定結
果から同期誤差をｎ開昭５９−１２６３４５ （３） 抽出するものである。１５は同期誤差抽出回路で、直前
周期の同期誤差と、フラグ検出回路１４での抽出結果か
ら１３２」を法として和をとるものである。
周期３２個の復調サンシリング値である場合である。第
３図において、１３は多数決判定回路で、入力データが
得られたところで、復調サンプリング精果に多数決原理
を適用し、人力データを判定するものである。１４はフ
ラグ検出回路で、前記多数決判定回１４１３での判定結
果から同期誤差をｎ開昭５９−１２６３４５ （３） 抽出するものである。１５は同期誤差抽出回路で、直前
周期の同期誤差と、フラグ検出回路１４での抽出結果か
ら１３２」を法として和をとるものである。
１６は位相ジッタ抽出回めで、同期誤差抽出回路１５で
の抽出結果と、過去の結果から位相ジッタを抽出するだ
めのものである。１７は同期誤差平均化回路で、同期誤
差の過去８周期（８ビツト）の相加平均をとるものであ
る。１８は同期化回路で、同期誤差平均化回路１７より
フラグが送られてきたか否かを判定と、それが送られて
きたならば、平均同期誤差が位相ジッタより大きいか否
かを判定し、同期クロック６１″を入力して平均同期誤
差外同期クロックを伸縮して同期をとるものである。す
なわち、同期化回路１８により、位相ジッタの大きさと
平均同期誤差とを比較し、平均同期誤差が位相ジッタよ
り大きいときのみに、同期信号クロックの伸縮を行なっ
て同期をとり、出力として得るというものである。
の抽出結果と、過去の結果から位相ジッタを抽出するだ
めのものである。１７は同期誤差平均化回路で、同期誤
差の過去８周期（８ビツト）の相加平均をとるものであ
る。１８は同期化回路で、同期誤差平均化回路１７より
フラグが送られてきたか否かを判定と、それが送られて
きたならば、平均同期誤差が位相ジッタより大きいか否
かを判定し、同期クロック６１″を入力して平均同期誤
差外同期クロックを伸縮して同期をとるものである。す
なわち、同期化回路１８により、位相ジッタの大きさと
平均同期誤差とを比較し、平均同期誤差が位相ジッタよ
り大きいときのみに、同期信号クロックの伸縮を行なっ
て同期をとり、出力として得るというものである。
上述の実施例からも明らかなように本発明により１１
れば、位相ジッタの影響を吸収して同期化を図れるので
、同期信号クロックの安定が極めて高い。
、同期信号クロックの安定が極めて高い。
また同期信号クロック不安定によるデータエラーが防止
できるという効果もある。
できるという効果もある。
第１図は従来技術における問題点を説明するための図で
あって、同期信号クロックと復調サンプリング結果を示
しである。第２図は、本発明の原理説明をするためのも
ので、マイクロコンピュータで行なう場合の・クエネラ
ルフローチャート、第３図は本発明の一実施例を示す同
期誤差抽出回路図である。 １３・・・多数決判定回路、１４・・・フラグ検出回路
、１５・・・同期誤差抽出回路、１６・・・位相ジッタ
抽出回路、１７・・・同期誤差平均化回路、１８・・・
同期化回路。 代理人 弁理士 秋 本 正 実 第１図 第３図 乙 グ １″ 手続補正書（自発） 昭和５ｇ年ｊ月 ′１日 特許庁長官若杉和夫 殿 １、事件の表示 昭和 ５ｇ 年％願第 ７７３５号 ２、発明の名称 フラグ同期誤差抽出回路３、補正をす
る者 事件との関係 特許出願人イ１
所 （居所） 氏名（名称） （５１０）株式会社 日立製作所４、
代理人 住 所 東京都港区西新橋１丁目６番１４号
デトロイトビル７、補正の対象 明細書中、発明の詳
細な説明の欄及び図面８、 ｈｎ正の内容 別紙のと
おり １１・〔 （１）、明細書、発明の詳細な説明の欄中、第６頁／行
目からλ行目に、「すなわち、連続する」とあるを、「
すなわち、データ変化点の存在する隣り合った」と補正
する。 （２）、同、第６頁７行目から／ざ行目までを下記のと
おり補正する。 「大きさとして採用する。 ここで３４としたのは、データをまちがいなく判定する
のにはソックはこれより小さくなくてはならないからで
ある。 δ（へ）；８△ＭＡＸ ｌ ３２− （Δ（ｍ）＋Δ（
ｎ） （ｍｏｄ ３２））Ｉ −（３）ｍ、ｎＥ８−Σ
Ｎ ここでΣ、は周期Ｎまでのデータ変化点の存在する隣り
合った一周期の集合で、 Σ、＝（（ｍ、ｎ）１−ω〈ｍ＜ｎ＜Ｎ、かつｍ＜ｔ＜
ｎなる任意のｔに対して△（ｇ＝ｏまたは３２）である
。 同期誤差は、ＨＤＬＣ（ハイデータリンク）フラグが、
＠０１１１１１１０” という２個のデータ・２
イｉ 変化点を有するｒビットシーケンスであるので、従来技
術で述べた同期訓差抽出法で得た値の２個の３．２を法
とする和をとり相加平均する。これを平均同期誤差と呼
ぶことにする。」（３）、同第７頁ｒ行目に「Δ（ｍ＋
１）を」とあるを「Δ（ｎ）を」と補正する。 （４）、同、第♂頁７行目に「同期誤差の過去を周期（
ｔピット）の」とあるを、「同期誤差のデータ変化点を
有する隣り合ったλ周期の」と補正する。 （５）、添付図面第２図を、別紙補正図面第一図の如く
補正する。 以 上
あって、同期信号クロックと復調サンプリング結果を示
しである。第２図は、本発明の原理説明をするためのも
ので、マイクロコンピュータで行なう場合の・クエネラ
ルフローチャート、第３図は本発明の一実施例を示す同
期誤差抽出回路図である。 １３・・・多数決判定回路、１４・・・フラグ検出回路
、１５・・・同期誤差抽出回路、１６・・・位相ジッタ
抽出回路、１７・・・同期誤差平均化回路、１８・・・
同期化回路。 代理人 弁理士 秋 本 正 実 第１図 第３図 乙 グ １″ 手続補正書（自発） 昭和５ｇ年ｊ月 ′１日 特許庁長官若杉和夫 殿 １、事件の表示 昭和 ５ｇ 年％願第 ７７３５号 ２、発明の名称 フラグ同期誤差抽出回路３、補正をす
る者 事件との関係 特許出願人イ１
所 （居所） 氏名（名称） （５１０）株式会社 日立製作所４、
代理人 住 所 東京都港区西新橋１丁目６番１４号
デトロイトビル７、補正の対象 明細書中、発明の詳
細な説明の欄及び図面８、 ｈｎ正の内容 別紙のと
おり １１・〔 （１）、明細書、発明の詳細な説明の欄中、第６頁／行
目からλ行目に、「すなわち、連続する」とあるを、「
すなわち、データ変化点の存在する隣り合った」と補正
する。 （２）、同、第６頁７行目から／ざ行目までを下記のと
おり補正する。 「大きさとして採用する。 ここで３４としたのは、データをまちがいなく判定する
のにはソックはこれより小さくなくてはならないからで
ある。 δ（へ）；８△ＭＡＸ ｌ ３２− （Δ（ｍ）＋Δ（
ｎ） （ｍｏｄ ３２））Ｉ −（３）ｍ、ｎＥ８−Σ
Ｎ ここでΣ、は周期Ｎまでのデータ変化点の存在する隣り
合った一周期の集合で、 Σ、＝（（ｍ、ｎ）１−ω〈ｍ＜ｎ＜Ｎ、かつｍ＜ｔ＜
ｎなる任意のｔに対して△（ｇ＝ｏまたは３２）である
。 同期誤差は、ＨＤＬＣ（ハイデータリンク）フラグが、
＠０１１１１１１０” という２個のデータ・２
イｉ 変化点を有するｒビットシーケンスであるので、従来技
術で述べた同期訓差抽出法で得た値の２個の３．２を法
とする和をとり相加平均する。これを平均同期誤差と呼
ぶことにする。」（３）、同第７頁ｒ行目に「Δ（ｍ＋
１）を」とあるを「Δ（ｎ）を」と補正する。 （４）、同、第♂頁７行目に「同期誤差の過去を周期（
ｔピット）の」とあるを、「同期誤差のデータ変化点を
有する隣り合ったλ周期の」と補正する。 （５）、添付図面第２図を、別紙補正図面第一図の如く
補正する。 以 上
Claims (1)
- ディジタル信号処理方式による変復調装置のフラグ同期
誤差抽出回路において、同期信号クロックの各周期での
全てのサンプリング値から嶺該周期に対する同期誤差を
抽出する手段と、伝送回線および変復調装置に起因する
位相ジッタの大きさを検出する手段と、該検出された同
期誤差を平均化する同期誤差平均化手段と、前記検出さ
れた位相ジッタの大きさと平均化された同期誤差とを比
較する手段とを備え、該比較結果において、平均化され
た同期誤差が位相ジッタよシ大きいときのみ、平均同期
誤差分だけ同期信号クロックを伸縮して同期をとること
を特徴とするフラグ同期誤差抽出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58001135A JPS59126345A (ja) | 1983-01-10 | 1983-01-10 | フラグ同期誤差抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58001135A JPS59126345A (ja) | 1983-01-10 | 1983-01-10 | フラグ同期誤差抽出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59126345A true JPS59126345A (ja) | 1984-07-20 |
Family
ID=11492997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58001135A Pending JPS59126345A (ja) | 1983-01-10 | 1983-01-10 | フラグ同期誤差抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59126345A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4870659A (en) * | 1987-08-29 | 1989-09-26 | Fujitsu Limited | FSK demodulation circuit |
-
1983
- 1983-01-10 JP JP58001135A patent/JPS59126345A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4870659A (en) * | 1987-08-29 | 1989-09-26 | Fujitsu Limited | FSK demodulation circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06216651A (ja) | デジタルｆｍ復調装置 | |
| JP2513331B2 (ja) | 搬送波再生器 | |
| JPS59126345A (ja) | フラグ同期誤差抽出回路 | |
| JPH069359B2 (ja) | 位相変調データ復調装置 | |
| JPH0223100B2 (ja) | ||
| JP3132043B2 (ja) | クロック抽出回路 | |
| JPS6229239A (ja) | サイクリツク情報伝送装置におけるフレ−ム同期方式 | |
| JP2725486B2 (ja) | ポインタ処理回路 | |
| JP3717476B2 (ja) | 直交周波数分割多重信号のキャリア周波数誤差検出方法及びその装置 | |
| JP2665055B2 (ja) | 位相同期ループ回路 | |
| JP3090696B2 (ja) | Ｆｓｋ復調回路 | |
| KR100201281B1 (ko) | 팩시밀리 모뎀에서의 클럭 복구방법 및 회로 | |
| JP3728769B2 (ja) | 復調回路 | |
| JPS63184438A (ja) | デジタルｆｍ復調回路 | |
| JP3399003B2 (ja) | ディジタル携帯電話における復調装置 | |
| JPS5937752A (ja) | フレ−ム同期方式 | |
| JPS6247030B2 (ja) | ||
| JP2891814B2 (ja) | ディジタルｐｌｌ回路 | |
| JPH0818614A (ja) | 同期用符号検出回路 | |
| JPS58119253A (ja) | ビツト同期抽出装置 | |
| JPS62152277A (ja) | 信号処理装置 | |
| JPS6173441A (ja) | 同期装置 | |
| JPH06152575A (ja) | 位相同期回路 | |
| JPH11196075A (ja) | ビット同期回路 | |
| JPH02108338A (ja) | スペクトラム拡散信号復調回路 |