JPS59123052A - 実行トレ−ス方式 - Google Patents
実行トレ−ス方式Info
- Publication number
- JPS59123052A JPS59123052A JP57229222A JP22922282A JPS59123052A JP S59123052 A JPS59123052 A JP S59123052A JP 57229222 A JP57229222 A JP 57229222A JP 22922282 A JP22922282 A JP 22922282A JP S59123052 A JPS59123052 A JP S59123052A
- Authority
- JP
- Japan
- Prior art keywords
- trace
- execution
- microinstruction
- level
- microprogram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明はマイクロ命令の実行結果金トレースメモリに格
納する実行トレース方式に関するものである。
納する実行トレース方式に関するものである。
従来技術と問題点
マイクロプログラム制御装置に於いソ、マイクロステッ
プに関する情報を蓄積する実行トレース方式は、マイク
ロプログラムのデバッグ、障害解析、性能評価等を目的
としている。そして、この種の実行トレース方式に於い
ては、マイクロプログラムの実行速度を低下させないこ
と、限られたトレースメモリを有効利用するーこと、及
びデータ解析の煩雑さをなくすことが要求されている。
プに関する情報を蓄積する実行トレース方式は、マイク
ロプログラムのデバッグ、障害解析、性能評価等を目的
としている。そして、この種の実行トレース方式に於い
ては、マイクロプログラムの実行速度を低下させないこ
と、限られたトレースメモリを有効利用するーこと、及
びデータ解析の煩雑さをなくすことが要求されている。
第１図は従来例のブロック線図であシ、１は演算回路２
２からの各信号に対応して実行されるマイクロ命令のア
ドレスが格納され、この信号が加えられたときに該当ア
ドレスを出力するマイクロプログラムマツバ１１、マイ
クロプログラムジ−ケンサル、マイクロ命令が２格納さ
れているマイクロプログラムメモリ１３、パイプライン
レジスタ１４、分岐条件選択回路１５から成るマイクロ
プログラム制御部、２は演算レジスタ２１ 、演算回路
２２から成るマイクロプログラム演算制御部、３はトレ
ースメモリ３１、トレース制御回路３２から成るデータ
収集装置、４は表示装置である。また、第２図はマイク
ロプログラムメモリ１３ｇ格納されているマイクロ命令
のフォーマットの一例を示し、ＢＯＰはマイクロプログ
ラム制御部ｌの動作モードを指定する分岐制御フィール
ド、ＡＯＰは演算制御部制御フィールド、ＢＡＤは分岐
先のアドレスを示す分岐アドレスフィールドである。
２からの各信号に対応して実行されるマイクロ命令のア
ドレスが格納され、この信号が加えられたときに該当ア
ドレスを出力するマイクロプログラムマツバ１１、マイ
クロプログラムジ−ケンサル、マイクロ命令が２格納さ
れているマイクロプログラムメモリ１３、パイプライン
レジスタ１４、分岐条件選択回路１５から成るマイクロ
プログラム制御部、２は演算レジスタ２１ 、演算回路
２２から成るマイクロプログラム演算制御部、３はトレ
ースメモリ３１、トレース制御回路３２から成るデータ
収集装置、４は表示装置である。また、第２図はマイク
ロプログラムメモリ１３ｇ格納されているマイクロ命令
のフォーマットの一例を示し、ＢＯＰはマイクロプログ
ラム制御部ｌの動作モードを指定する分岐制御フィール
ド、ＡＯＰは演算制御部制御フィールド、ＢＡＤは分岐
先のアドレスを示す分岐アドレスフィールドである。
マイクロプログラムジ−ケンサシはアイクロプログラム
メモリ１３のアドレスを指定し、指定したアドレスに書
込まれているマイクロ裾令を読出すものであシ、読出さ
れたマイクロ命令はパイプラインレジスタ１４にセット
される。パイプラインレジスタ１４はセットされたマイ
クロ命令の分岐制御フィールドＢＯＰ 、演算制御部制
御フィールドＡＯＰ 。
メモリ１３のアドレスを指定し、指定したアドレスに書
込まれているマイクロ裾令を読出すものであシ、読出さ
れたマイクロ命令はパイプラインレジスタ１４にセット
される。パイプラインレジスタ１４はセットされたマイ
クロ命令の分岐制御フィールドＢＯＰ 、演算制御部制
御フィールドＡＯＰ 。
分岐アドレスフィールドＢＡＤ ’ｅそれぞれ分岐条件
選択回路１５、マイクロプログラム演算制御部２、マイ
クロプログラムシーケンサ１２に加える。分岐条件選択
回路１５は、分岐制御フィールドＢＯＰの内容を解読し
、解読結果に基づいてマイクロプログラムシーケンサ１
２の動作を制御するものでアシ、分岐制御フィールドＢ
ＯＰがＰＣ＋１モードである場合には、指定するアドレ
スを順次歩進させる制御信号をマイクロプログラムジ−
ケンサルに加え、分岐モードの場合は、分岐アドレスフ
ィールドＢ−ＡＤの内容あるいはマイクロプログラムマ
ツバ１１の出力信号をそのまま出力させる制御信号をマ
イクロプログラムシーケンサ［に加えるものである。
選択回路１５、マイクロプログラム演算制御部２、マイ
クロプログラムシーケンサ１２に加える。分岐条件選択
回路１５は、分岐制御フィールドＢＯＰの内容を解読し
、解読結果に基づいてマイクロプログラムシーケンサ１
２の動作を制御するものでアシ、分岐制御フィールドＢ
ＯＰがＰＣ＋１モードである場合には、指定するアドレ
スを順次歩進させる制御信号をマイクロプログラムジ−
ケンサルに加え、分岐モードの場合は、分岐アドレスフ
ィールドＢ−ＡＤの内容あるいはマイクロプログラムマ
ツバ１１の出力信号をそのまま出力させる制御信号をマ
イクロプログラムシーケンサ［に加えるものである。
データ収集装置３はマイクロアドレスバス１データバス
等に接続されておシ、データ収集装置３内のトレース制
御回路３２は、マイクロ命令が１つ読出される毎に分岐
条件選択回路１５の出力信号、マイクロプログラムジ−
ケンサシの入力信号、演算レジスタ２１の出力信号等の
各種実行トレースデータをトレースメモリ３１に記憶さ
せる。このようにすることによシ、マイクロプログラム
のハードウェア或はソフトウェアに負担をかけることな
く実行トレースが可能であるが、次のような欠点があっ
た。
等に接続されておシ、データ収集装置３内のトレース制
御回路３２は、マイクロ命令が１つ読出される毎に分岐
条件選択回路１５の出力信号、マイクロプログラムジ−
ケンサシの入力信号、演算レジスタ２１の出力信号等の
各種実行トレースデータをトレースメモリ３１に記憶さ
せる。このようにすることによシ、マイクロプログラム
のハードウェア或はソフトウェアに負担をかけることな
く実行トレースが可能であるが、次のような欠点があっ
た。
即ち、一般にマイクロプログラムは何レベルかのプログ
ラムレベルを持つが、上述した実行トレース方式に於い
ては、マイクロプログラムのレベルと無関係に各種デー
タを実行トレースする為、第３図（Ａ）に示すように、
プログラムレベルＰＯのマイクロプログラムｘ１、レベ
ルＰ１のマイクロプロクラムｙ１、レベルＰ２のマイク
ロプログラムｚルベルＰ１のマイクロプログラムｙ２、
レベルＰＯのマイクロプログラムｘ２が順次実行された
とすると、トレースメモリ３１には同図ＣＢ）に示すよ
うに、マイクロプログラムｘｉ、 ｙＬ Ｚｌ ｙ２．
ｘ２に関するデータＤＯＩ、 Ｄｌｌ、 Ｄ２． Ｄ
Ｉ２．００２が順次格納されることになる。従って、特
定のプログラムレベル（例えばプロゲラ台レベルＰＯ）
の実行結果のみを知りたい場合は、各種データが混在し
ている実行トレースの内容から、プログラムレベルＰＯ
のデータＤ−０１、ＤＯ２ｐＯ２中ると言う煩雑な作業
を行なわなければならない欠点があると共に、実行トレ
ースメモリ３１の利用効率が悪い欠点がある。
ラムレベルを持つが、上述した実行トレース方式に於い
ては、マイクロプログラムのレベルと無関係に各種デー
タを実行トレースする為、第３図（Ａ）に示すように、
プログラムレベルＰＯのマイクロプログラムｘ１、レベ
ルＰ１のマイクロプロクラムｙ１、レベルＰ２のマイク
ロプログラムｚルベルＰ１のマイクロプログラムｙ２、
レベルＰＯのマイクロプログラムｘ２が順次実行された
とすると、トレースメモリ３１には同図ＣＢ）に示すよ
うに、マイクロプログラムｘｉ、 ｙＬ Ｚｌ ｙ２．
ｘ２に関するデータＤＯＩ、 Ｄｌｌ、 Ｄ２． Ｄ
Ｉ２．００２が順次格納されることになる。従って、特
定のプログラムレベル（例えばプロゲラ台レベルＰＯ）
の実行結果のみを知りたい場合は、各種データが混在し
ている実行トレースの内容から、プログラムレベルＰＯ
のデータＤ−０１、ＤＯ２ｐＯ２中ると言う煩雑な作業
を行なわなければならない欠点があると共に、実行トレ
ースメモリ３１の利用効率が悪い欠点がある。
発明の目的
本発明は前述した如き欠点を改善したものであり、その
目的は特定のマイクロ命令の実行結果のみを容易に知る
ことができるようにすると共に、トレースメモリの利用
効率を向上させることにある。以下実施例について詳細
に説明する。
目的は特定のマイクロ命令の実行結果のみを容易に知る
ことができるようにすると共に、トレースメモリの利用
効率を向上させることにある。以下実施例について詳細
に説明する。
発明の実施例
第４図は本発明の実施例のブロック線図であシ、３′は
データ収集装置、３２′はオアゲー）３３の出力信号ｅ
が′１″の時、各種データ管トレースメモリ３１に記憶
させるトレース制御回路、あはプログラムレベー設定信
％ａの入力端子、あはレベー判定無効信号すの入力端子
、あはトレースレベル指定レジスタ、３７は比較器、あ
はトレースレベル無効レジスタであシ、他の第１図と同
一符号は同一部分を表わしている。また、第５図はマイ
クロプログラムメモリ１３に格納されているマイクロ命
令のフォーマットの一例を示した図で、ＰＬはマイクロ
命令のプログラムレベルを示すプログラムレベルフィー
ルドであシ、他の第２図と同一符号は同一部分を表わし
ている。
データ収集装置、３２′はオアゲー）３３の出力信号ｅ
が′１″の時、各種データ管トレースメモリ３１に記憶
させるトレース制御回路、あはプログラムレベー設定信
％ａの入力端子、あはレベー判定無効信号すの入力端子
、あはトレースレベル指定レジスタ、３７は比較器、あ
はトレースレベル無効レジスタであシ、他の第１図と同
一符号は同一部分を表わしている。また、第５図はマイ
クロプログラムメモリ１３に格納されているマイクロ命
令のフォーマットの一例を示した図で、ＰＬはマイクロ
命令のプログラムレベルを示すプログラムレベルフィー
ルドであシ、他の第２図と同一符号は同一部分を表わし
ている。
特定ノブログラムレベルのマイクロ命令の実行結果のみ
をトレースメモリ３１に格納する場合は、入力端子あか
らトレースレベル指定レジスタあに、実行トレースする
プログラムレベルを示すプログラムレベル設定信号ａを
加える孝共に、入力端子あからトレースレベル無効レジ
スタあに加えるレベル判定無効信号ｂｒ’ｏ”とする。
をトレースメモリ３１に格納する場合は、入力端子あか
らトレースレベル指定レジスタあに、実行トレースする
プログラムレベルを示すプログラムレベル設定信号ａを
加える孝共に、入力端子あからトレースレベル無効レジ
スタあに加えるレベル判定無効信号ｂｒ’ｏ”とする。
これにより、トレースレベル指定レジスタ３６には、実
行）ｖ−スするマイクロ命令のプログラムレベルがセッ
トされ、トレースレベル無効レジスタあには′０＃がセ
ットされる。
行）ｖ−スするマイクロ命令のプログラムレベルがセッ
トされ、トレースレベル無効レジスタあには′０＃がセ
ットされる。
パイプラインレジスタ１４にマイクロ命令がセットされ
ると、マイクロ命令のプログラムレベルを示すプログラ
ムレベルフィールドＰＬの内容は比較器３７に加えられ
る。比較器３７はプログラムレベルフィールドＰＬの内
容とトレースレベル指令レジスタあの内容が一致した時
、その出力信号ｃｆ”１＃とじ、不一致の時はその出力
信号ｅｆ″′０”とし、オアゲートおに加えるものであ
る。オフグー）３３は比較器３７の出力信号Ｃとトレー
スレベル無効レジゝスタ郭の出力信号ｄとの論理和を取
シ、トレース制御回路３２′に加えるものでちゃ、この
場合、信号ｄが′０”であるので、比較器３７の出力信
号Ｃが′１ｎの時のみ１、即ち、トレースレベル３指定
レジスタあにセットされたプログラムレベルと、バイブ
ラインレジスタ１４にセットされたマイクロ命令のプロ
グラムレベルとが一致した時のみ、その出力信号ｅｔ”
ｌ”とする。トレース制御回路３２′は前述したように
、オアゲート３３の出力信号ｅが６１”の時のみ、各種
データをトレースメモリ３１に格納するものであるから
、第６図（Ａ）に示すように、プログラムレベルがＰＯ
，Ｐｉ、 Ｐ２と異なるマイクロプログラムｘｉ、 ｘ
２． ｙｌ・ｙＬＺｅ実行する場合に於いても、トレー
スレベル指定レジスタあにセットされたプログラムレベ
ル（例えばプログラムレベルＰＯがセットされていると
する）のマイクロプログラムＸ１１Ｘ２に関する各種デ
ータＤＯＩ、００２のみを、同図（Ｂ）に示すように、
トレースメモリ３１に格納することができ石。
ると、マイクロ命令のプログラムレベルを示すプログラ
ムレベルフィールドＰＬの内容は比較器３７に加えられ
る。比較器３７はプログラムレベルフィールドＰＬの内
容とトレースレベル指令レジスタあの内容が一致した時
、その出力信号ｃｆ”１＃とじ、不一致の時はその出力
信号ｅｆ″′０”とし、オアゲートおに加えるものであ
る。オフグー）３３は比較器３７の出力信号Ｃとトレー
スレベル無効レジゝスタ郭の出力信号ｄとの論理和を取
シ、トレース制御回路３２′に加えるものでちゃ、この
場合、信号ｄが′０”であるので、比較器３７の出力信
号Ｃが′１ｎの時のみ１、即ち、トレースレベル３指定
レジスタあにセットされたプログラムレベルと、バイブ
ラインレジスタ１４にセットされたマイクロ命令のプロ
グラムレベルとが一致した時のみ、その出力信号ｅｔ”
ｌ”とする。トレース制御回路３２′は前述したように
、オアゲート３３の出力信号ｅが６１”の時のみ、各種
データをトレースメモリ３１に格納するものであるから
、第６図（Ａ）に示すように、プログラムレベルがＰＯ
，Ｐｉ、 Ｐ２と異なるマイクロプログラムｘｉ、 ｘ
２． ｙｌ・ｙＬＺｅ実行する場合に於いても、トレー
スレベル指定レジスタあにセットされたプログラムレベ
ル（例えばプログラムレベルＰＯがセットされていると
する）のマイクロプログラムＸ１１Ｘ２に関する各種デ
ータＤＯＩ、００２のみを、同図（Ｂ）に示すように、
トレースメモリ３１に格納することができ石。
マタ、マイクロプログラムメモリ１３に格納されている
全てのマイクロ命令を実行トレースする場合ハ、入力端
子あからトレースレベル無効レジスタあに加えるレベル
判定無効信号すを“１”とし、トレースレベル無効レジ
スタあに−ｉ ″１２セットスる。これによシ、オアゲ
ートおの出力信号Ｃは常に′″１”となるので、トレー
ス制御回路３２′は全てのマイクロ命令の実行結果をト
レースメモリ３１に格納することになる。
全てのマイクロ命令を実行トレースする場合ハ、入力端
子あからトレースレベル無効レジスタあに加えるレベル
判定無効信号すを“１”とし、トレースレベル無効レジ
スタあに−ｉ ″１２セットスる。これによシ、オアゲ
ートおの出力信号Ｃは常に′″１”となるので、トレー
ス制御回路３２′は全てのマイクロ命令の実行結果をト
レースメモリ３１に格納することになる。
尚、実施例に於いては、マイクロ命令にプログラムレベ
ルフィールドＰＬｔ設け、該プログラムレベルフィール
ドＰＬの内容に基づいて、特定のプログラムレベルのマ
イクロ命令の実行結果のみをトレースメモリ３１に格納
するようにしたが、本発明はこれに限られるものではな
く、例えば、マイクロ命令に、マイクロ命令の番号を示
すフィールドを設け、該フィールドの内容に基づいて、
特定のマイクロ命令の実行結果のみをトレースメモリ３
１に格納する等、マイクロ命令に、実行トレース制御に
関する情報を収容する実行トレース制御フィールドを設
け、該実行トレース制御フィールドの内容に基づいて特
定のマイクロ命令の実行結果のみをトレースメモリ３１
に格納させるようにしても良いことは勿論である。また
、実施例に於いては説明しなかったが、比較器３７の出
力信号−Ｃｔ−１そ・の他詳細な実行トレース（例えば
カウンタを利用してトレース回数を制−する等）をする
為の制御信号とすることも可能である。
ルフィールドＰＬｔ設け、該プログラムレベルフィール
ドＰＬの内容に基づいて、特定のプログラムレベルのマ
イクロ命令の実行結果のみをトレースメモリ３１に格納
するようにしたが、本発明はこれに限られるものではな
く、例えば、マイクロ命令に、マイクロ命令の番号を示
すフィールドを設け、該フィールドの内容に基づいて、
特定のマイクロ命令の実行結果のみをトレースメモリ３
１に格納する等、マイクロ命令に、実行トレース制御に
関する情報を収容する実行トレース制御フィールドを設
け、該実行トレース制御フィールドの内容に基づいて特
定のマイクロ命令の実行結果のみをトレースメモリ３１
に格納させるようにしても良いことは勿論である。また
、実施例に於いては説明しなかったが、比較器３７の出
力信号−Ｃｔ−１そ・の他詳細な実行トレース（例えば
カウンタを利用してトレース回数を制−する等）をする
為の制御信号とすることも可能である。
発明の詳細
な説明したように、本発明はマイクロ命令に実行トレー
ス制御に関するプログラムレベル等の情報を収容する実
行トレース制御フィールド（実施例に於いてはプログラ
ムレベルフィールドＰＬ）を設けると共に、外部からの
実行トレースに関するプログラムレベル等の条件を格納
する条件設定レジスタ（実施例に於いてはトレースレベ
ル指定レジスタ３６）ヲ設け、実行トレース制御フィー
ルドと条件設定レジスタとの内容に基づいて、マイクロ
命令の実行結果をトレースメモリに格納するか否かを制
御するものであるから、希望する特定のマイクロ命令の
実行結果のみ金トレースメモリに格納できる利点がある
と共に、トレースメモリの利用効率を高いものとするこ
とができる利点がある。
ス制御に関するプログラムレベル等の情報を収容する実
行トレース制御フィールド（実施例に於いてはプログラ
ムレベルフィールドＰＬ）を設けると共に、外部からの
実行トレースに関するプログラムレベル等の条件を格納
する条件設定レジスタ（実施例に於いてはトレースレベ
ル指定レジスタ３６）ヲ設け、実行トレース制御フィー
ルドと条件設定レジスタとの内容に基づいて、マイクロ
命令の実行結果をトレースメモリに格納するか否かを制
御するものであるから、希望する特定のマイクロ命令の
実行結果のみ金トレースメモリに格納できる利点がある
と共に、トレースメモリの利用効率を高いものとするこ
とができる利点がある。
第１図は従来例のブロック線図、第２図は従来例のマイ
クロ命令のフォーマットを例示した図、第３図（Ａ）、
ＣＢ）は従来例に於けるプログラムレベルとトレースメ
モリの内容との関係を示す図、第４図°は本発明の実施
例のブロック線図、第５図は本発明のマイクロ命令のフ
ォーマット？ 例示した図、第６図（Ａ）、（Ｂ）は本
発明に於けるプログラムレベルとトレースメモリの内容
との関係を示す図である。 １はマイクロプログラム制御部、２はマイクロプログラ
ム演算制御部、３．３’はデータ収集装置、４は表示装
置、１１はマイクロプログラムマ、ツバ、νはマイクロ
プログラムシーケンサ、１３はマイクロプログラムメモ
リ、１４はパイプラインレジスタ、１５は分岐条件選択
回路、２１は演算レジスタ、２２は演算回路、３１はト
レースメモリ、３２．３２’はトレース制御回路、おは
オアゲー）、３４．３５は入力端子、あはトレースレベ
ル指定レジスタ、３７は比較器、あはトレースレベル無
効レジスタである。 特許出願人 富士電機製造株式会社 （外１名）代理人
弁理士 玉 蟲 久 丘部 （外３名）第 １ 図 」 第２図 第３図 （Ａ） ’ （Ｂ）第５図 第６図 （Ａ） ’ （ｅ） ＰＯ円 Ｐ２
クロ命令のフォーマットを例示した図、第３図（Ａ）、
ＣＢ）は従来例に於けるプログラムレベルとトレースメ
モリの内容との関係を示す図、第４図°は本発明の実施
例のブロック線図、第５図は本発明のマイクロ命令のフ
ォーマット？ 例示した図、第６図（Ａ）、（Ｂ）は本
発明に於けるプログラムレベルとトレースメモリの内容
との関係を示す図である。 １はマイクロプログラム制御部、２はマイクロプログラ
ム演算制御部、３．３’はデータ収集装置、４は表示装
置、１１はマイクロプログラムマ、ツバ、νはマイクロ
プログラムシーケンサ、１３はマイクロプログラムメモ
リ、１４はパイプラインレジスタ、１５は分岐条件選択
回路、２１は演算レジスタ、２２は演算回路、３１はト
レースメモリ、３２．３２’はトレース制御回路、おは
オアゲー）、３４．３５は入力端子、あはトレースレベ
ル指定レジスタ、３７は比較器、あはトレースレベル無
効レジスタである。 特許出願人 富士電機製造株式会社 （外１名）代理人
弁理士 玉 蟲 久 丘部 （外３名）第 １ 図 」 第２図 第３図 （Ａ） ’ （Ｂ）第５図 第６図 （Ａ） ’ （ｅ） ＰＯ円 Ｐ２
Claims (1)
- マイクロ命令の実行結果をトレースメモリに格納する実
行トレース方式に於いて、実行結果を前記トレースメモ
リに格納するマイクロ命令の条件をセットする条件設定
レジスタ全役けると共に、前記マイクロ命令に実行トレ
ース制御に関する情報を収容する実行トレース制御フィ
ールドを設け、前記条件設定レジスタの内容と前記実行
トレース制御フィールドの内容とに基づいて、マイクロ
命令の実行結果を前記トレースメモリに格納するか否か
を制御することｔ−％徴とする実行トレース方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57229222A JPS59123052A (ja) | 1982-12-29 | 1982-12-29 | 実行トレ−ス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57229222A JPS59123052A (ja) | 1982-12-29 | 1982-12-29 | 実行トレ−ス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59123052A true JPS59123052A (ja) | 1984-07-16 |
Family
ID=16888736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57229222A Pending JPS59123052A (ja) | 1982-12-29 | 1982-12-29 | 実行トレ−ス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59123052A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01102653A (ja) * | 1987-10-14 | 1989-04-20 | Nec Corp | マイクロ・プログラム制御方式 |
-
1982
- 1982-12-29 JP JP57229222A patent/JPS59123052A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01102653A (ja) * | 1987-10-14 | 1989-04-20 | Nec Corp | マイクロ・プログラム制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7334161B2 (en) | Breakpoint logic unit, debug logic and breakpoint method for a data processing apparatus | |
| JPS5834862B2 (ja) | アレイ・プロセツサ | |
| JPH035835A (ja) | マイクロプロセッサ | |
| JPS62197830A (ja) | デ−タ処理システム | |
| JP3237858B2 (ja) | 演算装置 | |
| JPH07120338B2 (ja) | 共同プロセッサによる命令の実行をデータプロセッサが調整する方法および該データプロセッサ | |
| JP2993975B2 (ja) | 中央演算処理装置 | |
| JPS59123052A (ja) | 実行トレ−ス方式 | |
| JPS5826584B2 (ja) | デ−タ処理装置 | |
| JPH0588884A (ja) | 状態モード設定方式 | |
| JPH04359323A (ja) | マイクロコンピュータ | |
| JP2633263B2 (ja) | データ転送制御装置 | |
| JPS6365983B2 (ja) | ||
| JPH0454636A (ja) | プロセッサ | |
| JPS6057435A (ja) | マイクロプロセツサ | |
| JPH11259291A (ja) | マイクロコンピュータの命令解読装置 | |
| KR20010052868A (ko) | 에뮬레이터 시스템에서 사용자 메모리를 업데이트하기위한 방법 및 시스템 | |
| JPS63271542A (ja) | Ｒｏｍデバツガ | |
| JPH09274612A (ja) | ベクトル処理装置 | |
| JPS63629A (ja) | デ−タ処理方式 | |
| Fenner et al. | MASCO: The Design of a Microprogrammed Processor | |
| JPS6155731A (ja) | コンデイシヨンコ−ド判定機能を備えるプロセツサ | |
| JPS6015969B2 (ja) | マイクロ命令アドレス生成方式 | |
| JPS6235947A (ja) | 制御装置 | |
| JPS62111336A (ja) | デバツグ方式 |