JPS5912212B2

JPS5912212B2 - サイリスタの消弧方式

Info

Publication number: JPS5912212B2
Application number: JP53074676A
Authority: JP
Inventors: 昌彦赤松
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1978-06-19
Filing date: 1978-06-19
Publication date: 1984-03-21
Also published as: JPS5439560A

Description

【発明の詳細な説明】この発明は、所要消弧時間の短縮および消弧手段の簡略
化を図つたサイリスタの消弧方式に関する。

従来のサイリスタは周知のように、アノード・カソード
間を所要時間逆バイアスして消弧するものであわ、この
ような消弧方法ではターンオフタイムが充分短か＜なく
、たとえば、１０ｔｔＳｅｃ以下にすることは困難であ
つた。

特に、たとえば、５０Ａ以上の電流のサイリス５夕や
高電圧サイリスタ（たとえば、８００Ｖ以上）では、タ
ーンオフタイムを短縮することが困難であつた。

このため、消弧手段が複雑となサ、また、消弧のために
生ずる損失が大きく、特に、高周波スイッチングに対し
て、この問題が大きかつた。１０また、従来ゲートタン
オフサイリスタとして周知のように、ゲートに逆バイア
スをかけることにより、ターンオフできるサイリスタが
ある。

しかし、このゲートターンオフサイリスタは、たとえば
、ＩＯＡ以上の大電流素子を得ることが困難で１５ある
とともに、たとえば、６００Ｖの高圧素子をも得ること
が困難であつた。一方、トランジスタは３０Ａ程度以上
の中電流で３００Ｖ以上の高圧化を得るのが困難であり
、静耐圧（ＶｏＥｏやＶＯＢＯなど）としては得られて
２０も、高速高周波スイッチング用途には、２次降伏の
問題では実用が困難であつた。

また、トランジスタはサイリスタに比較すると、許容サ
ージ電流耐量が小さいため、電力スイッチング用には不
適である。したがつて、サイリスタの欠点をトラン２５
ジスタで補なうことが困難であつた。この発明は、上
記従来の電力用スイッチング素子の欠点にかんがみなさ
れたもので、サイリスタのアノードとカソード間を逆バ
イアスするとともに、ゲートにも逆バイアスするサイリ
スタの消、弧３０方式において、そのゲート逆バイアス
に要する損失を軽減することを目的とする。以下、この
発明に係る一実施例について説明すると、第１図はこの
発明のサイリスタ消弧方式の原理構成を説明するための
接続図であわ、同図の３５１は直流電源を示し、この電
源１の正・負両極間には負荷２およびサイリスタ３が直
列に接続されている。

サイリスタ３に並列匡、アノード逆バイアス電源４とア
ノード逆バイアススイツチ５との直列回路が接続されて
おり、このアノード逆バイアス電源４とアノード逆バイ
アススイツチ５とからなる第１逆バイアス手段７が形成
されている。

このアノード逆バイアス電源４は点線で示すように、ア
ノード逆バイアスコンデンサ４ａに置換することもでき
る。また、８はサイリスタ３のゲートを逆バイアスする
ための第２の逆バイアス手段であり、サイリスタ３のゲ
ートとカソードに接続されている。

次に、この発明の原理となる方式の動作について第２図
を併用して説明すると、同図における時間Ｔ，の時点で
、サイリスタ３のゲートに第２図Ｃに示すように、点弧
パルス１ｇｆを与え、サイリスタ３を点弧させると、第
２図ｂに示す順方向電流Ｉａｆがサイリスタ３に流れる
。この間、サイリスタ３電圧Ｖ３は第２図ａに示すよう
に、順電圧降下のみとなる。さて、次に、サイリスタ３
を消弧するに当Ｄ１第１逆バイアス手段７によシ、サイ
リスタ３のアノードに、アノード逆バイアス電圧Ｖａｒ
（第２図ａ）を時間Ｔ７からＴ４までの間印加するよう
に、アノード逆バイアススイツチ５を閉成する。

その後、時間Ｔ，でサイリスタ電圧Ｖ３はほぼ平常順電
圧ＡｆＶＣ達する。な｝、時間Ｔ４〜Ｔ，は過渡再起順
電圧上昇期間である。そして・時間Ｔ２〜Ｔ４がアノー
ド逆バイアス時間Ｔａｒである。一方、上記のように、
サイリスタ３のアノードに逆バイアス電圧を印加するこ
とによジ、サイリスタ３の電流１３は時間Ｔ２から逆方
向電流１ａｒ（第２図ｂ）が流れ、蓄積キヤリアを放出
する。そして、この蓄積キヤリアの放出がほぼ終了し、
逆電流１ａｒがほぼ零になつた時間Ｔ，〜Ｔ４からアノ
ード逆バイアスを終了させて順電圧に移行するとともに
、第２逆バイアス手段８によりゲート逆バイアス電流Ｉ
ｇｒをサイリスタ３のゲートに流し始める。この時間Ｔ
３〜Ｔ４はアノード逆バイアスとゲート逆バイアスとの
重なシ期間Ｔｕ（第２図ｃ）である。

この重なり期間Ｔｕはある方が望ましいことは云うまで
もないが、必らずしも必要とせず、Ｔｕ＝ｏあるいはＴ
ｕく０、すなわち、Ｔ３〉（であつてもよい。換言すれ
ば、アノード逆バイアスを終ジ、順方向電圧への移行零
点通過時点Ｔ４以後、その直後（Ｔ３−Ｔ４，ｔｕ＝ｏ
）または弱干の時間（接合Ｊ２が充分回復していないた
めに、再点弧するときの遅れ時間で、数μＳｅｃ〜数１
０μＳｅｃ）Ｔｄだけ遅れて（Ｔ３〉Ｔ４，ｔＵ＜Ｏ）
ゲート逆バイアスしても、この発明の第１義的効果を発
揮することができる。

この第１義的効果は後に詳述するが、接合Ｊ２が完全に
回復しない状態で一担順電圧を阻止して後、上記弱干の
時間だけ遅れて再びブレークオーバーして再点弧し、消
弧失敗に陥いることを防止することである。

これらの点を明瞭にするため【、サイリスタ３の電圧Ｖ
３の波形を第３図ａに示してあジ、ゲート逆バイアスの
時間的関係を第３図ｂ−ｊに示している。

このうち第３図Ｂ，ｃは順バイアス開始時点Ｔ４の前後
に跨つてゲート逆バイアスしたものであシ、第３図Ｄ，
ｅは順バイアス開始時点Ｔ４直後からゲート逆バイアス
したものである。

また、第３図ｆは時点Ｔ４より遅れて時点Ｔｄよ勺ゲー
ト逆バイアスしたものであり、同図のｇは前後に分れて
、ゲート逆バイアスしたもの、そして、同図のｈ−ｊは
それぞれ上記第３図Ｂ，ｃ，ｆに対応させて、パルス列
でゲート逆バイアスさせたものである。このように、順
電圧再印加後の再点弧（プレークオーバ）は、相当な時
間遅れをもつて生じる場合も多いので、パルス列で逆バ
イアスしても、充分な再点弧防止効果がある。

このパルス列逆バイアス法では、ゲート逆バイアス手段
の主回路との絶縁手段（パルストランス類）を小型化で
きる。これらに共通することは、少なくとも、順電圧印
加開始時点Ｔ４以後、少なくとも再点弧遅れ時点Ｔｄ以
前Ｋゲート逆バイアスをかける点である。さらに、ここ
で重要なのは、アノード逆バイアスの終了後（再起順電
圧印加開始時Ｔ４以後）もゲート逆バイアスを時点Ｔ６
までかけ続けることである。以上のように、ゲート逆バ
イアス時間Ｔｇｒは時点Ｔ２−Ｔ６間にある。そして、
この発明の特徴は、順電圧印加後逆バイアス電流を漸減
させることであジ、次にこれらの特徴に関して詳述する
。

第４図は上記第２図の動作波形に対する各期間の接続状
態を示すモード原理図であり、同図ＶＣ．｝いて、サイ
リスタ３は少なくともＰＮＰＮ４層構造をもち、それぞ
れアノード電極Ａ１カソード電極Ｋ１ゲート電極Ｇを有
する。

な訃、同図はカソード側ゲート（Ｐゲート）の場合を示
し、アノード側ゲート（Ｎゲート）の場合は、第１のＮ
層（Ｎ１）にゲート電極を設けるが、以下、Ｐゲート
のサイリスタについて述べる。

この第４図に訃いて、まず第４図ａの場合は、第２図に
訃ける時間Ｔ，〜Ｔ３の状態でアノード逆バイアス電圧
Ａｒのみが印加される。そして、この間、接合Ｊｌ，Ｊ
３のそれぞれの近傍のキヤリアを放出し、逆電流１ｒと
して現われる。この接合Ｊｌ，Ｊ３近傍のキヤリアが放
出されＪると、逆電圧を接合Ｊｌ，Ｊ３で分担し、こ
れを阻止する。Ｌかし、まだ、接合Ｊ２近傍のキヤリア
は残存し、再結合を待たないと、順方向阻止能力を回復
しない。（従来のアノード逆バイアスのみによるターン
オフでは、上記再結合完了までに二要する時間が長く
、これが所要ターンオフタイムの大部分を決定していた
訳である。）次に、時間Ｔ３〜Ｔ４の重なり時間Ｔｕ中
の接続モードを第４図ｂに示す。

この場合、時間Ｔ２一Ｔ３すなわち、゛アノード逆バイ
アスとゲート逆バイアスとを同時に加えるようにしても
よいことは云うまでもない。いま、この第４図ｂの状態
に卦いては、アノード逆バイアスＶａｒにて、上記接合
Ｊｌ，Ｊ３近傍の残存キヤリアの放出を継続している。

少なくとも、第４図ａの状態で、まだ残存していた接合
Ｊｌ，Ｊ３近傍の弱干のキヤリアを放出する。他方、ゲ
ート逆バイアスＪｇｒによつて、上記接合Ｊ２近傍の多
量の残存キヤリアを放出させようとする。ところが、も
し、Ｔ２−Ｔ３とすれば、すなわち、最初からアノード
逆バイアスとゲート逆バイアスとを同時に行なつたよう
な場合、（少なくとも、接合Ｊｌ，Ｊ３近傍のキヤリア
が多量に残存し、逆電流１ａｒが流れ、逆方向阻止能力
をまだ充分回復していない時点でゲート逆バイアスを開
始した場合）、アノード逆バイアスによるアノード逆電
流１ａｒが接合Ｊ２を順バイアスしてしまい、ゲート逆
バイアスの目的たる接合Ｊ２のキヤリアの放出（接合Ｊ
２の阻止能力回復）は不可能になる。また、ゲート電極
が配置された近傍では、カソード端子Ｋ一第２逆バイア
ス手段８−ゲート電極Ｇ一第２Ｐ層Ｐ２一第１Ｎ層Ｎ１
一第１Ｐ層Ｐ１−アノード電極Ａ一第１逆バイアス手段
７を通るルーブによつても接合Ｊ２が順バイアスされる
。

そして、第１逆バイアス手段７が第２逆バイアス手段８
１ｔｃ．打ち勝つて、ゲート電流１ｇが順方向となる事
態も生じる。したがつて、接合Ｊｌ，Ｊ３の回復以前、
すなわち、アノード逆電流１ａｒが充分減少しない以前
にゲート逆バイアスすることは無駄となＶ１ゲート逆バ
イアス回路装置の損失となる。

換言すれば、最も有効なゲート逆バイアスは、アノード
逆方向電流Ｊａｒが十分減少してから印力Ｄすることで
あり１アノード逆バイアス開始時点Ｔ２よ勺もゲート逆
バイアス時点Ｔ３を遅らせると良い。次に、同じ第４図
ｂのモードに訃いて、アノード逆バイアスによるアノー
ド逆電流１ａｒが充分小さくなり、接合Ｊｌ，Ｊ３が逆
方向阻止能力を充分回復した後について説明する。

接合Ｊｌ，Ｊ３が回復した場合には、接合Ｊ１での逆電
圧分担がアノード逆電圧Ａｒとゲート逆電圧Ｇｒとの差
（Ａｒ−Ｖｇｒ）以上に達したとき、すなわち、Ｎ１層
の接合Ｊ２面領域の電位がＰ２層（ゲート層）の電位よ
りも低下した時に、はじめて接合Ｊ２が逆バイアスされ
て、接合Ｊ２近傍の多量の残存キヤリアを放出させ、接
合Ｊ２の逆方向回復（すなわち、順方向阻止能力の回復
）が行なわれる。

以上の説明から明らかなように、ゲート逆バイアスによ
る接合Ｊ２層のキヤリア放出とその回復（すなわち、順
方向阻止能力の回復、換言すれば、ターンオフ）は、特
にアノード逆バイアスによる接合Ｊ１層の回復に大きく
依存し、少なくともゲート逆バイアスの観点（接合Ｊ２
の回復）から見た場合、アノード逆バイアスは接合Ｊ２
を常に順バイアスする方向に作用し、接合Ｊ２の回復を
妨げる。

即ちアノード逆バイアスをせずに、ＶａｒＯとして、ゲ
ート逆バイアスをする場合に対比すると、アノード逆バ
イアスを併用する場合はそのアノード逆バイアスがゲー
ト逆バイアスによる接合Ｊ２の回復に対して障害になつ
ている。したがつて、第２図にあ・いて、逆方向電流Ｉ
ａｒが充分小さくなつて後（時点Ｔ３以後）、一担アノ
ード逆バイアス電圧をＺｅｒＯ（サイリスタのアノード
・カソード間短絡）とする期間を設け、この間にゲート
逆バイアスをかけて、接合Ｊ２を回復させることが最も
理想的である。

あるいは、逆方向電圧から順方向電圧への移行をゆるや
かにし、ゲート逆バイアス電圧Ｖｇｒよりもアノード・
カソード間電圧Ｖ３（その絶対値）が小さい期間｛（｛
（Ｇｒ−１Ｖ３：）〉Ｏの期間｝を長くして、この期間
中にゲート逆バイアスすることが望ましい。したがつて
、第１図においてサイリスタ３ＶＣ．点線で示すように
逆並列ダイオード３ａを設けるのが有効である。特にサ
イリスタ３が逆方向回復するに要する時間Ｔｒよ勺も導
通開始が遅れるダイオードまたは弱干のインピーダンス
を外部接続したダイオードあるいは順電圧降下の比較的
大きいダイオード等を接続することが最もよい。次に、
アノード逆バイアスを終了し、ゲート逆バイアスのみの
期間（Ｔ４−Ｔｓ）のモードを第４図Ｃに示す。第４図
ｃにおいては、負荷電源回路電圧Ｖａ一第１Ｐ層Ｐ１一
第１Ｎ７ｉ１Ｎ１一第２ｐｆａｐ２−ゲート逆電圧８の
回路が形成される。従つて接合Ｊ２が完全に回復してい
ない状態であつても、接合Ｊ２の回復していないことに
よる漏れ電流をゲートを介してゲート逆バイアス電流と
してゲートへ引き出すことができる。かくして接合Ｊ，
へキヤリアが達する量を減少させ、ＮｌＰ２−Ｎ，部分
のトランジスタの電流増幅率α，を低下させ、再び順方
向導通になるのを防ぐことができる。すなわち、従来は
キヤリアが少量になつた後、順方向再点弧を避けるため
には、素子内部での極めて長い再結合時間を要していた
が、順電圧開始後までゲート逆バイアス期間を糞長する
ことによシ、上記長い所要時間を短縮でき、従来のサイ
リスタのターンオフタイムの内の大部分を占めていた再
結合時間を無くすることができる。

しかもゲートターンオフサイリスタのようにゲートに逆
バイアスをかけることのみに全てを頼つていた場合に比
較して、多量のキヤリアの大部分を放出した後であるか
ら、所要ゲート逆バイアス電流は小さくて済むことＶＣ
なる。以上のように、順方向電圧印加開始時点Ｔ４以後
までゲート逆バイアスをかけたのがこの発明の第１義的
な特徴であ抵最も基本となる骨旨である次に、さらに具
体的な応用例について述べる。

第５図はこの発明をよシ効果的に実現するのに適したサ
イリスタの構造を示し、ベーシツクエレメントの概念構
造図であシ、第５図ａはページジグエレメントのカソー
ド側面図であつて、放射状パターンの斜線部がゲート電
極コンタクト面、その周囲余白部がカソード電極コンタ
クト面である。そして、実線はその境界を示す。また、
第５図ｂは第５図Ａｆ）Ｘ−Ｘ線に沿つて切断した断面
構造概念図である。

斜線部のＥａがアノード電極、Ｅｋはカソード電極、Ｐ
ｂの符号の部分はそれぞれアノード．カソード・ゲート
のメタライズされた電極コンタクト層である。さらに、
アノード側ｐ＋とＰとが第１Ｐ層Ｐｌ，Ｎが第１Ｎ層（
ベース層）Ｎｌ，次のＰが第２Ｐ１１Ｐ２、ゲート側ｐ
＋がゲート層、カソード側のＮ＋が第２Ｎ層Ｎ２である
。このように、全面に広がＶ１カソード電極に対して入
勺組んだゲート電極のパターンを持たせることにより、
最も重要な第４図ｃのモードでの順方向漏れ電流のゲー
トへの誘引吸収および電流増幅作用の抑止作用を効果的
に行なうことができる。

さて、第６図はこの発明の方式によるゲート逆バイアス
に関する詳細な一実施例を示す図であシ、直流電源１の
正．負両極間には負荷２とサイリスタ３とが直列に接続
されて｝り、サイリスタ３のアノードとカソード間には
第１逆バイアス手段７が接続されている。符号８は第１
図の場合と同様にして、第２逆バイアス手段を示し、こ
の第２逆バイアス手段８はゲート逆バイアスパルス発生
手段１０およびゲート逆バイアスゲート回路２０で構成
されている。

このうち、前者のゲート逆バイアスパルス発生手段１０
はゲート逆バイアス電源４１とゲート逆バイアススイツ
チ４２とからなつており、またゲート逆バイアスゲート
回路２０はサイリスタ３のゲートＣに接続された誘導要
素１１およびゲート逆電流ダイオード１２とから構成さ
れている。第７図は第６図の回路における消弧動作波形
を示す図であ勺、同図Ａｆ）Ｖ３，ｖｌＯＯはサイリス
タ３のアノード．カソード間電圧で、時点Ｔ２にてアノ
ード逆バイアスを開始し、時点Ｔ４で終了すｙるものと
する。

これに対して、ゲート逆バイアスパルス発生器１０は時
点Ｔ２からＴ５までゲート逆バイアススイツチ４２をオ
ンして、第７図ＢＶＣ．示すようＫ逆パルス電圧Ｖ，Ｏ
を発生することに、時点Ｔ４とＴ５とは少々の前後があ
つてもよい。

さて、上記逆パルス電圧Ｖ，Ｏが印加されている期間中
に、逆ゲート電流１ｇｒ１すなわち、誘導要素１１の電
流１１１（第７図ｃ）が増加してゆき、時点Ｔ５（逆パ
ルス電圧Ｖ５が消滅した時点）で最大値に達する。

そして、時点Ｔ，以後は、ゲート逆電流１ｇｒ＝Ｉｌｌ
はダイオード１２へ転流し、誘導要素１１の作用で逆ゲ
ート電流が時点Ｔ６まで延長され、それまでゆるやかに
減少して行く。このようにすることによ抵前に詳述した
ごとく、最もゲート逆バイアス効果の大きい、順方向再
印加開始時点Ｔ４近傍において、大きい逆電流を確保し
、かつ順方向阻止に最も効果の大きい順方向電圧印加後
までゲート逆バイアスを引き延ばし且つそれを漸減させ
ることができる。また、ゲート逆バイアスゲート回路２
０に直列抵抗がなくても、その逆ゲート電流が誘導要素
１１と逆パルス印加電圧１０の電圧時間積とで決定され
る。

そして、点弧ゲート電流に比べて大きいゲート電流を要
するゲート逆バイアスに関し、その問題となる所要ゲー
ト逆バイアス電力消費を極めて小さくすることができる
。さらに、電圧極性が反対の点弧ゲートパルスの印カロ
に対し、誘導要素１１が高インピーダンスとして働き、
点弧ゲート電流の分流を阻止できる。

さて、第８図はアノード逆バイアス手段をも含めたこの
発明の方式の他の実施例を示すもので、この実施例では
第６図に示した実施例におけるゲート逆バイアスパルス
発生手段１０をアノード逆バイアス手段７で兼用したも
のである。この第８図において、電源１の正・負両極間
には、負荷２訃よびサイリスタ３が直列に接続されてお
り１負荷２に並列にダイオード９が接続されている。

また、第１逆バイアス手段７に卦ける４ｂは第１図で示
したアノード逆バイアス電源４に代る消弧コンデンサで
あジ、５はアノード逆バイアススイツチであり、この実
施例では消弧サイリスタが使用されている。

ｌθ この消弧コンデンサ４ｂとアノード逆パイアススイツチ
５との直列回路はサイリスタ３に並列に接続されている
。

アノード逆バイアススイツチ５に並列に、ダイオード１
３およびリアクトル１４との直列回路が接続されて｝り
、かくして、全体を符号７で示すように第１逆バイアス
手段が形成されている。サイリスタ３１ｆＣ．並列にダ
イオード１２および１２ａが逆極性で接続されてお低両
ダイオード１２と１２ａとの接続点より誘導要素１１を
経てサイリスタ３のゲートに接続されている。

かくして、点線で示すようにゲート逆バイアスゲート回
路２０が構成されている。さて、この第８図において、
上記消弧コンデンサ４ｂはサイリスタ３がオフの時に、
アノード逆バイアススイツチ５を介して図示とは逆極性
に充電され、サイリスタ３をオンした時に、リアクトル
１４−ダイオード１３一消弧コンデンサ４ｂ一サイリス
タ３を介して図示の極性に反転して充電される。

次Ｖこ、消弧すべき時に、時点Ｔ２で消弧サイリスタ、
すなわち、アノード逆バイアススイツチ５をオンにする
と、消弧コンデンサ４ｂの図示の極性の電圧がサイリス
タ３のアノードを逆バイアスする。

そして、さらに、サイリスタ３のカソードＫ−ゲートＧ
一誘導要素１１・・・ダイオード１２ａを介してアノー
ド逆電圧３がゲート逆パルス電圧ＶｌＯとして印加され
、その逆ゲート電流１ｇｒが増大する。ｆなわち、第９
図の時点Ｔ２〜Ｔ４までの波形のごとくである。消弧コ
ンデンサ４ｂが負荷電流により、図示とは逆極性方向に
充電されてくると、アノード電圧Ｖ３は順方向へ移行し
、電源１の電圧Ｅ１に達する。

この順方向電圧印加開始時点Ｔ４以後はダイオード１２
が通電し、逆ゲート電流１ｇｒが漸減時続される。

かくして、第９図ｂの波形Ｂのごとき、逆電流を時点Ｔ
６まで漸減持続できる。そして、先に詳述したように効
果的にゲート逆バイアスを達成するものであるとともに
、ゲート逆バイアス手段を簡略化できるものである。さ
らに、第８図において、アノード逆バイアス電圧Ｖ３が
第９図のａに示すように、ゆるやかに順方向電圧が上昇
するので、ダイオード１２を除いても、ほぼ満足な消弧
効果を達成できる。

すなわち、この場合の逆ゲート電流１ｇｒは同図ｂの点
線Ａで示すごとく、最大順醒圧到達時点Ｔ５まで逆ゲー
ト電流を漸減持続し、期間（Ｔ４〜Ｔ５）を充分長くで
きる。さて、第１０図はこの発明の他の実施例を説明す
るための回路図であり、この実施例も、第８図の実施例
と同様に第１逆バイアス手段７およびゲート逆バイアス
パルス発生手段１０をアノード逆バイアス手段で兼用し
ているが、ゲート逆バイアスゲート回路２０に訃いて接
続関係が第８図の場合と少々異なつている。

すなわち、サイリスタ３に並列に、ダイオード１２ａ１
充電抵抗１５およびコンデンサ１６との直列回路が接続
されており、この充電抵抗１５とコンデンサ１６との接
続点より抵抗１７を介してサイリスタ３のゲートに接続
されている。

充電抵抗１５は上記コンデンサ１６をサイリスタ３のア
ノード逆バイアス期間（Ｔ２−Ｔ４）（第１１図）中に
次電させるためのものであり、アノード逆バイアス期間
中に、コンデンサ１６が図示の極性に充電され、その電
荷で、アノード順電圧再印加後までゲート逆バイアスを
漸減持続できる。

このようにすることによ抵上記実施例同様の効果を得る
ことができる。上記第８図卦よび第１０図の実施例の要
約構成図を第１２図に示す。

この第１２図ＶＣ．｝いて、２０はサイリスタ３の端子
電圧の逆方向端子電圧を入力として、エネルギ蓄積（積
分要素である誘導要素１１又はコンデンサ１５を有する
）し、これをサイリスタ３のゲートに逆バイアスとして
与えるゲート逆バイアス用エネルギ蓄積要素であＶ１上
記ゲート逆バイアスゲート回路２０ＶＣ．相当するもの
で、端子１Ｎは入力端子、０ＵＴは出力端子、ＣＯＭは
入出力共通端子である。第１３図｝よび第１４図はそれ
ぞれこの発明の他の実施例を示す回路図であり１パルス
電流によるアノード逆バイアス手段７を用いたものＶＣ
．訃いて、そのアノード逆電流パルスをゲート逆バイア
スパルス発生手段１０に兼用したものである。

このうち、まず、第１３図の実施例から述べると、サイ
リスタ３に逆並列にダイオード３１が接続されており、
第１逆バイアス手段７はコンデンサ４ｂ１リアクトル１
４、アノード逆バイアススイツチ（サイリスタ）５との
直列回路がサイリスタ３に並列に接続されており、アノ
ード逆バイアススイツチ５に逆並列にダイオード１３が
接続されている。一方、ゲート逆バイアスゲート回路２
０はパルス変流器１８、ダイオード１２｝よび誘導要素
１１から構成されており、パルス変流器１８はコンデン
サ４ｂとサイリスタ３のアノードとの接続点間に配設さ
れ、その一端はサイリスタ３のカソードに直結され、ま
た、他端はダイオード１２を介してサイリスタ１２のカ
ソードに接続されているダイオード１２のアノードとサ
イリスタ３のゲート間には誘導要素１１が接続されてい
る。

いま、この第１３図に訃いて、すでに詳述したように、
ダイオード３１でゲート逆バイアスの作用効果（アノー
ド逆バイアス期間中のゲート逆バイアスによる接合Ｊ２
近傍のキヤリア放出とその阻止能力を回復させる作用効
果）を助け、アノード逆バイアスがゲート逆バイアスに
よる回復を妨げることを抑止する。また、アノード逆バ
イアス手段、すなわち、第１逆バイアス手段７において
も、アノード逆バイアススイツチ６の投入時にも、リア
クトル１４とコンデンサ７とが直列に接続され、共振作
用を呈し、その共振パルス電流１ｐがサイリスタ３と逆
並列のダイオード３１をバイアスする。

この時、パルス変流器１８が図示極性のパルス電圧Ｖｌ
Ｏをパルス変流器１８の出力側に発生し、以下、第８図
の実施例の場合と同様に漸減持続させたゲート逆バイア
ス作用を行なう。

一方、第１４図の実施例の場合ＶＣ．訃ける、第１逆バ
イアス手段は、サイリスタ３に並列に、リアクトル１４
、アノード逆バイアススイツチ（この場合はダイオード
）およびコンデンサ４ｂとの直列回路が接続されている
とともに、上記第１３図におけるダイオード１・３に代
えてサイリスタ１３ａがアノード逆バイアススイツチ５
に逆並列接続されている。

また、ゲート逆バイアスゲート回路２０は、抵抗１５，
１７，コンデンサ１９｝よびパルス変流器１８からなる
もので、サイリスタ３のゲートとカソード間に、抵抗１
７とコンデンサ１９とが直列に接続されておジ、コンデ
ンサ１９に並列に抵抗１５を介してパルス変流器１８の
出力側が接続され、さらに、このパルス変流器１８はサ
イリスタ３のカソードとコンデンサ４ｂ間に設けられて
いる。

この第１４図に｝いて、図より明らかなように、ゲート
逆バイアス用エネルギ蓄積要素として、コンデンサ１９
を使用した点が第１３図と異なるもので、他は第１３図
と同じである。

これら第１３図および第１４図の実施例では、第１０図
の実施例におけるダイオード１２ａに代つてパルス変流
器１８が、アノード逆バイアス手段からゲート逆バイア
スエネルギを取出す入力作用を行なう。

そして、この場合の要約図が第１５図に示されている。
この第１５図において、ＩＮｌ，ＩＮ２は入力端子で、
パルス変流器１８を用いると、入出力間の絶縁が可能な
ので、アノード逆バイアスパルス電流ループ中の任意の
電路に挿入できることは云うまでもない。

さて、第１６図はこの発明のさらに異なる他の実施例で
あり、上記パルス変流器１８自体をゲート逆バイアス用
エネルギ蓄積素子として使用したものである。

この第１６図の実施例の動作説明を第１７図の動作波形
図を併用して述べると、まず、第１７図ａの電流１１０
０で示すように、アノード逆バイアスパルス電流が第１
逆バイアス手段７に流れ、これに対するサイリスタ３の
アノード電圧が同図の３であるとすると、パルス変流器
１８の磁心をリアクトルのごとく（線形相互インダクタ
のごとく）しておくと、２次巻線の誘起電圧ＶｌＯは第
１７図ｂのようになる。

すなわち、アノード逆バイアスパルス電流１，００が増
力仲に、パルス変流器１８にエネルギを蓄積し、このア
ノード逆バイアスパルス電流１１００が減少中に上記エ
ネルギを放出して、ゲート逆バイアスパルス電圧１′０
を第１６図に示す極性とは逆極性に発生する。この電圧
はダイオード１２ａを介してコンデンサ１９にも蓄積さ
れ、アノード逆バイアスパルス電流１１００の消滅後も
、ゲート逆バイアス電圧Ｇｒが第１７図ｃに示すごとく
維持される。

これより明らかなように、この第１６図の場合もこの発
明の主旨の如く、漸減持続してゲート逆バイアスを行う
作用効果を有するものであることがわかる。

以上のように、この発明によれば、アノード逆バイアス
後、順バイアス開始時点以後までゲート逆バイアスする
ことにより、キヤリアの残存中の順電圧阻止が可能とな
抵所要消弧時間をきわめて短縮することができる。

また、アノード順バイアス開始時点以後までゲート逆バ
イアスし、かつこのゲート逆バイアスを漸減させること
により、サイリスタのキヤリアの残存量の消滅経過状態
に適合したゲート逆バイアスにすることができ、逆ゲー
ト継続過剰によりかえつてキヤリアの拡散、ひいては、
順方向漏れと順方向損失の発生継続を減じることができ
る。

そして、点弧ゲートに比してきわめて大きい逆ゲートバ
イアス所要電力とその損失、すなわち、素子内部又は外
部ゲート回路の損失を軽減することができる。

【図面の簡単な説明】

第１図はこの発明のサイリスタの消弧方式の原理を示す
結線図、第２図ａ−ｃおよび第３図ａ〜ｊはそれぞれ同
上原理方式を説明するための動作波形図、第４図ａ−ｃ
はそれぞれ同上方式の動作を説明するためのサイリスタ
のモード接続図、第５図ａはこの発明のサイリスタの消
弧方式に適用する場合に好適なサイリスタ素子の概念構
造を示すカソード側の側面図、第５図ｂは第５図ＡＯ）
Ｘ一Ｘ線ＶＣ．沿つて切断した断面図、第６図はこの発
明のサイリスタの消弧方式の第１の具体的な実施例を示
す結線図、第７図ａ−ｃはそれぞれ第６図の方式を説明
するための動作波形図、第８図はこの発明のサイリスタ
の消弧方式の第２の具体的な実施例を示す結線図、第９
図Ａ，ｂはそれぞれ第８図の方式を説明するための動作
波形図、第１０図はこの発明のサイリスタの消弧方式の
第３の具体的な実施例を示す結線図、第１１図Ａ，ｂは
それぞれ第１０図の方式を説明するための動作波形図、
第１２図は第８図および第１０図の結線図を要約して示
したプロツク．ダイヤグラム、第１３図｝よび第１４図
はそれぞれこの発明のサイリスタの消弧方式の第４およ
び第５の具体的な実施例を示す結線図、第１５図は第１
３図｝よび第１４図の結線図を要約して示すプロツク．
ダイヤグラム、第１６図はこの発明のサイリスタの消弧
方式の第６の具体的な実施例を示す結線図、第１７図ａ
〜ｃはそれぞれ第１６図の結線図の動作を説明するため
の波形図である。１，１ａ，１ｂ・・・電源、２，２ａ，２ｂ・・・負荷
３・・・サイリスタ、７・・・第１逆バイアス手段、８
・・・第２逆バイアス手段、１０・・・ゲート逆バイア
スパルス発生手段、２０・・・ゲート逆バイアスゲート
回路。

Claims

【特許請求の範囲】

１少なくともアノード電極とカソード電極とゲート電
極とを有するサイリスタ、このサイリスタのアノード・
カソード間を逆バイアスする第１逆バイアス手段、上記
ゲート電極を逆バイアスする第２逆バイアス手段を備え
、上記サイリスタのアノード・カソード間が逆バイアス
から順バイアスへ移行する順バイアス開始時点の前後に
またがつて、あるいは上記順バイアス開始時点以後に上
記第２逆バイアス手段により上記ゲート電極を逆バイア
スし、少なくとも上記順バイアス開始時点後の上記ゲー
ト逆バイアスにより上記サイリスタの消弧失敗を防止す
ると共に、上記第２逆バイアス手段は少なくとも上記順
バイアス開始時点後に上記ゲート逆バイアス電力を漸減
させるようにしたことを特徴とするサイリスタの消弧方
式。