JPS5932011B2

JPS5932011B2 - サイリスタの消孤装置

Info

Publication number: JPS5932011B2
Application number: JP53074678A
Authority: JP
Inventors: 昌彦赤松
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1978-06-19
Filing date: 1978-06-19
Publication date: 1984-08-06
Also published as: JPS5439561A

Description

【発明の詳細な説明】この発明は、所要消弧時間の短縮および消弧手段の簡略
化を図つたサイリスタの消弧方式に関する。

従来のサイリスタは周知のように、アノード・カソード
間を所要時間逆バイアスして消弧するものであり、この
ような消弧方法ではターンオフタイムが充分短かくなく
、たとえば、１０Ｉｔｓｅｃ以下にすることは困難であ
つた。

特に、たとえば、５０Ａ以上の電流のサイリスタや高電
圧サイリスタ（たとえぱ、８００Ｖ尽一ロでは、ターン
オフタイムを短縮することが困難であつた。

このため、消弧手段が複雑となり、また、消弧のために
生ずる損失が大きく、特に、高周波スイッチングに対し
て、この問題が大きかつた。また、従来ゲートタンオフ
サイリスタとして周知のように、ゲートに逆バイアスを
かけることにより、ターンオフできるサイリスタがある
。しかし、このゲートターンオフサイリスタは、たとえ
ば、ＩＯＡ以上の大電流素子を得ることが困難であると
ともに、たとえば、６００Ｖの高圧素子をも得ることが
困難であつた。一方、トランジスタは３０Ａ程度以上の
中電流で３００Ｖ以上の高圧化を得るのが困難であり、
静耐圧（ＶｃＥｏやＶＣＢＯなど）としては得られても
、高速高周波スイッチング用途には、２次降伏の問題で
実用が困難であつた。

また、トランジスタはサイリスタに比較すると、許容サ
ージ電流耐量が小さいため、電力スイッチング用には不
適である。したがつて、サイリスタの欠点をトランジス
タで補なうことが困難であつた。この発明は、上記従来
の電力用スイッチング素子の欠点にかんがみなされたも
ので、サイリスタのアノードとカソード間を逆バイアス
するとともに、ゲートにも逆バイアスするサイリスタの
消弧方式において、その消弧特性に適したサイリスタの
消弧装置を提供することを目的とする。

先づ、この発明に係る原理作用について説明すると、第
１図はこの発明の基礎となるサイリスタ消弧方式の原理
構成を説明するための接続図であり、同図の１は直流電
源を示し、この電源１の正負両極間には負荷２および升
イリスタ３が直列に接続されている。

サイリスタ３に並列に、アノード逆バイアス電源４とア
ノード逆バイアススイッチ５との直列回路が接続されて
おり、このアノード逆バイアス電源４とアノード逆バイ
アススイツチ５とからなる第１逆バイアス手段７が形成
されている。

このアノード逆バイアス電源４は点線で示すように、ア
ノード逆バイアスコンデンサ４ａに置換することもでき
る。

また、８はサイリスタ３のゲートを逆バイアスするため
の第２の逆バイアス手段であり、サイリスタ３のゲート
とカソードに接続されている。

次に、この発明の基礎となる動作について第２図を併用
して説明すると、同図における時間ｔ１の時点で、サイ
リスタ３のゲートに第２図ｃに示すように、点弧パルス
Ｉｇｆを与え、サイリスタ３を点弧させると、第２図ｂ
に示す順方向電流１ａｆがサイリスタ３に流れる。この
間、サイリスタ３電圧Ｖ３は第２図ａに示すように、順
電圧降下のみとなる。さて、次に、サイリスタ３を消弧
するに当り、第１逆バイアス手段７により、サイリスタ
３のアノードに、アノード逆バイアス電圧Ｖａｒ（第２
図ａ）を時間Ｔ，からＴ４までの間印加するように、ア
ノード逆バイアススイツチ５を閉成する。

その後、時間Ｔ，でサイリスタ電圧Ｖ３はほぼ平常順電
圧Ｖａｆに達する。なお、時間Ｔ４〜Ｔ，は過度再起順
電圧上昇期間である。そして、時間Ｔ，〜Ｔ４がアノー
ド逆バイアス時間Ｔａｒである。一方、上記のように、
サイリスタ３のアノードに逆バイアス電圧を印加するこ
とにより、サイリスタ３の電流１３は時間Ｔ２から逆方
向電流１ａｒ（第２図ｂ）が流れ、蓄積キヤリアを放出
する。そして、この蓄積キヤリアの放出がほぼ終了し、
逆電流１ａｒがほぼ零になつた時間Ｔ３〜Ｔ４からアノ
ード逆バイアスを終了させて順電圧に移行するとともに
、第２逆バイアス手段８によりゲート逆バイアス電流１
ｇｒをサイリスタ３のゲートに流し始める。この時間Ｔ
３〜Ｔ４はアノード逆バイアスとゲート逆バイアスとの
重なり期間Ｔｕ（第２図ｃ）である。

この重なり期間Ｔｕはある方が望ましいことは云うまで
もないが、必らずしも必要とせず、Ｔｕ＝ｏあるいはＴ
ｕ＜ｏ、すなわち、Ｔ３〉Ｔ４であつてもよい。換言す
れば、アノード逆バイアスを終り、順方向電圧への移行
零点通過時点Ｔ４以後、その直後（Ｔ３＝Ｔ４，ｔＵ＝
ｏ）または弱干の時間（接合Ｊ２が充分回復していない
ために、再点弧するときの遅れ時間で、数μＳｅｃ〜数
１０μＳｅｃ）Ｔｄだけ遅れて（Ｔ，〉Ｔ４，ｔｕ＜ｏ
）ゲート逆バイアスしても、この発明の第１義的効果を
発揮することができる。

この第１義的効果は後に詳述するが、接合Ｊ２が完全に
回復しない状態で一担順電圧を阻止して後、上記弱干の
時間だけ遅れて再びブレークオーバして再点弧し、消弧
失敗に陥いることを防止することである。

これらの点を明瞭にするため、サイリスタ３の電圧３の
波形を第３図ａに示してあり、ゲート逆バイアスの時間
的関係を第３図ｂ−ｊに示している。

このうち第３図Ｂ，ｃは順バイアス開始時点Ｔ４の前後
に跨つてゲート逆バイアスしたものであり、第３図Ｄ，
ｅは順バイアス開始時点Ｔ４直後からゲート逆バイアス
したものである。

また、第３図ｆは時点Ｔ４より遅れて時点Ｔｄよりゲー
ト逆バイアスしたものであり、同図のｇは前後に分れて
ゲート逆バイアスしたもの、そして、同図のｈ〜ｊはそ
れぞれ上記第３図Ｂ，ｃ，ｆに対応させてパルス列でゲ
ート逆バイアスさせたものであるｏこのように、順電圧
再印加後の再点弧（ブレークオーバ）は、相当な時間遅
れをもつて生じる場合も多いので、パルス列で逆バイア
スしても、充分な再点弧防止効果がある。このパルス列
逆バイアス法では、ゲート逆バイアス手段の主回路との
絶縁手段（パルストランス類）を小型化できる。これら
に共通することは、少なくとも、順電圧印加開始時点Ｔ
４以後、少なくとも再点弧遅れ時点Ｔｄ以前にゲート逆
バイアスをかける点である。さらに、ここで重要なこの
発明の特徴は、アノード逆バイアスの終了後（再起順電
圧印加開始時Ｔ４以後）もゲート逆バイアスを時点Ｔ６
までかけ続けることである。以上のように、ゲート逆バ
イアス時間Ｔｇｒは時点Ｔ２−Ｔ６間にある。次に、こ
の発明の基礎となるサイリスタの消弧現象について詳述
する。第４図は上記第２図の動作波形に対する各期間の
接続状態を示すモード原理図であり、同図において、サ
イリスタ３は少なくともＰＮＰＮ４層構造をもち、それ
ぞれアノード電極Ａ１カソード電極Ｋ、ゲート電極Ｇを
有する。

なお、同図はカソード側ゲート（Ｐゲート）の場合を示
し、アノード側ゲート（Ｎゲート）の場合は、第１のＮ
層（Ｎ１）にゲート電極を設けるが以下、Ｐゲートのサ
イリスタについて述べる。

この第４図において、まず第４図ａの場合は、第２図に
おける時間ｔ１〜Ｔ３の状態でアノード逆バイアス電圧
Ｖａｒのみが印加される。そして、この間、接合Ｊｌ，
Ｊ３のそれぞれの近傍のキヤリアを放出し、逆電流１ｒ
として現われる。この接合Ｊｌ，Ｊ，近傍のキヤリアが
放出されると、逆電圧が接合Ｊ，，Ｊ３で分担し、これ
を阻止する。

しかし、まだ、接合Ｊ２近傍のキヤリアは残存し、再結
合を待たないと、順方向阻止能力を回復しない。（従来
のアノード逆バイアスのみによるターンオフでは、上記
再結合完了までに要する時間が長く、これが所要ターン
オフタイムの大部分を決定していた訳である。）次に、
時間Ｔ３〜Ｔ４の重なり時間Ｔｕ中の接続モードを第４
図ｂに示す。

この場合、時間Ｔ２＝Ｔ３、すなわち、アノード逆バイ
アスとゲート逆バイアスとを同時に加えるようにしても
よいことは云うまでもない。いま、この第４図ｂの状態
においては、アノード逆バイアスＶａｒにて、上記接合
Ｊｌ，Ｊ３近傍の残存キヤリアの放出を継続している。

少なくとも、第４図ａの状態で、まだ残存していた接合
Ｊｌ，Ｊ３近傍の弱干のキヤリアを放出する。他方、ゲ
ート逆バイアスＩｇｒによつて、上記接合Ｊ２近傍の多
量の残存キヤリアを放出させようとする。ところが、も
し、Ｔ２＝Ｔ３とすれば、すなわち、最初からアノード
逆バイアスとゲート逆バイアスとを同時に行なつたよう
な場合、（少なくとも、接合Ｊｌ，Ｊ３近傍のキヤリア
が多量に残存し、逆電流１ａｒが流れ、逆方向阻止能力
をまだ充分回復していない時点でゲート逆バイアスを開
始した場合）、アノード逆バイアスによるアノード逆電
流１ａｒが接合Ｊ２を順バイアスしてしまい、ゲート逆
バイアスの目的たる接合Ｊ，のキヤリアの放出（接合Ｊ
２の阻止能力回復）は不可能になる。また、ゲート電極
が配設された近傍では、カソード端子Ｋ一第２逆バイア
ス手段８−ゲート電極Ｇ一第２Ｐ層Ｐ２一第１Ｎ層Ｎ１
一第１Ｐ層Ｐ１−アノード電極Ａ一第１逆バイアス手段
７を通るループによつても接合Ｊ２が順バイアスされる
。

そして、第１逆バイアス手段７が第２逆バイアス手段８
に打ち勝つて、ゲート電流１ｇが順方向となる事態も生
じる。したがつて、接合Ｊ，，Ｊ３の回復以前、すなわ
ち、アノード逆電流１ａｒが充分減少しない以前にゲー
ト逆バイアスするととは無駄となり、ゲート逆バイアス
回路装置の損失となる。

換言すれば最も有効なゲート逆バイアスは、アノード逆
方向電流１ａｒが十分減少してから印加することであり
、アノード逆バイアス開始時点Ｔ２よりもゲート逆バイ
アス時点Ｔ３を遅らせると良い。次に、同じ第４図ｂの
モードにおいて、アノード逆バイアスによるアノード逆
電流１ａｒが充分小さくなり、接合Ｊｌ，Ｊ３が逆方向
阻止能力を充分回復した後について説明する。

接合Ｊ，，Ｊ３が回復した場合には、接合Ｊ，での逆電
圧分担がアノード逆電圧Ｖａｒとゲート逆電圧Ｖｇｒと
の差（Ａｒ−Ｇｒ）以上に達したとき、すなわち、Ｎ１
層の接合Ｊ２面領域の電位がＰ２層（ゲート層）の電位
よりも低下した時、はじめて接合Ｊ２が逆バイアスされ
て、接合Ｊ２近傍の多量の残存キヤリアを放出させ、接
合Ｊ２の逆方向回復（すなわち、順方向阻止能力の回復
）が行なわれる。

以上の説明から明らかなように、ゲート逆バイアスによ
る接合Ｊ２層のキヤリア放出とその回復（すなわち、順
方向阻止能力の回復、換言すればターンオフ）は、特に
アノード逆バイアスによる接合Ｊ１層の回復に大きく依
存し、少なくともゲート逆バイアスの観点（接合Ｊ２の
回復）から見た場合、アノード逆バイアスは接合Ｊ２を
常に順バイアスする方向に作用し、接合Ｊ２の回復を防
げる。

即ちアノード逆バイアスをせずＶａｒ＝０として、ゲー
ト逆バイアスをする場合に対比すると、アノード逆バイ
アスを併用する場合はそのアノード逆バイアスがゲート
逆バイアスによる接合Ｊ２の回復に対して障害になつて
いる。したがつて、第２図において、逆方向電流１ａｒ
が充分小さくなつて後（時点Ｔ３以後）、一担アノード
逆バイアス電圧をＺｅｒＯ（サイリスタのアノード・カ
ソード間短絡）とする期間を設け、この間にゲｉト逆バ
イアスをかけて、接合Ｊ２を回復させることが最も理想
的である。

あるいは、逆方向電圧から順方向電圧への移行をゆるや
かにし、ゲート逆バイアス電圧Ｖｇｒよりもアノード・
カソード間電圧Ｖ３（その絶対直）が小さい期間｛（Ｇ
ｒ−１Ｖ３１〉ｏの期間｝を長くして、この期間中にゲ
ート逆バイアスすることが望ましい。

したがつて、第１図においてサイリスタ３に点線で示す
ように逆並列ダイオード３ａを設けるのが有効である。
特にサイリスタ３が逆方向回復するに要する時間Ｔｒよ
りも導通開始が遅れるダイオードまたは弱干のインピー
ダンスを外部接続したダイオードあるいは順電圧降下の
比較的大きいダイオード等を接続することが最もよい。
次に、アノード逆バイアスを終了し、ゲート逆バイアス
のみの期間（Ｔ４−Ｔ６）のモードを第４図ｃに示す。

第４図ｃにおいては、負荷電源回路電圧Ｖａｆ−第１Ｐ
層Ｐ１一第１Ｎ層Ｎ１一第２Ｐ層Ｐ２−ゲート逆電圧８
の回路が形成される。

従つて接合Ｊ２が完全に回復していない状態であつても
、接合Ｊ，の回復していないことによる漏れ電流をゲー
トを介してゲート逆バイアス電流としてゲートへ引き出
すことができる。かくして接合Ｊ３ヘキヤリアが達する
量を減少させ、Ｎ１−Ｐ２−Ｎ２部分のトランジスタの
電流増幅率α２を低下させ、再び順方向導通になるのを
防ぐことができる。すなわち、従来はキヤリアが少量に
なつた後、順方向再点弧を避けるためには、素子内部で
の極めて長い再結合時間を要していたが、順電圧開始後
までゲート逆バイアス期間を延長することにより、上記
長い所要時間を短縮でき、従来のサイリスタのターンオ
フタイムの内の大部分を占めていた再結合時間を無くす
ることができる。しかもゲートターンオフサイリスタの
ようにゲートに逆バイアスをかけることのみに全てを頼
つていた場合に比較して、多量のキヤリアの大部分を放
出した後であるから、所要ゲート逆バイアス電流は小さ
くて済むことになる。以上のように、順方向電圧印加開
始時点Ｔ４以後までゲート逆バイアスをかけたのがこの
発明の第１義的な特徴であり、最も基本となる骨旨であ
る。

次に更に具体的な応用例について述べる。

第５図はこの発明をより効果的に実現するのに適したサ
イリスタの構造を示し、ベーシツクエレメントの概念構
造図であり、第５図ａはベーシツクエレメントのカソー
ド側面図であつて、放射状パターンの斜線部がゲート電
極コンタクト面、その周囲余白部がカソード電極コンタ
クト面である。

そして、実線はその境界を示す。また、第５図ｂは第５
図ＡＯ）ｘ−Ｘ線に沿つて切断した断面構造概念図であ
る。

斜線部のＥａがアノード電極、Ｅｋはカソード電極、Ｐ
ｂの符号の部分はそれぞれアノード・カソード・ゲート
のメタライズされた電極コンタクト層である。さらに、
アノード側Ｐ＋とＰとが第１Ｐ層Ｐ，，Ｎが第１Ｎ層（
ベース層）Ｎ１、次のＰが第２Ｐ層Ｐ２、ゲート側Ｐ＋
がゲート層、カソード側のＮ＋が第２ＮＭＮ２である。
このように、全面に広がり、カソード電極に付して入り
組んだゲート電極のパターンを持たせることにより、最
も重要な第４図ｃのモードでの順方向漏れ電流のゲート
への誘引吸収および電流増幅作用の抑止作用を効果的に
行なうことができる。

さて、第６図はこの発明によるゲート逆バイアス回路の
一実施例を示す図であり、直流電源１の正・負両極間に
は負荷２とサイリスタ３とが直列に接続されており、サ
イリスタ３のアノードとカソード間には第１逆バイアス
手段７が接続されている。符号８は第１図の場合と同様
にして、第２逆バイアス手段を示し、この第２逆バイア
ス手段８はゲート逆バイアスパルス発生手段１０および
ゲート逆バイアスゲート回路２０で構成されている。

このうち、前者のゲート逆バイアスパルス発生手段１０
はゲート逆バイアス電源４１とゲート逆バイアススイツ
チ４２とからなつており、またゲート逆バイアスゲート
回路２０はサイリスタ３のゲートＧに接続された誘導要
素１１およびゲート逆貫流ダイオード１２とから構成さ
れている。第７図は第６図の回路における消弧動作波形
を示す図であり、同図ａ（１７）Ｖ３，Ｖ，ＯＯはサイ
リスタ３の主極間電圧で、時点Ｔ，にてアノード逆バイ
アスを開始し、時点Ｔ４で終了するものとする。これに
対して、ゲート逆バイアスパルス発生器１０は時点Ｔ２
からＴ５までゲート逆バイアススイツチ４２をオンして
、第７図ｂに示すように逆パルス電圧１０を発生する。
ここに、時点Ｔ４とＴ，とは少々の前後があつてもよい
。さて、上記逆パルス電圧１０が印加されている期間中
に、逆ゲート電流１ｇｒ、すなわち、誘導要素１１の電
流１１１（第７図ｃ）が増加してゆき、時点Ｔ，（逆パ
ルス電圧Ｖ，Ｏが消滅した時点）で最大値に達する。

そして、時点Ｔ，以後は、ゲート逆電流１ｇｒ＝Ｉｌｌ
はダイオード１２へ転流し、誘導要素１１の作用で逆ゲ
ート電流が時点Ｔ６まで延長され、それまでゆるやかに
減少して行く。このようにすることにより、前に詳述し
たごとく、最もゲート逆バイアス効果の大きい、順方向
再印加開始時点Ｔ４近傍において、大きい逆電流を確保
し、かつ順方向阻止に最も効果の大きい順方向電圧印加
後までゲート逆バイアスを引き延ばすことができる。か
くして、この発明のサイリスタの消弧現象に適合したゲ
ート逆バイアス手段を得ることができる。また、ゲート
逆バイアスゲート回路２０に直列抵抗がなくても、その
逆ゲート電流が誘導要素１１と逆パルス印加電圧ＶｌＯ
の電圧時間積とで決定される。

そして、点弧ゲート電流に比べて大きいゲート電流を要
するゲート逆バイアスに関し、その問題となる所要ゲー
ト逆バイアス電力消費を極めて小さくすることができる
。さらに、電圧極性が反対の点弧ゲートパルスの印加に
対し、誘導要素１１力塙インピーダンスとして働き、点
弧ゲート電流の分流を阻止できる。

さて、第８図はアノード逆バイアス手段をも含めたこの
発明の方式の他の一実施例を示す接続図で、この実施例
では第６図に示した実施例におけるゲート逆バイアスパ
ルス発生手段１０をアノード逆バイアス手段７で兼用し
たものである。この第８図において、電源１の正・負両
極間には、負荷２およびサイリスタ３が直列に接続され
ており、負荷２に並列にダイオード９が接続されている
。また、第１逆バイアス手段７における４ｂは第１図で
示したアノード逆バイアス電源４に代る消弧コンデンサ
であり、５はアノード逆バイアススイツチであり、この
実施例では消弧サイリスタが使用されている。

この消弧コンデンサ４ｂとアノード逆バイアススイツチ
５との直列回路はサイリスタ３に並列に接続されている
。

アノード逆バイアススイツチ５に並列に、ダイオード１
３およびリアクトル１４との直列回路が接続されており
、かくして、全体を符号７で示すように第１逆バイアス
手段が形成されている。サイリスタ３に並列にダイオー
ド１２および１２ａが逆極性で接続されており、両ダイ
オード１２と１２ａとの接続点より誘導要素１１を経て
サイリスタ３のゲートに接続されている。

かくして、点線で示すようにゲート逆バイアスゲート回
路２０が構成されている。さて、この第８図において、
上記消弧コンデンサ４ｂはサイリスタ３がオフの時に、
アノード逆バイアススイツチ５を介して図示とは逆極性
に充電され、サイリスタ３をオンした時に、リアクトル
１４−ダイオード１３一消弧コンデンサ４ｂ−サイリス
タ３を介して図示の極性に反転して充電される。

次に、消弧すべき時に、時点Ｔ２で消弧サイリスタ、す
なわち、アノード逆バイアススイツチ５をオンにすると
、消弧コンデンサ４ｂの図示の極性の電圧がサイリスタ
３のアノードを逆バイアスする。

そして、さらに、サイリスタ３のカソードＫ−ゲートＧ
一誘導要素１１−ダイオード１２ａを介してアノード逆
電圧Ｖ３がゲート逆パルス電圧ＶｌＯとして印加され、
その逆ゲート電流１ｇｒが増大する。すなわち、第９図
の時点Ｔ，〜Ｔ４までの波形のごとくである。消弧コン
デンサ４ｂが負荷電流により、図示とは逆極性方向に充
電されてくると、アノード電圧Ｖ３は順方向へ移行し、
電源１の電圧Ｅ１に達する。

この順方向電圧印加開始時点Ｔ４以後はダイオード１２
が通電し、逆ゲート電流１ｇｒが漸減持続される。

かくして、第９図ｂの波形Ｂのごとき、逆電流を時点Ｔ
６まで確保できる。そして、先に詳述したように効果的
にゲート逆バイアスを達成するものであるとともに、ゲ
ート逆バイアス手段を簡略化できるものである。さらに
、第８図において、アノード逆バイアス電圧Ｖ３が第９
図のａに示すように、ゆるやかに順方向電圧が上昇する
ので、ダイオード１２を除いても、ほぼ満足な消弧効果
を達成できる。

すなわち、この場合の逆ゲート電流１ｇｒは同図ｂの点
線Ａで示すごとく、最大順電圧到達時点Ｔ，まで逆ゲー
ト電流を持続し、期間（Ｔ４〜Ｔ，）を充分長くできる
。第１０図はこの発明の他の一実施例を示す回路図であ
り、パルス電流によるアノード逆バイアス手段７を用い
たものにおいて、そのアノード逆電流パルスをゲート逆
バイアスパルス発生手段１０に兼用したものである。

この第１０図の実施例について述べると、サイリスタ３
に逆並列にダイオード３１が接続されており、第１逆バ
イアス手段７はコンデンサ４ｂ１リアクトル１４、アノ
ード逆バイアススイツチ（サイリスタ）５との直列回路
がサイリスタ３に並列に接続されており、アノード逆バ
イアススイツチ５に逆並列にダイオード１３が接続され
ている。

一方、ゲート逆バイアスゲート回路２０はパルス変流器
１８、ダイオード１２および誘導要素１１から構成され
ており、パルス変流器１８はコンデンサ４ｂとサイリス
タ３のアノードとの接続点間に配設され、その一端はサ
イリスタ３のカソードに直結され、また、他端はダイオ
ード１２を介してサイリスタ１２のカソードに接続され
ている。

ダイオード１２のアノードとサイリスタ３のゲート間に
は誘導要素１１が接続されている。

いま、この第１０図において、すでに詳述したように、
ダイオード３１でゲート逆バイアスの作用効果（アノー
ド逆バイアス期間中のゲート逆バイアスによる接合Ｊ２
近傍のキヤリア放出とその阻止能力を回復させる作用効
果）を助け、アノード逆バイアスがゲート逆バイアスに
よる回復を妨げることを抑止する。また、アノード逆バ
イアス手段、すなわち、第１逆バイアス手段７において
、アノード逆バィアススイツチ６の投入時にも、リアク
トル１４とコンデンサ７とが直列に接続され、共振作用
を呈し、その共振パルス電流１ｐがサイリスタ３と逆並
列のダイオード３１をバイアスする。

この時、パルス変流器１８が図示極性のパルス電圧Ｖｌ
Ｏをパルス変流器１８の出力側に発生し、以下第８図の
実施例の場合と同様にゲート逆バイアス作用を行なう。

さらに、第１１図はこの発明を応用したインバＩＺータ
の一実施例を示す回路図であり、上記第６図，第８図の
実施例の応用例である。

この第１１図において、２ａ，２ｂは負荷であり、たと
えば、中間タツプ付出力変圧器のそれぞれの１次巻線で
ある。

そして４ｂは両主たるサイリスタ３ａ，３ｂに共用され
た消弧用のコンデンサであり、この場合、アノード逆バ
イアススイツチ５ａ，５ｂは互いに他方のサイリスタ３
ａ，３ｂが共用される。また、同図において、点線で示
したごとく、サイリスタ３ａ．３ｂに逆並列にダイオー
ド３１ａ，３１ｂが接続されているとともに、両サイリ
スタ３ａ，３ｂのアノード間にコンデンサ４ｂとともに
リアクトル１４ａ，１４ｂを直列に接続することもでき
る。

この第１１図の点線の接続では、電流パルスによるアノ
ード逆バイアス法に変形できるものである。

この場合、たとえば、サイリスタ３ａを消弧する時、図
示極性のコンデンサ４ｂがサイリスタ３ｂを介して放電
し、逆並列のダイオード３１ａに逆バイアスパルス電流
が流れる〇この時、リアクトル１４ａに図示極性に電圧
が印加され、この電圧だけダイオード１２ａ１のカソー
ド電位がサイリスタ３ａのカソード電位より低電位とな
り、この間に誘導要素１１ａに逆ゲートバイアスエネル
ギを蓄積するとともに、ゲート逆バイアスを開始する。

そして、アノード逆バイアスパルスが消滅した後も、ダ
イオード１２１を介してゲート逆バイアスが漸減継続さ
れる。これは、各種の単相、多相インバータとしてさら
に変形応用できることは云うまでもない。以上のように
、この発明によれば、アノード逆バイアス後、順バイア
ス開始時点以後までゲート逆バイアスすることにより、
キヤリアの残存中の順電圧阻止が可能となり、所要消弧
時間をきわめて短縮することができる。また、ゲート電
極とゲート電極以外の電極との端子対と、誘導要素と、
上記ゲート電極に対して逆バイアス方向のダイオードと
を直列並ループに接続してゲート逆バイアスゲート回路
を構成し、上記ダイオードに並列接続されたゲート逆バ
イアスパルス発生手段により上記ゲート電極に対して逆
極性のパルス電圧を印加するよう構成しているので、サ
イリスタのキヤリアの残存量の消滅経過に適したゲート
逆バイアス電流を得ることができる。

【図面の簡単な説明】

第１図はこの発明の基礎となるサイリスタの消弧装置の
原理を示す結線図、第２図ａ−ｃおよび第３図ａ−ｊは
それぞれ同上装置を説明するため動作波形図、第４図ａ
−ｃはそれぞれ同上装置の動作を説明するためのサイリ
スタのモード接続図、第５図ａはこの発明のサイリスタ
の消弧装置に適用する場合に好適なサイリスタ素子の概
念構造を示すカソード側の側面図、第５図ｂは第５図ａ
のＸ−Ｘ線に沿つて切断した断面図、第６図はこの発明
の一実施例を示す結線図、第７図ａ−ｃはそれぞれ第６
図の実施例を説明するための動作波形図、第８図はこの
発明の他の一実施例を示す結線図、第９図Ａ，ｂはそれ
ぞれ第８図の実施例を説明するための動作波形図、第１
０図はこの発明の他の一実施例を示す結線図、第１１図
はこの発明の応用例を示す結線図である。１，１ａ，１ｂ・・・・・・電源、２，２ａ，２ｂ・・
・・・・負荷、３・・・・・・サイリスタ、７・・・・
・・第１逆バイアス手段、８・・・・・・第２逆バイア
ス手段、１０・・・・・・ゲート逆バイアスパルス発生
手段、２０・・・・・・ゲート逆バイアスゲート回路。

Claims

【特許請求の範囲】

１少なくともアノード電極とカソード電極およびゲー
ト電極を有するサイリスタ；上記アノード電極とカソー
ド電極間を逆バイアスする第１逆バイアス手段；上記サ
イリスタのゲート電極とこのゲート電極以外の上記電極
とのゲート端子対、このゲート端子対と誘導要素と上記
ゲート電極に対して逆バイアス方向のダイオードとを直
列閉ループに接続してなるゲート逆バイアスゲート回路
、このゲート逆バイアスゲート回路の上記ダイオードに
並列接続されて上記ゲート電極に対して逆極性のパルス
電圧を印加するゲート逆バイアスパルス発生手段からな
る第２逆バイア手段とを備えたサイリスタの消弧装置。