JPH0474950B2 - - Google Patents
Info
- Publication number
- JPH0474950B2 JPH0474950B2 JP54011345A JP1134579A JPH0474950B2 JP H0474950 B2 JPH0474950 B2 JP H0474950B2 JP 54011345 A JP54011345 A JP 54011345A JP 1134579 A JP1134579 A JP 1134579A JP H0474950 B2 JPH0474950 B2 JP H0474950B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- inductor
- thyristor
- winding
- priming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004804 winding Methods 0.000 claims description 49
- 230000037452 priming Effects 0.000 claims description 46
- 239000003990 capacitor Substances 0.000 claims description 12
- 229920006395 saturated elastomer Polymers 0.000 claims description 8
- 230000000670 limiting effect Effects 0.000 claims description 7
- 101100365087 Arabidopsis thaliana SCRA gene Proteins 0.000 description 13
- 101150105073 SCR1 gene Proteins 0.000 description 13
- 101100134054 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) NTG1 gene Proteins 0.000 description 13
- 238000011084 recovery Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 4
- 101000668165 Homo sapiens RNA-binding motif, single-stranded-interacting protein 1 Proteins 0.000 description 3
- 102100039692 RNA-binding motif, single-stranded-interacting protein 1 Human genes 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000001172 regenerating effect Effects 0.000 description 3
- 230000007480 spreading Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 241001270131 Agaricus moelleri Species 0.000 description 1
- 101000693970 Homo sapiens Scavenger receptor class A member 3 Proteins 0.000 description 1
- 102100027192 Scavenger receptor class A member 3 Human genes 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
- H03K17/73—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for dc voltages or currents
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/125—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M3/135—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
- H02M3/137—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/0403—Modifications for accelerating switching in thyristor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
- Generation Of Surge Voltage And Current (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
本発明はシリコン制御整流器型等のようなソリ
ツドステート及び類似のスイツチングリレーの効
率を増大させるための装置に関する。上記のスイ
ツチングリレーは以後サイリスタスイツチ装置と
呼ぶ。更に詳細には、本発明は、従来のプライミ
ング及びキヤリア・スイープアウト回路網を備え
たシステムに固有であつた損失を除去することを
意図するものである。
ツドステート及び類似のスイツチングリレーの効
率を増大させるための装置に関する。上記のスイ
ツチングリレーは以後サイリスタスイツチ装置と
呼ぶ。更に詳細には、本発明は、従来のプライミ
ング及びキヤリア・スイープアウト回路網を備え
たシステムに固有であつた損失を除去することを
意図するものである。
このようなスイツチング装置及び回路の代表的
な適用例はレーダー・モジユレータ、周波数変換
器、DC−DC電力コンバータ、DCからACへ変換
する電力インバータ、及びRF送信機等であり、
これらにおける基本的電力変換はサイリスタによ
つて行われる。この種のシステムは、本発明者に
かかる米国特許第4001598号、第3832573号及び第
3889263号に記載してある。サイリスタスイツチ
ング効率を高めることにより、熱的損失が減り、
これにより高い電流定格が可能になる。
な適用例はレーダー・モジユレータ、周波数変換
器、DC−DC電力コンバータ、DCからACへ変換
する電力インバータ、及びRF送信機等であり、
これらにおける基本的電力変換はサイリスタによ
つて行われる。この種のシステムは、本発明者に
かかる米国特許第4001598号、第3832573号及び第
3889263号に記載してある。サイリスタスイツチ
ング効率を高めることにより、熱的損失が減り、
これにより高い電流定格が可能になる。
従来のサイリスタ型の電流パルス発生器におい
ては、発生する電流パルスの大きさ及びパルス幅
は、最大di／dt定格、電気的オン状態導電率、熱
的接合導電率、熱的接合キヤパシタンス及びピー
ク接合温度によつて制限される。
ては、発生する電流パルスの大きさ及びパルス幅
は、最大di／dt定格、電気的オン状態導電率、熱
的接合導電率、熱的接合キヤパシタンス及びピー
ク接合温度によつて制限される。
正弦波電流パルスに対しては、（di／dt）最大
値は次の関係式によつて与えられる。
値は次の関係式によつて与えられる。
（di／dt）nax＝πIpeak／Ｔ (1)
ここに、Ｔは電流パルスの幅でありIpeakはその
ピーク電流値である。
ピーク電流値である。
パルスの適用においては、サイリスタ接合は、
パルス発生期間中に発熱し、次いでパルスとパル
スとの間の期間において冷却する。従つて、接合
温度はDC成分とACリツプル成分とからなる。パ
ルス幅が熱的時定数よりも極めて大きいと、AC
リツプル成分がDC成分よりも極めて大きく、所
定の最大接合温度に対する接合からの熱の流量が
かなり減る。すなわち、熱の流量は平均接合温度
と周囲温度との間の差に比例するからである。そ
の結果、装置のRMS電流定格が低下する。他方、
パルス幅が熱的時定数よりも極めて小さいなら
ば、リツプル成分はDC成分に比べて小さく、接
合はその最大定格温度で連続的に働き、熱流量の
減少はない。従つて、サイリスタの最大限の
RMS電流定格を実現できる。最大パルス繰返し
速度は、ピーク接合温度を超過することのないよ
うに、許容RMS電流によつて決定される。
パルス発生期間中に発熱し、次いでパルスとパル
スとの間の期間において冷却する。従つて、接合
温度はDC成分とACリツプル成分とからなる。パ
ルス幅が熱的時定数よりも極めて大きいと、AC
リツプル成分がDC成分よりも極めて大きく、所
定の最大接合温度に対する接合からの熱の流量が
かなり減る。すなわち、熱の流量は平均接合温度
と周囲温度との間の差に比例するからである。そ
の結果、装置のRMS電流定格が低下する。他方、
パルス幅が熱的時定数よりも極めて小さいなら
ば、リツプル成分はDC成分に比べて小さく、接
合はその最大定格温度で連続的に働き、熱流量の
減少はない。従つて、サイリスタの最大限の
RMS電流定格を実現できる。最大パルス繰返し
速度は、ピーク接合温度を超過することのないよ
うに、許容RMS電流によつて決定される。
しかし、この所論は、サイリスタの逆方向回復
特性と、関連する接合における熱散逸の重要な源
を無視したものである。電流パルスの終りにおい
て、少数キヤリヤが接合に蓄積され、これらキヤ
リヤはサイリスタの逆方向に電流を導く。この少
数キヤリヤは蓄積電荷のように働き、逆方向電流
の積分及び少数キヤリヤ再結合電荷の合計が当初
の少数キヤリヤ電荷と等しくなる時に接合から完
全に除去される。この逆方向電流は接合両端間の
逆方向電圧降下を発生させ、これは回復期間中に
かなりのものである。従つて、かなりの熱散逸が
逆方向回復期間中に起こる。そして、この損失は
パルス幅が減るにつれて増す。従つて、RMS電
流定格はパルス幅の減少に伴つて低下する。
特性と、関連する接合における熱散逸の重要な源
を無視したものである。電流パルスの終りにおい
て、少数キヤリヤが接合に蓄積され、これらキヤ
リヤはサイリスタの逆方向に電流を導く。この少
数キヤリヤは蓄積電荷のように働き、逆方向電流
の積分及び少数キヤリヤ再結合電荷の合計が当初
の少数キヤリヤ電荷と等しくなる時に接合から完
全に除去される。この逆方向電流は接合両端間の
逆方向電圧降下を発生させ、これは回復期間中に
かなりのものである。従つて、かなりの熱散逸が
逆方向回復期間中に起こる。そして、この損失は
パルス幅が減るにつれて増す。従つて、RMS電
流定格はパルス幅の減少に伴つて低下する。
本発明の目的は、サイリスタにおけるこれらの
逆方向回復損失を大幅に減少させるための新規な
装置を提供するとにある。
逆方向回復損失を大幅に減少させるための新規な
装置を提供するとにある。
サイリスタのdi／dt定格が制限されることに対
する基礎的な理由は、ゲート信号を与えたとき
に、接合の小さな面積だけが実際にターンオフさ
れるということにある。外部回路がサイリスタに
対して余り大きな電流をこの小さな面積を通じて
強いて導通させると、局部的に接合温度が上昇し
てサイリスタを焼損させる。ターンオフの機構
は、3000ないし8000cm／秒程度の定まつた拡がり
速度によつて特徴づけられる。換言すれば、当初
は、ゲート構造の近くの接合面積だけがターンオ
フさせられる。次いで、ターンオフ面積は、拡が
り速度と呼ばれる速度で、このゲート構造の周縁
から外へ拡がる。複雑なゲート構造を用いると、
全拡がり距離を、全ターンオフが10ないし20マイ
クロ秒内で得られるというような小さなものにす
ることができる。しかし、この複雑なゲート構造
は接合面積を小さくし、これにより、装置の電流
可能出力が減る。
する基礎的な理由は、ゲート信号を与えたとき
に、接合の小さな面積だけが実際にターンオフさ
れるということにある。外部回路がサイリスタに
対して余り大きな電流をこの小さな面積を通じて
強いて導通させると、局部的に接合温度が上昇し
てサイリスタを焼損させる。ターンオフの機構
は、3000ないし8000cm／秒程度の定まつた拡がり
速度によつて特徴づけられる。換言すれば、当初
は、ゲート構造の近くの接合面積だけがターンオ
フさせられる。次いで、ターンオフ面積は、拡が
り速度と呼ばれる速度で、このゲート構造の周縁
から外へ拡がる。複雑なゲート構造を用いると、
全拡がり距離を、全ターンオフが10ないし20マイ
クロ秒内で得られるというような小さなものにす
ることができる。しかし、この複雑なゲート構造
は接合面積を小さくし、これにより、装置の電流
可能出力が減る。
ターンオン機構における拡がり効果のために、
ターンオンさせられる接合面積は時間とともに増
す。これにより、装置のdi／dt可能出力は時間と
ともに増す。従つて、サイリスタのdi／dt定格を
高める一つの方法は、例えばサイリスタと直列の
回路網、好ましくは可飽和インダクタ型の回路網
によつて、陽極電流パルスを遅延させることであ
る。この可飽和インダクタは時間遅延スイツチの
ように働く。サイリスタトリガ信号が加えられる
時は、この可飽和インダクタは非飽和状態にあ
り、従つて高いインピーダンスを示す。それで、
少量の電流のみが回路を流れることができる。こ
の初期の期間中に、可飽和インダクタはこれに加
えられる電圧によつて飽和へ向つて進ませられ、
この時にインダクタは低インピーダンスとなり、
一杯の陽極電流が流れ始めることができる。飽和
の時間はコア横断面積及びインダクタ上の巻数に
よつて定まる。
ターンオンさせられる接合面積は時間とともに増
す。これにより、装置のdi／dt可能出力は時間と
ともに増す。従つて、サイリスタのdi／dt定格を
高める一つの方法は、例えばサイリスタと直列の
回路網、好ましくは可飽和インダクタ型の回路網
によつて、陽極電流パルスを遅延させることであ
る。この可飽和インダクタは時間遅延スイツチの
ように働く。サイリスタトリガ信号が加えられる
時は、この可飽和インダクタは非飽和状態にあ
り、従つて高いインピーダンスを示す。それで、
少量の電流のみが回路を流れることができる。こ
の初期の期間中に、可飽和インダクタはこれに加
えられる電圧によつて飽和へ向つて進ませられ、
この時にインダクタは低インピーダンスとなり、
一杯の陽極電流が流れ始めることができる。飽和
の時間はコア横断面積及びインダクタ上の巻数に
よつて定まる。
可飽和インダクタを時間遅延スイツチング手段
として用いることは、サイリスタのdi／dt定格を
高めるために従来から広く行われており、この手
法は「プライミング」（priming）と呼ばれてい
る。しかし、後で明らかになるように、プライミ
ング回路網は、本来、散逸（dissipation）損失
を招来する。
として用いることは、サイリスタのdi／dt定格を
高めるために従来から広く行われており、この手
法は「プライミング」（priming）と呼ばれてい
る。しかし、後で明らかになるように、プライミ
ング回路網は、本来、散逸（dissipation）損失
を招来する。
従つて、本発明の他の目的は、このようなプラ
イミング損失を大幅に減少させ、また実質的に除
去する新規な装置を提供することにある。
イミング損失を大幅に減少させ、また実質的に除
去する新規な装置を提供することにある。
前述のサイリスタ接合両端間の逆方向電圧降下
の逆方向電流発生はまた、逆方向回復期間中にか
なりの熱散逸を招く。逆方向電流を制限するため
のいわゆる「スイープアウト」（sweepout）回路
はなお、後で詳述するように、少数キヤリア・ス
イープアウト過程に関連するエネルギーの散逸を
招来する。
の逆方向電流発生はまた、逆方向回復期間中にか
なりの熱散逸を招く。逆方向電流を制限するため
のいわゆる「スイープアウト」（sweepout）回路
はなお、後で詳述するように、少数キヤリア・ス
イープアウト過程に関連するエネルギーの散逸を
招来する。
本発明の更に他の目的は、このような散逸少数
キヤリヤ・スイープアウト損失をも著しく減少さ
せ、更には実質的に除去するための新規かつ改良
された装置を提供することにある。
キヤリヤ・スイープアウト損失をも著しく減少さ
せ、更には実質的に除去するための新規かつ改良
された装置を提供することにある。
本発明の更に他の目的は、以下の説明から明ら
かになり、また特許請求の範囲の記載において更
によく分かる。
かになり、また特許請求の範囲の記載において更
によく分かる。
本発明の重要な態様の一つから要約すると、本
発明は、電源と関連するサイリスタスイツチ回路
におけるプライミング及びキヤリヤ・スイープア
ウト損失を除去する装置に関するものであり、サ
イリスタスイツチングに応動してエネルギーがこ
れに蓄積される。この装置においては、所定のプ
ライミング期間のサイリスタスイツチングに際す
るサイリスタ電流の立上りを遅延させ、これによ
りまた追加の少数キヤリヤを上記サイリスタ内に
発生させ、上記プライミング期間中に上記電流を
制限し、その後逆方向電圧を発生させてスイープ
アウト期間中に上記少数キヤリヤのスイープアウ
トを行い、上記スイープアウト期間中に上記電流
を制限し、上記プライミング期間及びスイープア
ウト期間の各々において結果として生ずるエネル
ギーの上記電源へ輸送し戻して上記結果として生
ずるエネルギーの熱散逸を除去する。
発明は、電源と関連するサイリスタスイツチ回路
におけるプライミング及びキヤリヤ・スイープア
ウト損失を除去する装置に関するものであり、サ
イリスタスイツチングに応動してエネルギーがこ
れに蓄積される。この装置においては、所定のプ
ライミング期間のサイリスタスイツチングに際す
るサイリスタ電流の立上りを遅延させ、これによ
りまた追加の少数キヤリヤを上記サイリスタ内に
発生させ、上記プライミング期間中に上記電流を
制限し、その後逆方向電圧を発生させてスイープ
アウト期間中に上記少数キヤリヤのスイープアウ
トを行い、上記スイープアウト期間中に上記電流
を制限し、上記プライミング期間及びスイープア
ウト期間の各々において結果として生ずるエネル
ギーの上記電源へ輸送し戻して上記結果として生
ずるエネルギーの熱散逸を除去する。
以下、本発明を図面を参照して説明する。
まず第１図のグラフを参照して本発明の基本と
なる原理を詳細に説明する。このグラフは、プラ
イミングあり及びプライミングなしのサイリスタ
のターンオン特性を示すものであり、陽極電流は
縦座標に沿つてプロツトしてあり、時間は横座標
に沿つてプロツトしてある。記号Ａで示す曲線は
最大許容立上り速度（di／dt）又は時間の関数と
しての陽極電流を示す。プライミングなし及びプ
ライミングでありで得られる陽極電流の相対的増
加を比較するために、更に３つの電流波形を第１
図に示す。曲線Ｂは正弦波陽極電流、例えば５マ
イクロ秒幅のプライミングなしのものを示す。こ
の電流パルスのピークの大きさは時間零における
di／dt定格で定まる。他方、曲線Ｃは、プライミ
ング時間（０−t1）が５マイクロ秒である陽極電
流を示す。プライミング期間中に少量の陽極電流
が流れることがわかる。このプライミング期間中
の陽極電流を増すことにより、di／dt定格を更に
増大させることができ、この増大により、曲線Ｄ
からわかるように、ピーク陽極電流が増す。プラ
イミング期間中の陽極電流により、ターンオン接
合領域における追加の少数キヤリヤが発生し、従
つてdi／dt定格が増大する。しかし、この陽極電
流は接合ターンオン領域を増大させない。このよ
うな領域は、厳密に、プライミング期間の持続時
間の関数である。ターンオン領域における追加の
少数キヤリヤにより陽極電流が増す。従つて、
di／dt定格は２つのパラメータ、すなわち、プラ
イミング期間の持続時間、及びこの期間中の陽極
電流の大きさによつて定まる。
なる原理を詳細に説明する。このグラフは、プラ
イミングあり及びプライミングなしのサイリスタ
のターンオン特性を示すものであり、陽極電流は
縦座標に沿つてプロツトしてあり、時間は横座標
に沿つてプロツトしてある。記号Ａで示す曲線は
最大許容立上り速度（di／dt）又は時間の関数と
しての陽極電流を示す。プライミングなし及びプ
ライミングでありで得られる陽極電流の相対的増
加を比較するために、更に３つの電流波形を第１
図に示す。曲線Ｂは正弦波陽極電流、例えば５マ
イクロ秒幅のプライミングなしのものを示す。こ
の電流パルスのピークの大きさは時間零における
di／dt定格で定まる。他方、曲線Ｃは、プライミ
ング時間（０−t1）が５マイクロ秒である陽極電
流を示す。プライミング期間中に少量の陽極電流
が流れることがわかる。このプライミング期間中
の陽極電流を増すことにより、di／dt定格を更に
増大させることができ、この増大により、曲線Ｄ
からわかるように、ピーク陽極電流が増す。プラ
イミング期間中の陽極電流により、ターンオン接
合領域における追加の少数キヤリヤが発生し、従
つてdi／dt定格が増大する。しかし、この陽極電
流は接合ターンオン領域を増大させない。このよ
うな領域は、厳密に、プライミング期間の持続時
間の関数である。ターンオン領域における追加の
少数キヤリヤにより陽極電流が増す。従つて、
di／dt定格は２つのパラメータ、すなわち、プラ
イミング期間の持続時間、及びこの期間中の陽極
電流の大きさによつて定まる。
プライミング及び少数キヤリヤ・スイープアウ
ト回路の一例を第２図に示す。この回路は、方形
ループ・コアを有する可飽和インダクタL1、タ
ツプ付き一次巻線Ｐ、バイアスすなわちリセツト
巻線Ｂ、並びに可調節抵抗R1及びR2とそれぞれ
直列接続された一対のダイオードCR１及びCR２
によつて分路された二次巻線Ｓを備えている。固
定陽極電流に対しては、これらの可調節構成部品
は最適値にセツトされる。このプライミング及び
スイーウアウト回路は、電源EDCの＋端子とサイ
リスタとの間で、可飽和インダクタL1の一次巻
線Ｐと直列に接続されており、そして、共振チヤ
ージ・インダクタL2が上記サイリスタを分路蓄
電コンデンサC1の＋端子に直列接続している。
ト回路の一例を第２図に示す。この回路は、方形
ループ・コアを有する可飽和インダクタL1、タ
ツプ付き一次巻線Ｐ、バイアスすなわちリセツト
巻線Ｂ、並びに可調節抵抗R1及びR2とそれぞれ
直列接続された一対のダイオードCR１及びCR２
によつて分路された二次巻線Ｓを備えている。固
定陽極電流に対しては、これらの可調節構成部品
は最適値にセツトされる。このプライミング及び
スイーウアウト回路は、電源EDCの＋端子とサイ
リスタとの間で、可飽和インダクタL1の一次巻
線Ｐと直列に接続されており、そして、共振チヤ
ージ・インダクタL2が上記サイリスタを分路蓄
電コンデンサC1の＋端子に直列接続している。
プライミング期間持続時間は、一次巻線Ｐ上の
異なるタツプを選択することによつて調節され
る。プライミング期間中は、上記可飽和インダク
タ両端間の電圧は正であり、ダイオードCR１が
導通する。プライミング電流の振幅は抵抗R1に
よつて調節される。逆方向回復期間中は、上記イ
ンダクタの電圧は負であり、従つてダイオード
CR２が導通する。逆方向回復電流は抵抗R2によ
つて調節される。多くの用途においては、R1及
びR2の抵抗値はほとんど同じであり、これらの
場合には、二次回路は１個の抵抗のみで構成して
もよい。高周波作動に対しては特に、R1におい
て散逸するプライミング損失はかなりのものであ
る。
異なるタツプを選択することによつて調節され
る。プライミング期間中は、上記可飽和インダク
タ両端間の電圧は正であり、ダイオードCR１が
導通する。プライミング電流の振幅は抵抗R1に
よつて調節される。逆方向回復期間中は、上記イ
ンダクタの電圧は負であり、従つてダイオード
CR２が導通する。逆方向回復電流は抵抗R2によ
つて調節される。多くの用途においては、R1及
びR2の抵抗値はほとんど同じであり、これらの
場合には、二次回路は１個の抵抗のみで構成して
もよい。高周波作動に対しては特に、R1におい
て散逸するプライミング損失はかなりのものであ
る。
上記サイリスタの逆方向回復特性を第３図に示
す。プライミング及びスイープアウト回路がない
とすると、第３図の曲線Ａに示すように、逆電流
IAは大きなピーク値に立ち上がる。この逆電流は
第２図のチヤージ・インダクタL2及びL1の飽和
したインダクタンスを通つて流れるから、かなり
の量のエネルギーがこれらインダクタに蓄積さ
れ、そしてこのエネルギーは逆方向回復中に上記
サイリスタにおいて散逸する。このような逆電流
により２つの型の故障が起り得る。すなわち、そ
の一つは過大電力散逸によるものであり、他の一
つは逆電圧破壊によるものである。しかし、この
回路のスイープアウト特徴により、第３図に曲線
Ｂで示すように、上記の逆電流は抵抗R2によつ
て制御される値に制限される。R2の最適値は電
流IBが最小となるときに得られる。上記の方形ル
ープ・コアにより、逆電流パルスを安全値に制限
することによつて上記サイリスタのターンオフは
制御される。追加のバイアス電流が一般に上記方
形ループ・コアにリセツト方向に加えられ、上記
サイリスタの再結合過程が逆方向飽和前に完了す
る場合に、コア・リセツトを確実ならしめる。
す。プライミング及びスイープアウト回路がない
とすると、第３図の曲線Ａに示すように、逆電流
IAは大きなピーク値に立ち上がる。この逆電流は
第２図のチヤージ・インダクタL2及びL1の飽和
したインダクタンスを通つて流れるから、かなり
の量のエネルギーがこれらインダクタに蓄積さ
れ、そしてこのエネルギーは逆方向回復中に上記
サイリスタにおいて散逸する。このような逆電流
により２つの型の故障が起り得る。すなわち、そ
の一つは過大電力散逸によるものであり、他の一
つは逆電圧破壊によるものである。しかし、この
回路のスイープアウト特徴により、第３図に曲線
Ｂで示すように、上記の逆電流は抵抗R2によつ
て制御される値に制限される。R2の最適値は電
流IBが最小となるときに得られる。上記の方形ル
ープ・コアにより、逆電流パルスを安全値に制限
することによつて上記サイリスタのターンオフは
制御される。追加のバイアス電流が一般に上記方
形ループ・コアにリセツト方向に加えられ、上記
サイリスタの再結合過程が逆方向飽和前に完了す
る場合に、コア・リセツトを確実ならしめる。
第２図の回路においては、共振チヤージによつ
てC1両端間に電圧が発生し、この電圧の大きさ
は電源電圧EDCの２倍に近づく。従つて、少数キ
ヤリヤをスイープアウトする正味電圧はEDCと同
じ大きさである。インダクタL1は逆電流を第３
図に示す値IBに制限する。この低い逆電流の値
は、サイリスタ接合両端間に数ボルトの電圧降下
を生じさせるだけであり、インダクタL1は逆電
流の大部分を吸収する。従つて、少数キヤリヤの
スイープアウト過程に関連するエネルギーは、イ
ンダクタL1の二次巻線両端間に接続された抵抗
R2において散逸する。ここでも、高周波作動に
対しては、このエネルギー損失はかなりのもので
ある。
てC1両端間に電圧が発生し、この電圧の大きさ
は電源電圧EDCの２倍に近づく。従つて、少数キ
ヤリヤをスイープアウトする正味電圧はEDCと同
じ大きさである。インダクタL1は逆電流を第３
図に示す値IBに制限する。この低い逆電流の値
は、サイリスタ接合両端間に数ボルトの電圧降下
を生じさせるだけであり、インダクタL1は逆電
流の大部分を吸収する。従つて、少数キヤリヤの
スイープアウト過程に関連するエネルギーは、イ
ンダクタL1の二次巻線両端間に接続された抵抗
R2において散逸する。ここでも、高周波作動に
対しては、このエネルギー損失はかなりのもので
ある。
前述したように、本発明の主目的は、抵抗R1
において散逸するプライミング損失及び抵抗R2
において散逸する少数キヤリヤのスイープアウト
損失の両方を除去しようとするものである。第４
図に示す回路は本発明に従つて構成されたもので
あり、このような損失のないプライミング及び少
数キヤリヤ・スイープアウトを提供するものであ
る。この回路は、図示のような、それぞれが一
次、バイアス及び二次巻線Ｐ−Ｂ−Ｓ及びP′−
B′−S′を有する一対次々に続く可飽和インダクタ
L1及びL2を備えており、ダイオードCR１及びCR
２、リニヤインダクタL3、抵抗R1並びにDCバイ
アス電源を有する。一次巻線Ｐ及びP′はサイリス
タSCR１と直列に接続されている。バイアス巻
線Ｂ及びB′はL3，R1及びDCバイアス電源と直列
に接続されている。L1の二次巻線Ｓはダイオー
ドCR１と直列に接続されており、L2の二次巻線
S′はダイオードCR２と直列に接続されている。
第４図の回路の作動を第５図及び第６図の波形を
参照して次に説明する。
において散逸するプライミング損失及び抵抗R2
において散逸する少数キヤリヤのスイープアウト
損失の両方を除去しようとするものである。第４
図に示す回路は本発明に従つて構成されたもので
あり、このような損失のないプライミング及び少
数キヤリヤ・スイープアウトを提供するものであ
る。この回路は、図示のような、それぞれが一
次、バイアス及び二次巻線Ｐ−Ｂ−Ｓ及びP′−
B′−S′を有する一対次々に続く可飽和インダクタ
L1及びL2を備えており、ダイオードCR１及びCR
２、リニヤインダクタL3、抵抗R1並びにDCバイ
アス電源を有する。一次巻線Ｐ及びP′はサイリス
タSCR１と直列に接続されている。バイアス巻
線Ｂ及びB′はL3，R1及びDCバイアス電源と直列
に接続されている。L1の二次巻線Ｓはダイオー
ドCR１と直列に接続されており、L2の二次巻線
S′はダイオードCR２と直列に接続されている。
第４図の回路の作動を第５図及び第６図の波形を
参照して次に説明する。
最初は、C1電圧は零であり、L1及びL2はバイ
アス電流Ibによつて適当にリセツトされている。
このバイアス電流により、L1は負に飽和させら
れ、L2は正に飽和させられる。従つて、サイリ
スタSCR１を時間t1においてターンオンさせると
（第５図及び第６図）、インダクタL1は非飽和領
域にあらしめられ、これにより、プライミング電
流を次に示す値に制限する。
アス電流Ibによつて適当にリセツトされている。
このバイアス電流により、L1は負に飽和させら
れ、L2は正に飽和させられる。従つて、サイリ
スタSCR１を時間t1においてターンオンさせると
（第５図及び第６図）、インダクタL1は非飽和領
域にあらしめられ、これにより、プライミング電
流を次に示す値に制限する。
（iSCR）プライミング＝nb1／np1Ib＋in1(2)
ここに、
nb1＝L1上のバイアス巻線Ｂの巻数、
np1＝L1上の一次巻線Ｐの巻数、
in1＝L1の磁化電流
である。このプライミング電流は、第５図におけ
る時間期間t0ないしt1中、流れる。この時間期間
中に、L1コアは電圧EDCによつて負から正に飽和
させられる。他方、インダクタL2は電流iSCRによ
つて更に正に飽和させられる。時間t1において、
インダクタL1は正に飽和させられ、大きな正弦
波チヤージ電流が流れ始める。この電流パルスの
周波数又は周期は、L1及びL2の飽和したインダ
クタンス並びにコンデンサC1によつて決まる。
る時間期間t0ないしt1中、流れる。この時間期間
中に、L1コアは電圧EDCによつて負から正に飽和
させられる。他方、インダクタL2は電流iSCRによ
つて更に正に飽和させられる。時間t1において、
インダクタL1は正に飽和させられ、大きな正弦
波チヤージ電流が流れ始める。この電流パルスの
周波数又は周期は、L1及びL2の飽和したインダ
クタンス並びにコンデンサC1によつて決まる。
時間t2において、コンデンサC1は一杯にチヤー
ジされ、サイリスタSCR１電流（iSCR）は極性が
反転し、このようにして少数キヤリヤ・スイープ
アウト過程が開始させられる。サイリスタSCR
１電流が極性を反転すると、バイアス電流IbはL1
コアを負に飽和させ始める。これにより、L1巻
線両端間にEDC電圧及び二次巻線Ｓの巻数によつ
て制限される負電圧がCR１のクランプ作用を介
して発生する。二次巻線Ｓの巻数は、L1の一次
巻線Ｐの両端間に現れるクランプ電圧がスイープ
アウト電圧よりも僅かに小さくなるように選定さ
れる。すなわち、 Ｅスイープアウト＝（EC1）ピーク−EDC (3) である。従つて、スイープアウト電圧の残部が
L2両端間に現れる。
ジされ、サイリスタSCR１電流（iSCR）は極性が
反転し、このようにして少数キヤリヤ・スイープ
アウト過程が開始させられる。サイリスタSCR
１電流が極性を反転すると、バイアス電流IbはL1
コアを負に飽和させ始める。これにより、L1巻
線両端間にEDC電圧及び二次巻線Ｓの巻数によつ
て制限される負電圧がCR１のクランプ作用を介
して発生する。二次巻線Ｓの巻数は、L1の一次
巻線Ｐの両端間に現れるクランプ電圧がスイープ
アウト電圧よりも僅かに小さくなるように選定さ
れる。すなわち、 Ｅスイープアウト＝（EC1）ピーク−EDC (3) である。従つて、スイープアウト電圧の残部が
L2両端間に現れる。
L1及びL2両端間の電圧波形を第６図に示す。
サイリスタSCR１スイープアウト電流はインダ
クタL1に対するバイアス電流と同極性であるか
ら、このスイープアウト電流はバイアス電流が
L1をリセツトすることを助ける。更に、これら
２つの電流はCR１を導通させるから、サイリス
タSCR１スイープアウト電流に対してL1によつ
て提供される電流制限がない。しかし、このスイ
ープアウト過程中に、インダクタL2は、サイリ
スタSCR１を故障から保護するのに必要な電流
制限作用を提供する。サイリスタSCR１スイー
プアウト電流はインダクタL2を正から負に飽和
させる。このスイープアウト電流は次式によつて
与えられる。
サイリスタSCR１スイープアウト電流はインダ
クタL1に対するバイアス電流と同極性であるか
ら、このスイープアウト電流はバイアス電流が
L1をリセツトすることを助ける。更に、これら
２つの電流はCR１を導通させるから、サイリス
タSCR１スイープアウト電流に対してL1によつ
て提供される電流制限がない。しかし、このスイ
ープアウト過程中に、インダクタL2は、サイリ
スタSCR１を故障から保護するのに必要な電流
制限作用を提供する。サイリスタSCR１スイー
プアウト電流はインダクタL2を正から負に飽和
させる。このスイープアウト電流は次式によつて
与えられる。
（iSCR）スイープアウト
＝（nb2／np2）Ib＋in2 (4)
ここに、
nb2＝L2上のバイアス巻線Ｂの巻数、
np2＝L2上の一次巻線Ｐの巻数、
in2＝L2の磁化電流
である。
従つて、上記の式(2)及び(4)からわかるように、
プライミング電流及びスイープアウト電流の大き
さは、２つのバイアス巻線Ｂ及びB′の巻数すな
わちnb1及びb2によつて独立に調節できる。
プライミング電流及びスイープアウト電流の大き
さは、２つのバイアス巻線Ｂ及びB′の巻数すな
わちnb1及びb2によつて独立に調節できる。
時間t3において、スイープアウト過程は完了
し、逆電圧はサイリスタSCR１によつて吸収さ
れる。スイープアウト電流が低い値に低下すると
（第５図における時間t3）、バイアス電流はL2のコ
アを再び正に飽和させ、この作用によりL2の一
次巻線P′両端間に正電圧が発生する。この電圧
は、二次巻線S′及びダイオードCR２によつて電
圧EDCにクランプされる。このクランプ作用がな
いとすると、バイアス電流がL1両端間に大きな
電圧スパイクを発生させ、その結果サイリスタ
CSR１の電圧定格に対する超過が生じてサイリ
スタSCR１が故障するに至る。
し、逆電圧はサイリスタSCR１によつて吸収さ
れる。スイープアウト電流が低い値に低下すると
（第５図における時間t3）、バイアス電流はL2のコ
アを再び正に飽和させ、この作用によりL2の一
次巻線P′両端間に正電圧が発生する。この電圧
は、二次巻線S′及びダイオードCR２によつて電
圧EDCにクランプされる。このクランプ作用がな
いとすると、バイアス電流がL1両端間に大きな
電圧スパイクを発生させ、その結果サイリスタ
CSR１の電圧定格に対する超過が生じてサイリ
スタSCR１が故障するに至る。
従つて、第４図の回路においては、プライミン
グ及びスイープアウトの各過程に関連するエネル
ギーはL1の二次巻線Ｓ及びCR１によつて電源へ
送り戻される。プライミング時間期間t0ないしt1
中に、L1によつて吸収されたエネルギーは事実
上バイアス回路に送られ、従つて従来のプライミ
ング回路の損失が除去される。この期間中は、
L1電圧は正であり、これによりバイアス電流及
びL3内の蓄積エネルギーが増大する。R1′は小さ
な抵抗値を有するから、R1′における追加的損失
は無視できる。スイープアウト時間期間中に、
L3に蓄積されるこの追加的エネルギーは、スイ
ープアウト過程に関連するエネルギーと一緒に電
源へ送られ、従来このようなスイープアウト作動
に付随した損失もまた除去される。
グ及びスイープアウトの各過程に関連するエネル
ギーはL1の二次巻線Ｓ及びCR１によつて電源へ
送り戻される。プライミング時間期間t0ないしt1
中に、L1によつて吸収されたエネルギーは事実
上バイアス回路に送られ、従つて従来のプライミ
ング回路の損失が除去される。この期間中は、
L1電圧は正であり、これによりバイアス電流及
びL3内の蓄積エネルギーが増大する。R1′は小さ
な抵抗値を有するから、R1′における追加的損失
は無視できる。スイープアウト時間期間中に、
L3に蓄積されるこの追加的エネルギーは、スイ
ープアウト過程に関連するエネルギーと一緒に電
源へ送られ、従来このようなスイープアウト作動
に付随した損失もまた除去される。
これらの新規な結果を得るための変形回路を第
７図に示す。この回路は、プライミング及びスイ
ープアウトの各特徴を別にしても、新規な利点を
有す。この回路は、第８ａ図に示すように、負及
び正の両方の正弦波電流パルスを発生する。この
回路は、コンデンサC1及びC2と、インダクタL1
及びL2並びにダイオードCR３及びCR５を備えた
第１無損失プライミング及び回復回路と直列のサ
イリスタSCR１と、インダクタL3及びL4並びに
ダイオードCR４及びCR６を備えた第２の無損失
プライミング及び回復回路と直列のサイリスタ
SCR２と、直列素子R1′及びL5を有するDCバイア
ス電源と、ダイオードCR１及びCR２並びに変圧
器T1からなるクランプ回路とから成る。この回
路の作動は次の通りである。最初は、第８ｂ図に
示すように、時間t0において、コンデンサC1は正
にチヤージされており、コンデンサC2は負にチ
ヤージされている。時間t0において、サイリスタ
SCR１はターンオンさせられ、正の半正弦波の
電流（i1）が発生し、時間期間t0ないしt1中に負
荷へ与えられる。時間t1においては、C1及びC2上
の両方の電圧は逆転されており、C2電圧は正
（ec1）であり、C1電圧は負（ec1）である。次の時
間期間t1ないしt2は、サイリスタSCR１の回復を
確保するのに十分な長いものでなければならな
い。時間t2において、サイリスタSCR２がターン
オンさせられ、負の半正弦波の電流（i2）が発生
し、時間期間t2ないしt3中に負荷へ与えられる。
時間t3においては、C1及びC2上の両方の電圧は逆
転されており、時間t0における最初の電圧極性に
戻る。時間期間t3ないしt4中に、サイリスタSCR
２は回復し、時間t4において作動の新しいサイク
ルが開始させられる。
７図に示す。この回路は、プライミング及びスイ
ープアウトの各特徴を別にしても、新規な利点を
有す。この回路は、第８ａ図に示すように、負及
び正の両方の正弦波電流パルスを発生する。この
回路は、コンデンサC1及びC2と、インダクタL1
及びL2並びにダイオードCR３及びCR５を備えた
第１無損失プライミング及び回復回路と直列のサ
イリスタSCR１と、インダクタL3及びL4並びに
ダイオードCR４及びCR６を備えた第２の無損失
プライミング及び回復回路と直列のサイリスタ
SCR２と、直列素子R1′及びL5を有するDCバイア
ス電源と、ダイオードCR１及びCR２並びに変圧
器T1からなるクランプ回路とから成る。この回
路の作動は次の通りである。最初は、第８ｂ図に
示すように、時間t0において、コンデンサC1は正
にチヤージされており、コンデンサC2は負にチ
ヤージされている。時間t0において、サイリスタ
SCR１はターンオンさせられ、正の半正弦波の
電流（i1）が発生し、時間期間t0ないしt1中に負
荷へ与えられる。時間t1においては、C1及びC2上
の両方の電圧は逆転されており、C2電圧は正
（ec1）であり、C1電圧は負（ec1）である。次の時
間期間t1ないしt2は、サイリスタSCR１の回復を
確保するのに十分な長いものでなければならな
い。時間t2において、サイリスタSCR２がターン
オンさせられ、負の半正弦波の電流（i2）が発生
し、時間期間t2ないしt3中に負荷へ与えられる。
時間t3においては、C1及びC2上の両方の電圧は逆
転されており、時間t0における最初の電圧極性に
戻る。時間期間t3ないしt4中に、サイリスタSCR
２は回復し、時間t4において作動の新しいサイク
ルが開始させられる。
正方向及び逆方向のコンデンサ電圧間の関係は
負荷特性によつて定まる。抵抗性負荷に対して
は、エネルギーは負荷へ与えられる。従つて、こ
の場合は、逆方向コンデンサ電圧は正方向電圧よ
りも小さく、コンデンサ電圧におけるこの差異は
負荷へ与えられるエネルギーを反映する。他方、
エネルギーが負荷からパルス発生器へ与えられる
再生的負荷に対しては、逆方向コンデンサ電圧は
正方向電圧よりも大きい。この後者の場合は、危
険な高電圧がパルス発生器回路に発生し得、この
電圧はサイリスタ最大電圧定格を超過する。上記
のクランプ回路（変圧器T1並び逆方向に極を向
けたダイオードCR１及びCR２）はこれらの高電
圧を除去し、これにより再生的負荷への安全な作
動が得られる。
負荷特性によつて定まる。抵抗性負荷に対して
は、エネルギーは負荷へ与えられる。従つて、こ
の場合は、逆方向コンデンサ電圧は正方向電圧よ
りも小さく、コンデンサ電圧におけるこの差異は
負荷へ与えられるエネルギーを反映する。他方、
エネルギーが負荷からパルス発生器へ与えられる
再生的負荷に対しては、逆方向コンデンサ電圧は
正方向電圧よりも大きい。この後者の場合は、危
険な高電圧がパルス発生器回路に発生し得、この
電圧はサイリスタ最大電圧定格を超過する。上記
のクランプ回路（変圧器T1並び逆方向に極を向
けたダイオードCR１及びCR２）はこれらの高電
圧を除去し、これにより再生的負荷への安全な作
動が得られる。
負荷が抵抗性である場合には、この共通点にお
ける電圧は、第８ｂ図にe1として示す対称的な平
坦頂部の波である。この電圧は、負荷が無効的又
は再生的となる時に大きさが増大する。抵抗性負
荷に対しても、電圧e1の大きさはDC電源電圧EDC
を超える。e1電圧を所望の値にクランプするため
に、二次巻線Ｓを変圧器T1に付け加える。一次
巻線Ｐと二次巻線Ｓとの間の巻数比は、e1が所望
のクランプ電圧と等しい時に二次巻線電圧がDC
電源電圧（EDC）の２分の１に等しくなるように
選定する。e1が増してこの値を超えると、ダイオ
ードCR１及びCR２のいずれかが（電圧極性によ
り）導通し、エネルギーを電源へ送り戻す。従つ
て、e1はクランプ電圧のレベルを超えることがな
い。
ける電圧は、第８ｂ図にe1として示す対称的な平
坦頂部の波である。この電圧は、負荷が無効的又
は再生的となる時に大きさが増大する。抵抗性負
荷に対しても、電圧e1の大きさはDC電源電圧EDC
を超える。e1電圧を所望の値にクランプするため
に、二次巻線Ｓを変圧器T1に付け加える。一次
巻線Ｐと二次巻線Ｓとの間の巻数比は、e1が所望
のクランプ電圧と等しい時に二次巻線電圧がDC
電源電圧（EDC）の２分の１に等しくなるように
選定する。e1が増してこの値を超えると、ダイオ
ードCR１及びCR２のいずれかが（電圧極性によ
り）導通し、エネルギーを電源へ送り戻す。従つ
て、e1はクランプ電圧のレベルを超えることがな
い。
当業者には他の変形が可能であろうが、このよ
うな変形は全て、特許請求の範囲に記載してある
ような本発明の精神及び範囲内にある。
うな変形は全て、特許請求の範囲に記載してある
ような本発明の精神及び範囲内にある。
第１図はサイリスタの電流対時間特性を示すグ
ラフ、第２図はサイリスタプライミング及び少数
キヤリヤ・スイープアウトの機能のための従来の
回路装置の回路図、第３図は第２図の回路の結果
として生ずるサイリスタ電流波形のグラフ、第４
図は本発明に従つて構成した装置を示す回路図、
第５図及び第６図は第４図の装置において発生す
るサイリスタ電流及びインダクタ電圧の波形をそ
れぞれ示す図、第７図は本発明の変形例回路図、
第８ａ図及び第８ｂ図は第７図の回路に関係する
波形図である。 C1，C2：コンデンサ、CR１，CR２，CR３，
CR４，CR５，CR６：ダイオード、EDC：電源、
L1，L2，L3，L4，L5：インダクタ、R1，R2：抵
抗、SCR１，SCR２：サイリスタ、T1：変換器。
ラフ、第２図はサイリスタプライミング及び少数
キヤリヤ・スイープアウトの機能のための従来の
回路装置の回路図、第３図は第２図の回路の結果
として生ずるサイリスタ電流波形のグラフ、第４
図は本発明に従つて構成した装置を示す回路図、
第５図及び第６図は第４図の装置において発生す
るサイリスタ電流及びインダクタ電圧の波形をそ
れぞれ示す図、第７図は本発明の変形例回路図、
第８ａ図及び第８ｂ図は第７図の回路に関係する
波形図である。 C1，C2：コンデンサ、CR１，CR２，CR３，
CR４，CR５，CR６：ダイオード、EDC：電源、
L1，L2，L3，L4，L5：インダクタ、R1，R2：抵
抗、SCR１，SCR２：サイリスタ、T1：変換器。
Claims (1)
- 【特許請求の範囲】 １ サイリスタと、電力を授受し得る電源と、上
記電源とサイリスタとの間に介挿された一対の可
飽和インダクタと、上記サイリスタとアース間に
接続されたコンデンサとを備え、上記可飽和イン
ダクタは、各々が一次巻線、バイアス巻線及び二
次巻線を有し、上記一次巻線は上記サイリスタに
直列に接続され、上記バイアス巻線は該バイアス
巻線に電力を供給する電源及び少なくともプライ
ミング時に上記可飽和インダクタに供給された電
力の一部を吸収するインダクタに直列に接続さ
れ、上記二次巻線は互いに逆極性にそれぞれダイ
オードに直列接続され、上記一対の可飽和インダ
クタの中の一方のインダクタの一次巻線、二次巻
線及びバイアス巻線に誘起される電圧の極性がす
べて同一方向となり、他方のインダクタの一次巻
線に誘起される電圧の極性と二次巻線及びバイア
ス巻線に誘起される電圧の極性とが逆の方向とな
るように構成されることを特徴とした無損失サイ
リスタスイツチ回路プライミング及びスイープア
ウト装置。 ２ 上記一対の可飽和インダクタの一方を調節し
てプライミング電流を式 （iSCR）プライミング＝nb1／np1Ib＋in1 にほぼ従つて制限するための装置を備え、上記式
において、nb1は上記インダクタのバイアス巻線
上の巻数を表し、np1は上記インダクタの一次巻
線上の巻数を表し、in1はインダクタ磁化電流を
表し、Ibはバイアス電流を表し、上記一対の可飽
和インダクタの上記一方の上記二次巻線が上記プ
ライミング電流の制限を助けることを特徴とする
特許請求の範囲第１項記載の無損失スイツチ回路
プライミング及びスイープアウト装置。 ３ 上記一対の可飽和インダクタの他方のものを
調節して上記スイープアウト電流を式 （iSCR）スイープアウト＝nb2／np2Ib＋in2 にほぼ従つて制限するための装置を備え、上記式
において、nb2は上記インダクタのバイアス巻線
上の巻数を表し、np2は上記インダクタの一次巻
線上の巻数を表し、in2はインダクタ磁化電流を
表し、Ibはバイアス電流を表し、上記一対の可飽
和インダクタの上記他方のものの上記二次巻線が
上記サイリスタ装置を保護する電流制限を助ける
ことを特徴とする特許請求の範囲２項記載の無損
失サイリスタスイツチ回路プライミング及びスイ
ープアウト装置。 ４ 上記一対の可飽和インダクタのそれぞれのバ
イアス巻線の巻回を備えた装置を備えて上記プラ
イミング電流及び上記スイープアウト電流のそれ
ぞれの大きさの独立的調節を可能ならしめるよう
になつていることを特徴とする特許請求の範囲第
３項記載の無損失サイリスタスイツチ回路プライ
ミング及びスイープアウト装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/893,966 US4230955A (en) | 1978-04-06 | 1978-04-06 | Method of and apparatus for eliminating priming and carrier sweep-out losses in SCR switching circuits and the like |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4173184A Division JPH0744441B2 (ja) | 1978-04-06 | 1992-06-30 | 無損失サイリスタスイッチ回路プライミング及びスイープアウト装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54148369A JPS54148369A (en) | 1979-11-20 |
| JPH0474950B2 true JPH0474950B2 (ja) | 1992-11-27 |
Family
ID=25402416
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1134579A Granted JPS54148369A (en) | 1978-04-06 | 1979-02-02 | Method of and device for eliminating priming and carrier sweeppout loss for scr switching circuit or like |
| JP4173184A Expired - Lifetime JPH0744441B2 (ja) | 1978-04-06 | 1992-06-30 | 無損失サイリスタスイッチ回路プライミング及びスイープアウト装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4173184A Expired - Lifetime JPH0744441B2 (ja) | 1978-04-06 | 1992-06-30 | 無損失サイリスタスイッチ回路プライミング及びスイープアウト装置 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4230955A (ja) |
| EP (1) | EP0004701B1 (ja) |
| JP (2) | JPS54148369A (ja) |
| AU (1) | AU527680B2 (ja) |
| CA (1) | CA1134438A (ja) |
| DE (1) | DE2964125D1 (ja) |
| HK (1) | HK64585A (ja) |
| IL (1) | IL56422A (ja) |
| ZA (1) | ZA79750B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4674022A (en) * | 1986-07-01 | 1987-06-16 | Megapulse, Inc. | SCR priming and sweep-out circuit apparatus |
| GB8816774D0 (en) * | 1988-07-14 | 1988-08-17 | Bsr Int Plc | Power supplies |
| DE69232115T2 (de) * | 1991-06-28 | 2002-06-06 | Hitachi Metals Ltd | Impulsgenerator und staubkollektor mit einem solchen impulsgenerator |
| FR2717015B1 (fr) * | 1994-03-03 | 1996-04-26 | Alcatel Converters | Alimentation à découpage adaptée pour permettre des commutations sous tension réduite. |
| US5734544A (en) * | 1996-07-09 | 1998-03-31 | Megapulse, Inc. | Solid-state pulse generating apparatus and method particularly adapted for ion implantation |
| US5969439A (en) * | 1998-04-09 | 1999-10-19 | Megapulse, Incorporated | Pulse generator apparatus for RF pulse generation in tuned loads including series regulation and capacitor clamping method therefor |
| FR2803135B1 (fr) * | 1999-12-28 | 2002-04-26 | Valeo Electronique | Circuit a decoupage, notamment pour vehicule automobile, a filtrage ameliore |
| US6466461B2 (en) * | 2001-02-09 | 2002-10-15 | Netpower Technologies, Inc. | Method and circuit for reducing voltage level variation in a bias voltage in a power converter |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5087263A (ja) * | 1973-12-03 | 1975-07-14 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1396036A (fr) * | 1964-04-27 | 1965-04-16 | Frako Condensatoren Und Appbau | Montage pour la commande avec faibles pertes d'un récepteur électrique à courant continu |
| US3549908A (en) * | 1968-11-14 | 1970-12-22 | Us Navy | Turn-off circuit for dc load carrying scr switch |
| GB1260967A (en) * | 1969-11-15 | 1972-01-19 | Marconi Co Ltd | Improvements in or relating to triggerable pulse generators |
| JPS4946573B1 (ja) * | 1970-03-27 | 1974-12-11 | ||
| US3652874A (en) * | 1970-07-30 | 1972-03-28 | Donald F Partridge | Circuit for controlling the conduction of a switching device |
| US3942094A (en) * | 1973-08-13 | 1976-03-02 | Mitsubishi Denki Kabushiki Kaisha | Commutation circuit and applications thereof |
| JPS5245633B2 (ja) * | 1973-10-23 | 1977-11-17 | ||
| GB1563999A (en) * | 1975-09-18 | 1980-04-02 | Marconi Co Ltd | Capacitor charging systems |
-
1978
- 1978-04-06 US US05/893,966 patent/US4230955A/en not_active Expired - Lifetime
-
1979
- 1979-01-12 IL IL56422A patent/IL56422A/xx not_active IP Right Cessation
- 1979-01-19 AU AU43496/79A patent/AU527680B2/en not_active Expired
- 1979-02-02 JP JP1134579A patent/JPS54148369A/ja active Granted
- 1979-02-09 CA CA000321145A patent/CA1134438A/en not_active Expired
- 1979-02-19 ZA ZA79750A patent/ZA79750B/xx unknown
- 1979-02-20 DE DE7979300254T patent/DE2964125D1/de not_active Expired
- 1979-02-20 EP EP79300254A patent/EP0004701B1/en not_active Expired
-
1985
- 1985-08-29 HK HK645/85A patent/HK64585A/xx not_active IP Right Cessation
-
1992
- 1992-06-30 JP JP4173184A patent/JPH0744441B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5087263A (ja) * | 1973-12-03 | 1975-07-14 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4230955A (en) | 1980-10-28 |
| EP0004701A2 (en) | 1979-10-17 |
| AU527680B2 (en) | 1983-03-17 |
| AU4349679A (en) | 1979-10-18 |
| JPH0744441B2 (ja) | 1995-05-15 |
| EP0004701A3 (en) | 1979-10-31 |
| JPS54148369A (en) | 1979-11-20 |
| DE2964125D1 (en) | 1983-01-05 |
| ZA79750B (en) | 1980-03-26 |
| EP0004701B1 (en) | 1982-12-01 |
| CA1134438A (en) | 1982-10-26 |
| IL56422A0 (en) | 1979-03-12 |
| IL56422A (en) | 1982-07-30 |
| HK64585A (en) | 1985-09-06 |
| JPH05315924A (ja) | 1993-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5303138A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
| US5287261A (en) | Power conversion using zero current soft switching | |
| US5351179A (en) | Lossless active snubber for half-bridge output rectifiers | |
| US3418558A (en) | Single and bidirectional power flow solid state electric power circuits and commutation circuit therefor | |
| US4063306A (en) | Actively switched damping circuit | |
| US4947311A (en) | Electrical power conversion circuit | |
| JP2514872B2 (ja) | 直流電源装置 | |
| US4611267A (en) | Snubber arrangements with energy recovery for power converters using self-extinguishing devices | |
| CA1138038A (en) | Inverter drive circuit | |
| US5063488A (en) | Switching power source means | |
| US4257092A (en) | Traction motor current control apparatus | |
| US3361952A (en) | Driven inverter circuit | |
| US3928775A (en) | Turn-off circuit for gate turn-off thyristors and transistors using snubber energy | |
| JPH0474950B2 (ja) | ||
| US3721836A (en) | Current limited transistor switch | |
| US4415963A (en) | FET commutated current-FED inverter | |
| US4146921A (en) | Power control or conversion apparatus | |
| Williams | High-voltage high-frequency power-switching transistor module with switching-aid-circuit energy recovery | |
| US4482946A (en) | Hybrid inverter | |
| US3106672A (en) | Output voltage control for power conversion apparatus | |
| US3731172A (en) | Bipolar servo amplifier commutation circuit using a separate silicon controlled rectifier and isolated power supply for charging a commutation capacitor | |
| US3376494A (en) | High frequency controlled rectifier circuit | |
| GB1602019A (en) | Traction motor current control apparatus | |
| JP3216432B2 (ja) | 電力変換装置 | |
| US3986099A (en) | Multi-purpose thyristor commutation circuit |