JPS59121967A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPS59121967A
JPS59121967A JP22901482A JP22901482A JPS59121967A JP S59121967 A JPS59121967 A JP S59121967A JP 22901482 A JP22901482 A JP 22901482A JP 22901482 A JP22901482 A JP 22901482A JP S59121967 A JPS59121967 A JP S59121967A
Authority
JP
Japan
Prior art keywords
region
type
oxide film
resistance
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22901482A
Other languages
English (en)
Inventor
Tatsuo Negoro
根来 達雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP22901482A priority Critical patent/JPS59121967A/ja
Publication of JPS59121967A publication Critical patent/JPS59121967A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/8605Resistors with PN junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体集積回路装置に関し、特に相補型誘電体
分離基板の少くとも一つの分離領域に抵抗素子が形成さ
れる半導体集積回路装置に関する。
従来の半導体集積回路装置では、一般にN型の半導体領
域に選択的にP型不純物を拡散して抵抗素子を形成して
いた。
第1図は従来の抵抗素子の断面図である。
多結晶シリコン支持体領域4中に分離酸化膜3により分
離されたNfi単結晶の半導体領域1の表面にフィール
ド酸化膜5を形成したのち、所定領域のフィールド酸化
膜5を除去し、P型不純物としてのホウ素(B)を拡散
し、P型拡散抵抗領域6を形成する。そして、このP型
拡散抵抗領域6表面に酸化膜7を形成したのち、P型拡
散抵抗領域6上の酸化膜7にオーミックコンタクト用窓
8をあける。次に、アルミニウム(At)を半導体領域
1の全面に蒸着したのち、選択エツチングによりAt配
線9を形成し、抵抗素子を完成させる。なお、2は高濃
度N型単結晶の半導体領域である。
この様な構造に形成された抵抗素子においては、P型拡
散抵抗領域6を形成するために用いられるBは拡散又は
イオン注入された後の酸化工程で、表面のば化膜7中に
も拡散される。
第2図は第1図に示す拡散抵抗領域近傍における不純物
の濃度分布図である。
P型拡散抵抗領域6内のBの濃度Nは、半導体領域1の
深さ方向Xに対し減少するが、その表面の酸化膜7の近
傍でも低下する。従って、オーミックコンタクト用窓8
近傍のオーミック抵抗が高くなると共に、そのばらつき
のため抵抗素子の品質が低下するという欠点がある。
本発明の目的は、上記欠点を除去し、品質の良い抵抗素
子を有する半導体集積回路装置を提供することにある。
本発明の半導体集積回路装置は、多結晶シリコン支持体
領域に表面が露出するように埋設され絶縁膜によって分
離された少くとも1つずつの相異なる導電型の半導体領
域と、前記半導体領域の少(とも一つのP型半導体領域
に設けられた抵抗素子と、前記半導体領域のうちの残り
の半導体領域に形成された回路導子とを含んで構成され
る。
本発明によれば、N型拡散抵抗領域を形成するために用
いられるN型不純物としてのリン(P)及びヒ素(As
)は、拡散又はイオン注入された後の酸化工程で、表面
の酸化膜中にはほとんど拡散されないため、オーミック
抵抗は低くなり、従って抵抗値の精度はBの場合に較べ
て再現性が良く。
品質の良い抵抗素子が形成される。
次に、図面を参照して本発明について説明する。
第3図は、本発明の一実施例の抵抗素子の断面図である
多結晶シリコン支持体領域4中に分離酸化膜3により分
離された相異なる導電型の半導体領域のうちのP型巣結
晶の半導体領域110表面にフィールド酸化膜5を形成
したのち、所定領域例のフィールド酸化膜5を除去する
。次で、N型不純物としてP又はAsを拡散又はイオン
注入によりP型巣結晶の半導体領域110表面にN型拡
散抵抗領域16を形成する。そして、このN型拡散抵抗
領域16表面に酸化膜7を形成したのち、N型拡散抵抗
領域16上の酸化膜7にオーミックコンタクト用窓8を
あける。次に%Atを半導体領域11の全面に蒸着した
のち、選択エツチングによりAt配線9を形成して抵抗
素子を完成させる。
なお、12は高濃度P型巣結晶の半導体領域である。
この様な構造に形成した抵抗素子においては。
N型拡散抵抗領域16を形成するために用いるP又はA
sは、拡散又はイオン注入された後の酸化工程でも表面
の酸化膜中へはほとんど拡散されない。
第4図は第3図に示す拡散抵抗領域近傍における不純物
の濃度分布図である。
N型拡散抵抗領域16内の不純物濃度N′は、N型拡散
抵抗領域16の表面では高濃度のままとなっている。従
って、オーミック接触部での抵抗は低くなるので、素子
抵抗の抵抗値はN型拡散抵抗領域16の層抵抗に依存し
、接触抵抗の影響をほとんど受けない。このため素子抵
抗のばらつきは少くなり品質は向上する。
N型拡散抵抗領域16形成のための不純物の拡散又はイ
オン注入は、PNPI−ランジスタのベース拡散又はN
PNトランジスタのエミッタ拡散と同時に行なえば、特
に工程を増す必要はない。また、P型巣結晶の半導体領
域11の電位を固定する場合は、オーミックコンタクト
部の一方に短絡させて高濃度P型層を拡散させてもよい
以上詳細に説明したように、本発明によれば。
ばらつきの少い品質の向上した抵抗素子を有する半導体
集積回路装置が得られ、特にカレントミラー回路等の抵
抗の比精度が要求される半導体集積回路装置においては
その効果は極めて大きい。
【図面の簡単な説明】
第1図は従来の抵抗素子の断面図、第2図は第1図に示
す拡散抵抗領域近傍における不純物の濃度分布図、第3
図は本発明の一実施例の抵抗素子の断面図、第4図は第
3図に示す拡散抵抗領域近傍における不純物の濃度分布
図である。 1・・・・・・N型単結晶の半導体領域、2・・・・・
・高濃度N型単結晶の半導体領域、3・・・・・・分離
酸化膜、4・・・・・・多結晶シリコン支持体、5・・
・・・・フィールド酸化膜、6・・・・・・P型拡散抵
抗領域、7・・・・・・酸化膜。 8・・・・・・オーミックコンタクト用窓、9・・四A
t配線、11・・・・・・P型巣結晶の半導体領域、1
2・・・・・・高濃度P型巣結晶の半導体領域、16・
・・・・・N型拡散抵抗領域。

Claims (1)

    【特許請求の範囲】
  1. 多結晶シリコン支持体領域に表面が露出するように埋設
    され絶縁膜によって分離された少くとも1つずつの相異
    なる導電型の半導体領域と、前記半導体領域の少くとも
    一つのP型半導体領域に設けられた抵抗素子と、前記半
    導体領域のうちの残りの半導体領域に形成された回路素
    子とを含むことを特徴とする半導体集積回路装置。
JP22901482A 1982-12-28 1982-12-28 半導体集積回路装置 Pending JPS59121967A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22901482A JPS59121967A (ja) 1982-12-28 1982-12-28 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22901482A JPS59121967A (ja) 1982-12-28 1982-12-28 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPS59121967A true JPS59121967A (ja) 1984-07-14

Family

ID=16885402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22901482A Pending JPS59121967A (ja) 1982-12-28 1982-12-28 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPS59121967A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521434A (en) * 1994-10-17 1996-05-28 International Business Machines Corporation Semiconductor chip and electronic module with integrated surface interconnects/components

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521434A (en) * 1994-10-17 1996-05-28 International Business Machines Corporation Semiconductor chip and electronic module with integrated surface interconnects/components

Similar Documents

Publication Publication Date Title
US4074300A (en) Insulated gate type field effect transistors
JPH05347383A (ja) 集積回路の製法
EP0016577A1 (en) Semiconductor integrated circuit device with a double interconnection layer
US3915767A (en) Rapidly responsive transistor with narrowed base
KR880006781A (ko) 반도체 집적회로 및 그 제조방법
US4343080A (en) Method of producing a semiconductor device
JPH0654795B2 (ja) 半導体集積回路装置及びその製造方法
US5304838A (en) Vertical resistive element for integrated circuit miniaturization
EP0343879B1 (en) Bipolar transistor and method of making the same
JPS59121967A (ja) 半導体集積回路装置
US4942446A (en) Semiconductor device for switching, and the manufacturing method therefor
US4996580A (en) Bipolar semiconductor device
EP0109888A2 (en) Subsurface Zener diode
JPH03190139A (ja) 半導体集積回路装置
JP3113202B2 (ja) 半導体装置
JPH0621365A (ja) 半導体集積回路装置及びその製造方法
JPH07111311A (ja) 半導体装置およびその製造方法
US4892839A (en) Method of manufacturing a semiconductor device with polysilicon resistors and field plate
JP2606444B2 (ja) 半導体装置の製造方法
CA1306814C (en) Bridged emitter doped-silicide transistor
JP3312040B2 (ja) 半導体装置の製法
JPH05864B2 (ja)
KR900005870B1 (ko) 반도체 장치의 접속구조
JP2614519B2 (ja) Mis容量素子を組込んだ半導体集積回路の製造方法
JPH01143358A (ja) Mos型半導体集積回路装置の製造方法