JPS59117855A

JPS59117855A - デ−タ編集方式

Info

Publication number: JPS59117855A
Application number: JP57226341A
Authority: JP
Inventors: Minoru Kondo; 稔近藤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1982-12-24
Filing date: 1982-12-24
Publication date: 1984-07-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は、例えば、電子計算機から与えられるパター
ン信号やコード信号を入力し、これらを編集して最終的
にファクシミリ信号として出力するファクシミリ送信チ
ャネル等に適用可能なデータ編集方式に関するものであ
る。

〔発明の技術的背景とその問題点〕

例えば、中央処理装置（以下、ＣＰＵと称す）を含む上
位系から送出されたデータをファクシミリ信号として出
力するファクシミリ送信チャネルのシステムは、第１図
の様であった。

上位系には、ＣＰＵ１と、ＣＰＵ１がデータのバッファ
として用いるパンツアメモリ４と、パターンジェネレー
タ５、編集合成部６と、予め／臂ターン信号が格納され
たメモリ７とが含まれ、これらはパス２で接続されてい
る。このパス２には、ファクシミリ送イｇチャネル８１
　　ｅ　８２　　＊・・・が接続され、これらファクシ
ミリ送信チャネル８１＋８２＋・・・は交換機１３と接
続される。ファクシミリ送信チャネル８１＊８！＋・・
・は全て同一構成なので、ファクシミリ送信チャネル８
１について説明する。このファクシミリ送信チャネル８
１には、インタフェース９１と、通信制御部１０ｒ　と
、符号化変調部１２１　　と、網制御部１１１　とが含
まれる。

このような構成のシステムにおいては、ＣＰＵ１が、フ
ァクシミリ送信チャネル８１ｒ　８ｚ　　＋・・・へ送
出するデータは全てパターン信号であった。

例えば、ＣＰＵ１−がある命令に基づいて、−頁内に文
字と画とを含む原稿についての／４’ター／信号をファ
クシミリ送信チャネル８１　　ｒ　ｓ、ｌ・・・に送出
する場合を考える。まず、図示せぬホストコンピュータ
によ〕、原稿の宛先情報とキャラクタコード信号及びパ
ターン信号検索用情報等が送られ、バッファメモリ４に
格納される。ＣＰＵＩは、これに基づいて、原稿−員分
のキャラクタコード信号をバッファメモリ４から読み出
し、パターンジェネレータ５へ送出する。このパターン
ジェネレータ５が出力したキャラクタノ４ターン信号は
、編集合成部６へ送出される。一方、ＣＰＵ１は上記原
稿−員分中の・ｆターン信号検索用情報に基づき、メモ
リ７から対応する・母ターン信号を読み出し、編集合成
部６へ送出する。また、ＣＰＵ１が、ホストコンピュー
タから送出された編集フォーマット情報（原稿上のどの
位置に文字、画を配するかを示す情報）を編集合成部６
へ送出しているとすると、編集合成部６は、これに基づ
き一頁単位で編集を行ない、−頁単位にパターン信号を
メモリ７へ転送する。

このようにして、−頁分の原稿に対応するｉ４ターン信
号の編集が終了すると、ＣＰＵ１はホストコンピュータ
から送出された原稿の宛先情報をパックアメモリ４から
取シ出し、所定のファクシミリ送信チャネル８１１８２
＋・・・へ送出する。この宛先情報がファクシミリ送信
チャネル８１に送出されたとすると、宛先情報はインタ
フェース９１を介して通信制御部１０１へ到シ、通信制
御部１０１が所定のグロトコールに従った伝送の準備を
開始し、網制御部１１１が交換機１３の起動、選択信号
の送出等を行う。

そこで、ＣＰＵ１はメモリ７からパターン信号を読み出
し、これをファクシミリ送信チャネル８１へ送出する。

送出されたパターン信号は、インタフェース９１、通信
制御部１０１を介して符号化変調部１２１へ到シ、ファ
クシミリ信号とされて、網制御部１１１　から交換機１
３を介して図示せぬ相手ファクシミリ装置へ送出される
。

このように従来の方式では、上位系において完全にパタ
ーン信号（あるいは、ファクシミリ信号とする場合もあ
る）とするので、ＣＰＵＩをはじめ、上位系の負荷が大
きく、チャネル数も制限されていた。また、上位系から
各チャネルへ送出するデータは一頁分全てがノ４ターン
信号（あるいは、ファクシミリ信号）であシ、高速転送
の必要があった。

これに対し、ファクシミリ送信チャネルに編集合成機能
を持たせる方式が考えられる。しかし、この方式である
と、ファクシミリ送信チャネル側で、ＣＰＵ１から送出
される編集フォーマット情報の解読、転送されたキャラ
クタコード信号とパターン信号とを最終的な一頁の原稿
に対応するパターン信号に編集合成する処理及び作成さ
れたツクターン信号のストック等が必要となシ、構成・
制御が複雑化し、容量が大きいメモリを必要とする等の
欠点があった。

〔発明の目的〕本発明は、以上に説明した従来の方式の欠点に鑑みなさ
れたもので、その目的は、構成ψ制御を複雑にする必要
がなく、メモリ容量も大きく増加させる必要なく、従来
通シのデータ編集が可能なデータ編集方式を提供するこ
とである。

〔発明の概要〕

そこで本発明ではＡ？ターン信号を蓄えるパターメモリ
と、コード信号を蓄えるコードメモリと、このコードメ
モリから出力されたパターンを発生させる為のコード信
号を入力し対応する／卆ターンを発生するノ４ターンノ
エネレータと、上記各部を制御する制御部とを有し、上
記の・母ターンメモリ（ＤＪ？ターン信号と上記のパタ
ーンジェネレータの）々ターン信号とを編集するに際し
て、上記のコード信号に対応する単位キャラクタエリア
を単位としてデータ編集するようにした。

〔発明の実施例〕

以下、図面を参照して本発明の詳細な説明する。

第２図は、本発明の方式を採用したシステムのブロック
図である。同図において、第１図と同一の構成要素には
、第１図と同一符号を付してその説明を省略する。同図
において、１００　ｒ　１００ｔ＋・・・はファクシミ
リ送信チャネルを示す。これらファクシミリ送信チャネ
ル１００．１００１　　、・・・は同一の構成なので、
ファクシミリ送信チャネル１００のみを説明する。ファ
クシミリ送信チャネル１００には、インタフェース１０
１と、通信制御部１０２と、符号化変調部１０３と、網
制御部１０４と、パターンバッファ部１０５と、キャラ
クタ発生部１０６と、ノ母うレル／シリアル変換回路（
以下、Ｐ／Ｓｉ換回路という）１０７とが含まれる。

インタフェース１０１はＣＰＵＩによシ送出された信号
を、通信制御部１ｏ２、パターンバッファ部１０５、キ
ャラクタ発生部１０６へ切換えて送出するものである。

パターン・々ツファ部１０５又はキャラクタ発生部１０
６から送出されたノやターン信号はＰ／Ｓ変換回路１０
７によシシリアルなデータに変換され符号化変調部１０
３へ到るようになっている。

ここで、パターンバッファ部１０５と、キャラクタ発生
部１０６及びその周辺の構成を第３図を参照して説明す
る。同図において、１７はパターン信号を格納するパタ
ーンメモリを示す。このパターンメモリ１７には、イン
タフェース１０１を介してＣＰＵＩが転送したメモリ７
内のパターン信号が格納されるが、このとき、セレクタ
１９には書き込みアドレスコントローラ１８を介して、
書き込みアドレスコントローラ１８側を選択させる信号
が与えられる。又パターンメモリ１７に対する書き込み
アドレスは、書き込みアドレスコントローラ１８が、イ
ンタフェース１０１から出力される信号に基づいて、出
力する。更に、パターンメモリ１７からパターン信号を
出力する際には、セレクタ１９ヘコードメモリコントロ
ーラ２６、書き込みアドレスコントローラ１８を介して
読み出しアドレスコントローラ２８側を選択させる信号
が与えられる。そして、コードメモリ２０の出力が、デ
コーダ２７によシ後号化されて読み出しアドレスコント
ローラ２８に与えられ、読み出しアドレスが出力される
。このときには、出力制御部２５からクロック信号が読
み出しアドレスコントローラ２８へ与えられていて、ア
ドレスが歩進され／４’ターン信号が出力されＰ／Ｓ変
換回路１０７へ到シ、シリアルなデータとされ送出され
る。

２０はコードメモリであ５、ＣＰＵＩが転送したパンツ
アメモリ４内のコード信号が格納される。

このコード信号の書き込みは、コードメモリコントロー
ラ２６がインタフェース１０１にデータ要求を出力し、
インタフェース１０１がデータ要求受付を出力すること
によって行なわれる。つま）、各書き込みサイクルで、
書き込みカウンタ２１がコードメモリコントローラ２６
の命令信号にょシ、アドレスを歩進させ、コードメモリ
２ｏにアドレスが与えられる。また、コードメモリコン
トローラ２６は、コードメモリ２０がコード信号で満た
されると、読み出しカウンタ２２を制御し、コードメモ
リ２０に対してアドレスを出力させ、コード信号の読み
出しを開始する。同時に、コードメモリコントローラ２
６は１゛き込みアドレスコントローラ１８へ信号を出力
しセレクタ１９が、読み出しアドレスコントローラ２８
側を選択するようにする。コード信号が、パターンを発
生させる為のコード信号であるときには、デコーダ２３
によシ復号化され、／母ターンソエネレータ２４のアド
レスとして出力される。このときには、出力制御部２５
が７４ターンジエネレータ２４に必要なりロック信号を
与え、パターンジェネレータ２４からノ４ターン信号が
出力されるタイミングの制御を行う。このノｆターン信
号はＰ／Ｓ変換回路１０７によシシリアルなデータとさ
れて送出される。

次に、第４図（４）に示すような原稿を、第２図のファ
クシミリ送信チャネル１００からファクシミリ信号とし
て送出する場合を説明する。この原稿は、印鑑証明書で
あって、図のＸ座標１，２．・・・８と、Ｙ座標イ１口
、・・・チとで区分けされる１区画が、コード信号に対
応する単位キャラクタエリアである。例えば、コード信
号としてＪＩＳコードを用いると、「空白」、「印」、
「鑑」、「証」、「明」に対応するコード信号は、夫々
（２１，２１）＋６（１６８５）１６　、（２０５３）
１６．（３０５８）＋６゜（４４３２）１６である。ま
た、「住所」、「氏名」の文字とその具体的内容の文字
についても同様にコード信号がある。更に、座標（２，
二）　、　（３゜二）、、（２，ホ）、（３，ホ）の位
置は、印鑑の印影の部分であシ、ここの部分は、夫々（
ＦＦ０．１　）１６゜（ＦＦＯ２）１６　、（ＦＦＯ３
）１６　、（ＦＦＯ４）１６なるパターン信号制御信号
に対応する。つまシ、ファクシミリ送信チャネル１００
へ送出されるコード信号を、原稿上の対応位置に付して
示すと、第４図（Ｂ）のようになる。

このようなコード信号は、ホストコンピュータがデータ
回線を介して送出してくる。そこでＣＰＵ１は、これを
受は取シバッ７アメモリ４に格納する。また、ホストコ
ンピュータからは、原稿一枚毎の宛先情報と・リーン信
号制御信号に対応する検索情報とが送出され、ＣＰＵＩ
は、これらもパックアメモリ４へ格納する。バッファメ
モリ４へ所定量のコード信号等が蓄えられると、ｃＰＵ
ｌは所定のファクシミリ送信チャネルへ宛先情報を送出
する。ここで、簡単のために、ファクシミリ送信チャネ
ル１００へのみ宛先情報が送出されたトスる。すると、
この宛先情報は、インタフェース１０１を介して通信制
御部１０２へ到る。そこで、通信制御部１０２は、所定
のグロトコールに従って伝送の準備をし、網制御部１０
４が交換機１３の起動、選択信号の送出等を行う。

一方、ＣＰＵ１は、ファクシミリ送信チャネル１００へ
送出する原稿のコード信号中のパターン信号制御信号に
対応するパターン信号を、メモリ７から検索情報に基づ
いて読み出し、インタフェ−，Ｃｌ０Ｉへ送出する。イ
ンタフェース１０　ｌｅｔ：、書き込みアドレスコント
ローラ１８へ信号を与え、書き込み準備を行なわせると
ともに、セレクタ１９へ曹き込みアドレスコントローラ
１８から信号が送られ、書き込みアドレスコントローラ
１８側を選択されているから、ノやターン信号をパター
ンメモリ１７へ送出する。これによって、ツクターン信
号は誓き込みアドレスコントローラ１８の制御下で書き
込まれる。

このようにして、パターン信号全てがパターンメモリ１
７へ書き込まれ、宛先情報に基づき、相手ファクシミリ
装置が呼出され、応答し、伝送準備が整うと、ＣＰＵ１
は、パックアメモリ４内のコード信号を１行毎に、ファ
クシミリ送信チャネル１００へ送出する。すると、イン
タフェース１０１は、コードメモリコントローラ２６に
よるデータ要求に応答してコード信号を出力する。コー
ドメモリ２０には１行分のコード信号がコードメモリコ
ントローラ２６の制御下ス書き込みカウンタ２１から出
力されるアドレスへ格納される。

そこで、コードメモリコントローラ２６は、次に、読み
出しカウンタ２２を制御してコードメモリ２０からコー
ド信号を読み出させる。このとき、コードメモリ２０内
には、ちょうど第４図（Ｂ）のＹ座標のイの一行に相当
するコード信号が格納されていて、左側のコード信号か
ら出力され、デコーダ２３へ与えられ、Ｉす―ンゾエネ
レータ２４のアドレスとなる。このコード信号は２パイ
２ト中の上位バイトが（Ｆ　Ｆ　）１６でないのでデコ
ーダ２７によって複合化されることはない。ツクターン
ジェネレータ２４ではコード信号（２１２１）１６に対
応して「空白」（オール白）の・母ターン信号が発生さ
れる。このノ平ターン信号が例えば２４Ｘ２４のもので
あれば、２４スライスの読み出しが出力制御部２５から
与えられるクロック信号によってなされ、出力されたノ
４ターン信号はＰ／Ｓ変換回路１０７でシリアルなデー
タに変換されて、符号化変調部１０３へ出力され、ここ
でファクシミリ信号に変換されて、網制御部１０４、交
換機１３を介して相手ファクシミリ装置へ送出される。

このようにして、−百分のコード信号がコードメモリ２
０から出力されると、コードメモリコントローラ２６の
データ要求よって、Ｙ座標口の一行に相当するコード信
号がコードメモリ２０に格納され、同様の動作が行なわ
れる。更に、Ｙ座標ハの一行に相当するコード信号につ
いても同様の動作がなされ、Ｙ座標二の一行に相当する
コード信号がコードメモリ２０へ格納されたとする。す
ると、このときの最も左側のコード信号は（２１２１）
１６であυ、上記と同様の動作がなされるが、左側から
２個目と３個目のコード信号は、パターン信号制御信号
たる（ＦＦ０１）１６．（ＦＦＯ２）１６であるため、
コード信号（ＦＦＯＩ）１６が読み出されると、デコー
ダ２７によシコード信号（ＦＦ’０１）１６は復号化さ
れ、読み出しアドレスコントローラ２８が対応する所定
のアドレスを出力する。するト、コのアドレスはセレク
タ１９を介してパターンメモリ１７へ与えられ、第４図
へ）の座標（２゜二）の部分のパターン信号の読み出し
が開始される。この一区画のパターン信号はパターンジ
ェネレータ２４で発生されるパターン信号と同様に２４
Ｘ２４で構成され、読み出しアドレスコントローラ２８
によ、！１１１２４スライス回の読み出しが行なわれ、
その出力タイミングは出力制御部２５から与えられるク
ロック信号による。次のコード信号もパターン信号制御
信号であシ、同様にパターンメモリ１７から第４図（４
）の座標（３，二）に対応するパターン信号が出力され
る。このパターンメモリ１７から出力されるパターン信
号もＰ／Ｓ変換回路１０７によシシリアルなデータに変
換され、以下前述と同様に処理がなされる。

これ以降も、コードメモリ２０から出力されるコード信
号が、パターンを発生させる為のコード信号であるとき
は、パターンジェネレータ２４からパターン信号が出力
され、コード信号が・やターン信号制御信号であるとき
には、パターンメモリ１７からパターン信号が出力され
る。このようにして、結局、第４図（４）に対応する原
稿がファクシミリ信号とされて、相手ファクシミリ装置
へ送出される。

このようにすると、ファクシミリ送信チャネルに大容量
のメモリを持たせることなく編集が可能となる。しかも
上位系はパターン信号を編集する必要がなく、かつファ
クシミリ送信チャネルに対してはパターン信号を最小限
だけ送出すれば良いので、上位系の負荷が軽くなる。

尚、以上の説明において、パターン信号制御信号を各単
位キャラクタエリア毎に変えたが、全て同じコード信号
（例えば（ＦＦＦＦ’）１６）を用いても良い。このと
き、デコーダ２７で（ＦＦＦＦ）１６が復号化されると
、先ず読み出しアドレスコントローラ２８からは、原稿
中の最初に登場するパターン信号が格納されている領域
のアドレスが出力され、出力制御部２５のクロック信号
で２４スライス回のアドレス歩進が行なわれる。これに
よシ次回にコード信号（ＦＦＦＦ）１６が復号化される
ときのアドレスを、読み出しアドレスコントローラ２８
が指示するようになる。

更ニ、ホストコンピュータから与えられるコード信号は
、第４図（Ｂ）の−行のコード信号を連続するようにし
て送られるとしたが、ホストコンピュータから一頁毎に
パターンを発生させる為のコード信号と、・クターン信
号制御信号とを分けて送出させ、かつ、−頁の原稿毎の
編集、フォーマット情報を、送出させるようにしても良
い。このときには、コード信号の編集を上位系が行うこ
とになるが、従来のようにパターン信号自体を用いて編
集しない点で、優れている。又、７′ｅタ一ン信号の転
送は、パス以外にＤＭＡパスを別に設け、使用すると高
速化できる。

〔発明の効果〕

以上説明したように本発明によれば、キャラクタコード
（コード信号）ペースで信号を処理している系に合わせ
てパターン信号の編集が可能となる。その場合、編集制
御の複雑さもなく、メモリ容量を犬さく増加させる必要
がなく、最終的には従来通シの編集されたデータを出力
できる。

更に、パターンメモリに蓄えられるパターン信号は、原
稿上の画像に対応するものだけでなく、特殊な文字や記
号等に対応するものと考えると、外字を含めた文章の編
集などにも応用でき、その効果は大である。

【図面の簡単な説明】

第１図は従来方式を採用したファクシミリ送信チャネル
を説明するためのブロック図、第２図は本発明を採用し
たファクシミリ送信チャネルを説明するためのブロック
図、第３図は第２図の要部ブロック図、第４図は本発明
を説明するための原稿とコード信号との対応を示す図で
ある。１７・・・Ａターンメモリ、１８・・・書き込みアドレ
スコントローラ、１９・・・セレクタ、２０・・・コー
ドメモリ、２１・・・書き込みカウンタ、２２・・・読
み出しカウンタ、２３．２７・・・デコーダ、２４・・
・ノやターンジェネレータ、２５・・・出力制御部、２
６・・・コードメモリコントローラ、２８・・・読み出
しアドレスコントローラ。代理人弁理士　則　近　憲　佑（ＩＸか１名）第３図１ｆ’ｌｌ２７９− 第４図（Ｂ）

Claims

【特許請求の範囲】

（１）／ｆターン信号を蓄えるパターンメモリと、コー
ド信号を蓄えるコードメモリと、該コードメモリから出
力されたパターンを発生させる為のコード信号を入力し
対応するパターンを発生するパターンジェネレータと、
上記各部を制御する制御部とを有し、前記パターンメモ
リのパターン信号と前記パターンジェネレータのパター
ン信号とを編集するに際して、前記コード信号に対応す
る単位キャラクタエリアを単位としてデータ編集するこ
とを特徴とするデータ編集方式。
（２）コード信号には、ノ母ターン信号制御信号とパタ
ーンを発生させる為のコード信号とが含まれ、コードメ
モリから読み出されたコード信号が、・クターン信号制
御信号であるときには、このコード信号がパターンメモ
リ内の対応するエリアを指示し、パターンを発生させる
為のコード信号であるときには、ノｆターンノエネレー
タの対応するパターンを指示するアドレスに対応するこ
とを特徴とする特許請求の範囲第１項記載のデータ編集
方式。