JPS5911740A - 整流回路 - Google Patents
整流回路Info
- Publication number
- JPS5911740A JPS5911740A JP57121568A JP12156882A JPS5911740A JP S5911740 A JPS5911740 A JP S5911740A JP 57121568 A JP57121568 A JP 57121568A JP 12156882 A JP12156882 A JP 12156882A JP S5911740 A JPS5911740 A JP S5911740A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply circuit
- voltage
- output
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/30—Systems integrating technologies related to power network operation and communication or information technologies for improving the carbon footprint of the management of residential or tertiary loads, i.e. smart grids as climate change mitigation technology in the buildings sector, including also the last stages of power distribution and the control, monitoring or operating management systems at local level
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
- Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
- Y04S20/00—Management or operation of end-user stationary applications or the last stages of power distribution; Controlling, monitoring or operating thereof
- Y04S20/20—End-user application control systems
Landscapes
- Stand-By Power Supply Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は複数の電源回路を並列接続し、仮に１個の電源
回路がその動作を停止しても、他の電源回路から負荷に
出力電流を給電できる冗長構成回路に必要な整流回路に
関するものである。
回路がその動作を停止しても、他の電源回路から負荷に
出力電流を給電できる冗長構成回路に必要な整流回路に
関するものである。
従来技術と問題点
従来のこの種の整流回路は、例えば第１図に示すように
、ダイオードを用いて構成されている。
、ダイオードを用いて構成されている。
同図に於いて、１，２は電源回路、３，４はダイオード
、５は負荷である。
、５は負荷である。
電源回路１，２の出方端子には、それぞれダイオード６
．４のアノードが接続され、ダイオード５．４のカソー
ドが共通（＝接続され、その接続点は負荷５（＝接続さ
れている。負荷５への電流の供給が、例えば電源回路１
がらダイオード３を介して行なわれている場合、電源回
路２の出方はダイオード４により阻止されている。ここ
で、電源回路１の障害により、電源回路１の出方電圧が
低下したとすると、ダイオード４が導通状態となり、該
ダイオード４を介して電源回路２より負荷５に電流が供
給されることとなるので、電源回路１に障害が発生した
場合に於いても、停電することなく、負荷に電流を供給
することができる。
．４のアノードが接続され、ダイオード５．４のカソー
ドが共通（＝接続され、その接続点は負荷５（＝接続さ
れている。負荷５への電流の供給が、例えば電源回路１
がらダイオード３を介して行なわれている場合、電源回
路２の出方はダイオード４により阻止されている。ここ
で、電源回路１の障害により、電源回路１の出方電圧が
低下したとすると、ダイオード４が導通状態となり、該
ダイオード４を介して電源回路２より負荷５に電流が供
給されることとなるので、電源回路１に障害が発生した
場合に於いても、停電することなく、負荷に電流を供給
することができる。
しかし、第１図に示した従来回路（二は次のような欠点
があった。従来回路に於いて、ダイオード３．４として
順方向電圧降下が小さいショットキバリアダイオードを
用いたとしても、負荷５に大電流が流れると、ダイオー
ド６．４で消費される電力は大となる。例えば、負荷に
１ＯＡの電流が流れた場合、ショットキバリアダイオー
ドの順方向電圧降下は０．４〜０．５Ｖであるので、ダ
イオード３．４で消費される電力は４〜５Ｗと比較的大
きなものとなる。この為、従来回路に於いては、ダイオ
ード３，４の放熱が問題になる欠点があった。
があった。従来回路に於いて、ダイオード３．４として
順方向電圧降下が小さいショットキバリアダイオードを
用いたとしても、負荷５に大電流が流れると、ダイオー
ド６．４で消費される電力は大となる。例えば、負荷に
１ＯＡの電流が流れた場合、ショットキバリアダイオー
ドの順方向電圧降下は０．４〜０．５Ｖであるので、ダ
イオード３．４で消費される電力は４〜５Ｗと比較的大
きなものとなる。この為、従来回路に於いては、ダイオ
ード３，４の放熱が問題になる欠点があった。
また、ダイオード６．４で消費される電力分だけ、電源
回路１，２の出力容量を大としなければならないので、
電源回路１，２が大型で高価なものとなる欠点があった
。
回路１，２の出力容量を大としなければならないので、
電源回路１，２が大型で高価なものとなる欠点があった
。
発明の目的
本発明は前述の如き欠点を改善したものであり、その目
的は整流回路に於ける消費電力を少ないものとすること
にある。以下実施例について詳細に説明する。
的は整流回路に於ける消費電力を少ないものとすること
にある。以下実施例について詳細に説明する。
発明の実施例
第２図は本発明の実施例の回路図であり、２ｏ。
２１は同一構成の整流回路、３０．３１はＭＯ＃ｆｊｉ
界効果トランジスタ（以下ＭＯ８ＦＥＴと略す） 、４
０．４１は正極入力端子（→に印加される電圧が負極入
力端子（へ）に印加される電圧よりも大の間は、その出
力電圧を高レベルとし、゛正極入力端子（１）に印加さ
れる電圧が負極入力端子←）に印加される電圧よりも小
の間は、その出力電圧を低レベルとする填圧比較器であ
る。
界効果トランジスタ（以下ＭＯ８ＦＥＴと略す） 、４
０．４１は正極入力端子（→に印加される電圧が負極入
力端子（へ）に印加される電圧よりも大の間は、その出
力電圧を高レベルとし、゛正極入力端子（１）に印加さ
れる電圧が負極入力端子←）に印加される電圧よりも小
の間は、その出力電圧を低レベルとする填圧比較器であ
る。
尚、御槍１図と同一符号は同一部分を表わしている。
また、ＭＯＳＦＥＴ ３０．６１のソースはそれぞれ電
源回路１．２の出力端子に接続され、ゲートはそれぞれ
それ電圧比較器４０．４１の出力端子に接続され、ドレ
インは負荷５に接続されている。また、電源回路２の出
力電圧は、電源回路１の出力電圧よりも僅かに低く設定
されており、電源回路１の出力電流が負荷に供給されて
いるとき、ｕｏｓ ｐｇＴ６Ｈのソース電位がドレイン
磁位よりも低くなるようにしている。
源回路１．２の出力端子に接続され、ゲートはそれぞれ
それ電圧比較器４０．４１の出力端子に接続され、ドレ
インは負荷５に接続されている。また、電源回路２の出
力電圧は、電源回路１の出力電圧よりも僅かに低く設定
されており、電源回路１の出力電流が負荷に供給されて
いるとき、ｕｏｓ ｐｇＴ６Ｈのソース電位がドレイン
磁位よりも低くなるようにしている。
また、第３図はＭＯＳ ＦＦＡＴの動作特性を示した図
であり、横軸はドレイン・ソース間電圧ｖｎｓを、縦軸
はドレイン磁流ＩＤを表わしＣいる。また、同図に於い
て、実線はゲート・ソース間に十分大きな（圧が印加さ
れている時の特性を示し、点線はゲート・ソース間電圧
ＶＯＳが一定の閾値より小さいか、或はゲート奉ソース
間に逆極性の填圧カー印加されている時の特性を示して
いる。また、第１象限の特性は、ＭＯＳ ＦＥＴをトラ
ンジスタ動作させた時の特性を示し、ゲート・ソース間
゛慮圧ＶＧＳが大の時は導通状態となり、ゲート・ソー
ス間重圧ＶＯＳが小の時は遮断状態となる。第３象限の
特性は、ソースに対し、ドレインに逆極性電圧を印加し
た時の特性を示し、ゲート・ソース間電圧ＶＯＳが十分
大きな時は原点に対称な導通特性となり、ゲート・ソー
ス間電圧ＶＯＳが一定の閾値より小さい時は、ソース・
ドレイン間に存在する寄生ダイオードの順方向特性とな
る。
であり、横軸はドレイン・ソース間電圧ｖｎｓを、縦軸
はドレイン磁流ＩＤを表わしＣいる。また、同図に於い
て、実線はゲート・ソース間に十分大きな（圧が印加さ
れている時の特性を示し、点線はゲート・ソース間電圧
ＶＯＳが一定の閾値より小さいか、或はゲート奉ソース
間に逆極性の填圧カー印加されている時の特性を示して
いる。また、第１象限の特性は、ＭＯＳ ＦＥＴをトラ
ンジスタ動作させた時の特性を示し、ゲート・ソース間
゛慮圧ＶＧＳが大の時は導通状態となり、ゲート・ソー
ス間重圧ＶＯＳが小の時は遮断状態となる。第３象限の
特性は、ソースに対し、ドレインに逆極性電圧を印加し
た時の特性を示し、ゲート・ソース間電圧ＶＯＳが十分
大きな時は原点に対称な導通特性となり、ゲート・ソー
ス間電圧ＶＯＳが一定の閾値より小さい時は、ソース・
ドレイン間に存在する寄生ダイオードの順方向特性とな
る。
ゲート・ソース間電圧ＶＧｓが大きい時の原点を通る実
線で示した特性の傾斜、即ちｄＶＤ、／ｄｌｎ はオン
抵抗と呼ばれ、オン抵抗が小さな時には、大きなドレイ
ン硫流ＩＤを流しても、ドレイン・ソース間電圧Ｖｎｓ
は小さい。例えばオン抵抗１０７７ＬΩのＭＯＳ ＦＥ
Ｔに１０，４の（流を流した場合、電圧降下は０．ＩＶ
であり、消費電力はわずか１Ｗとなる。
線で示した特性の傾斜、即ちｄＶＤ、／ｄｌｎ はオン
抵抗と呼ばれ、オン抵抗が小さな時には、大きなドレイ
ン硫流ＩＤを流しても、ドレイン・ソース間電圧Ｖｎｓ
は小さい。例えばオン抵抗１０７７ＬΩのＭＯＳ ＦＥ
Ｔに１０，４の（流を流した場合、電圧降下は０．ＩＶ
であり、消費電力はわずか１Ｗとなる。
従って、ダイオード６．４の代わりに、ＭＯＳ ＦＥＴ
を使用することにより、消費電力を小とすることが可能
となる。以下第２図の回路の動作を説明する。
を使用することにより、消費電力を小とすることが可能
となる。以下第２図の回路の動作を説明する。
今、例えば、電源回路１の出力電流が負荷５に供給され
ている場合を考えてみると、ＭＯＳ ＦＦＡＴ６０のソ
ース電位がドレイン電位よりも高くなっているものであ
るから、電圧比較器４０の出力は高Ｌ／ベル（ＭＯＳＦ
ＥＴ ３ｏのソース電位より十分高いレベルに設定する
ことが必要である）であり、従ってＭＯＳ ＦＥＴ り
Ｏは導通状態（第３図の０点の状態）にある。また、こ
の場合、 ＭＯＳ ＦＥＴ５１のソース磁位はドレイン
電位よりも低くなっているものであるから、電圧比較器
４１の出力は低レベルであり、従って、ＭＯＳ ＦＥＴ
３１は遮断状態（第３図のｂ−ｃ点間の状態）であり
、電源回路２の出力を阻止すると共に、電源回路１の出
力電流が該ＭＯ８ＦＥＴ ３１のドレインからソースに
逆流することを阻止している。
ている場合を考えてみると、ＭＯＳ ＦＦＡＴ６０のソ
ース電位がドレイン電位よりも高くなっているものであ
るから、電圧比較器４０の出力は高Ｌ／ベル（ＭＯＳＦ
ＥＴ ３ｏのソース電位より十分高いレベルに設定する
ことが必要である）であり、従ってＭＯＳ ＦＥＴ り
Ｏは導通状態（第３図の０点の状態）にある。また、こ
の場合、 ＭＯＳ ＦＥＴ５１のソース磁位はドレイン
電位よりも低くなっているものであるから、電圧比較器
４１の出力は低レベルであり、従って、ＭＯＳ ＦＥＴ
３１は遮断状態（第３図のｂ−ｃ点間の状態）であり
、電源回路２の出力を阻止すると共に、電源回路１の出
力電流が該ＭＯ８ＦＥＴ ３１のドレインからソースに
逆流することを阻止している。
この状態に於いて、電源回路１に障害が発生し、電源回
路１の出力電圧が電源回路２の出力電圧より小となり、
ＭＯＳ ＦＥＴ５０のソース電位がドレイン電位よりも
低くなると、電圧比較器４０の出力が低レベルとなるの
で、ＭＯＳ ＦＥ’ｌ’５Ｑは遮断状態（第３図のｂ
−ｃ点間の状態）となる。一方、ＭＯＳ ＦＥＴ６１の
ソース電位はドレイン電位よりも高くなるので、電圧比
較器４１の出力は高レベルとなり、ＭＯＳ ＦＥＴ３１
は導通状態（第８図のα点の状態）となる。従って、電
源１に障害が発生した場合は、電源回路２の出力電流が
負荷５（＝供給されることになる。また、電源回路１の
出力が零となった場合は、ＭＯＳ ＦＥＩ’ ５０は第
６図の０点の状態となる。
路１の出力電圧が電源回路２の出力電圧より小となり、
ＭＯＳ ＦＥＴ５０のソース電位がドレイン電位よりも
低くなると、電圧比較器４０の出力が低レベルとなるの
で、ＭＯＳ ＦＥ’ｌ’５Ｑは遮断状態（第３図のｂ
−ｃ点間の状態）となる。一方、ＭＯＳ ＦＥＴ６１の
ソース電位はドレイン電位よりも高くなるので、電圧比
較器４１の出力は高レベルとなり、ＭＯＳ ＦＥＴ３１
は導通状態（第８図のα点の状態）となる。従って、電
源１に障害が発生した場合は、電源回路２の出力電流が
負荷５（＝供給されることになる。また、電源回路１の
出力が零となった場合は、ＭＯＳ ＦＥＩ’ ５０は第
６図の０点の状態となる。
尚、ＭＯＳ ＦＥＴ ３０ 、３１のソースを電源回路
１゜２に接続し、ドレインを負荷５（二接続するよう（
ニしたのは、逆方向に接続したのでは、電源回路の出力
電圧が低下した時、ＭＯＳ ＦＥＴのソース・ドレイン
間の寄生ダイオードを介して、他の電源回路の出力電流
が逆流するからである。
１゜２に接続し、ドレインを負荷５（二接続するよう（
ニしたのは、逆方向に接続したのでは、電源回路の出力
電圧が低下した時、ＭＯＳ ＦＥＴのソース・ドレイン
間の寄生ダイオードを介して、他の電源回路の出力電流
が逆流するからである。
発明の詳細
な説明したように、本発明はＭＯＳＦＥＴ と電圧比較
器とを用いて整流回路を構成し、ＭＯＳＦＥＴを介して
負荷に電流を供給するようにしたものであるから、ソー
ス・ドレイン間のオン抵抗の小さいＭＯＳ ＦＥＴを用
いることにより、整流回路の消費室°力を、ダイオード
を用いて構成していた従来の整流回路の消費電力より低
減させることができ、従って、整流回路の放熱構造体を
小さくできる利点がある。また、整流回路に於ける消費
電力を少ないものとすることができるので、゛電源回路
の出力容量を小さくでき、従って、従来に比べて低価格
で小型の電源回路が適用できる利点もある。
器とを用いて整流回路を構成し、ＭＯＳＦＥＴを介して
負荷に電流を供給するようにしたものであるから、ソー
ス・ドレイン間のオン抵抗の小さいＭＯＳ ＦＥＴを用
いることにより、整流回路の消費室°力を、ダイオード
を用いて構成していた従来の整流回路の消費電力より低
減させることができ、従って、整流回路の放熱構造体を
小さくできる利点がある。また、整流回路に於ける消費
電力を少ないものとすることができるので、゛電源回路
の出力容量を小さくでき、従って、従来に比べて低価格
で小型の電源回路が適用できる利点もある。
第１図は従来例の回路図、第２図は本発明の実施例の回
路図、第３図はＭＯＳ ＦＥＴの動作特性図である。 １．２は電源回路、３，４はダイオード、５は負荷、２
０ 、２１は整流回路、３０ 、３１はＭＯＳ ＦＥＴ
、４０．４１は電圧比較器である。 第１図 第２図 第 ３ 図
路図、第３図はＭＯＳ ＦＥＴの動作特性図である。 １．２は電源回路、３，４はダイオード、５は負荷、２
０ 、２１は整流回路、３０ 、３１はＭＯＳ ＦＥＴ
、４０．４１は電圧比較器である。 第１図 第２図 第 ３ 図
Claims (1)
- 【特許請求の範囲】 複数の電源回路の各出力と負荷との間に、ＭＯ８電界効
果トランジスタを、該ＭＯ８電界効果トランジスタのソ
ース・ドレイン間の寄生ダイオードを流れる順方向電流
の方向が該ＭＯ８電界効果トランジスタを介して前記負
荷に流れる電流の方向と同一になるように接続すると共
に、該ＭＯ８電界効果トランジスタのソース電位とドレ
イン電位とを比較する比較器の出力端子を該Ｍｏｂｑ界
効果トラン。 ジスタのゲートに接続したことを特徴とする整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57121568A JPS5911740A (ja) | 1982-07-13 | 1982-07-13 | 整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57121568A JPS5911740A (ja) | 1982-07-13 | 1982-07-13 | 整流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5911740A true JPS5911740A (ja) | 1984-01-21 |
Family
ID=14814450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57121568A Pending JPS5911740A (ja) | 1982-07-13 | 1982-07-13 | 整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5911740A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6149626A (ja) * | 1984-08-10 | 1986-03-11 | シーメンス、アクチエンゲゼルシヤフト | 無停電電圧切換装置 |
| JPS63137541U (ja) * | 1987-02-26 | 1988-09-09 | ||
| JPH01321829A (ja) * | 1988-06-21 | 1989-12-27 | Fujitsu Ltd | 電源装置 |
| JPH0232727A (ja) * | 1988-07-20 | 1990-02-02 | Fujitsu Ltd | 整流器電源の停電検出回路 |
| JPH02142327A (ja) * | 1988-11-21 | 1990-05-31 | Fujitsu Ltd | バッテリーのバックアップ方式 |
| JPH03503236A (ja) * | 1988-05-18 | 1991-07-18 | ジィーメンス・ニックスドルフ・インフォマツィオーンスジュステーメ・アクチェン・ゲゼルシャフト | 複数の直流電圧源を有する直流電圧供給システム |
| JP2008118732A (ja) * | 2006-10-31 | 2008-05-22 | Mitsumi Electric Co Ltd | 電源切替え回路 |
| JP2009219176A (ja) * | 2008-03-07 | 2009-09-24 | Ricoh Co Ltd | 電子回路のバックアップ電源回路 |
| JP2015536632A (ja) * | 2012-10-17 | 2015-12-21 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 複数の充電ポートを含む電子デバイスにおける電力経路スイッチング |
-
1982
- 1982-07-13 JP JP57121568A patent/JPS5911740A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6149626A (ja) * | 1984-08-10 | 1986-03-11 | シーメンス、アクチエンゲゼルシヤフト | 無停電電圧切換装置 |
| JPH0584150U (ja) * | 1984-08-10 | 1993-11-12 | シーメンス アクチエンゲゼルシヤフト | 無停電電圧切換装置 |
| JPS63137541U (ja) * | 1987-02-26 | 1988-09-09 | ||
| JPH03503236A (ja) * | 1988-05-18 | 1991-07-18 | ジィーメンス・ニックスドルフ・インフォマツィオーンスジュステーメ・アクチェン・ゲゼルシャフト | 複数の直流電圧源を有する直流電圧供給システム |
| JPH01321829A (ja) * | 1988-06-21 | 1989-12-27 | Fujitsu Ltd | 電源装置 |
| JPH0232727A (ja) * | 1988-07-20 | 1990-02-02 | Fujitsu Ltd | 整流器電源の停電検出回路 |
| JPH02142327A (ja) * | 1988-11-21 | 1990-05-31 | Fujitsu Ltd | バッテリーのバックアップ方式 |
| JP2008118732A (ja) * | 2006-10-31 | 2008-05-22 | Mitsumi Electric Co Ltd | 電源切替え回路 |
| JP4650394B2 (ja) * | 2006-10-31 | 2011-03-16 | ミツミ電機株式会社 | 電源切替え回路 |
| JP2009219176A (ja) * | 2008-03-07 | 2009-09-24 | Ricoh Co Ltd | 電子回路のバックアップ電源回路 |
| JP2015536632A (ja) * | 2012-10-17 | 2015-12-21 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 複数の充電ポートを含む電子デバイスにおける電力経路スイッチング |
| US10038427B2 (en) | 2012-10-17 | 2018-07-31 | Qualcomm Incorporated | Power path switching in an electronic device including a plurality of charging ports |
| JP2018161046A (ja) * | 2012-10-17 | 2018-10-11 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 複数の充電ポートを含む電子デバイスにおける電力経路スイッチング |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5354625B2 (ja) | 半導体装置 | |
| US6597073B1 (en) | Circuit and method for providing power supply redundancy | |
| US20100271118A1 (en) | I/O Buffer with Low Voltage Semiconductor Devices | |
| US8063613B2 (en) | Power converter driver with split power supply | |
| JP2006314154A (ja) | 電力変換器 | |
| JP2013179821A (ja) | 電力変換装置 | |
| JPS5911740A (ja) | 整流回路 | |
| JPH02214219A (ja) | バイポーラｍｏｓ３値出力バッファ | |
| JPS6059820A (ja) | Ｍｏｓインバータ回路 | |
| CN111953332A (zh) | 用共源共栅氮化镓进行高效功率开关的装置及方法 | |
| US6426857B1 (en) | Protective circuit for a power field-effect transistor | |
| JPH0584150U (ja) | 無停電電圧切換装置 | |
| JP5382702B2 (ja) | ドライバ回路 | |
| US20010050545A1 (en) | Circuit for synchronous rectification with minimal reverse recovery losses | |
| JPH10257671A (ja) | 電子回路装置 | |
| JP4470616B2 (ja) | 双方向スイッチの駆動電源回路 | |
| CN216873068U (zh) | 一种易于集成的D-Mode氮化镓功率管的驱动及电流检测电路 | |
| CN210468890U (zh) | 一种电源切换电路 | |
| US6775118B2 (en) | Supply voltage reference circuit | |
| US11283442B2 (en) | Semiconductor device | |
| CN116937946A (zh) | 用于半桥型氮化镓栅极驱动器的高侧供电电路和供电方法 | |
| JPS6179321A (ja) | スイツチ装置 | |
| US20210203320A1 (en) | Input circuit | |
| JPH09191241A (ja) | 電源回路 | |
| JPS63154020A (ja) | Ｍｏｓ−ｆｅｔ選択遮断回路 |