JPS59117238A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPS59117238A JPS59117238A JP22617582A JP22617582A JPS59117238A JP S59117238 A JPS59117238 A JP S59117238A JP 22617582 A JP22617582 A JP 22617582A JP 22617582 A JP22617582 A JP 22617582A JP S59117238 A JPS59117238 A JP S59117238A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- lead frame
- sealing
- package
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法、特に、パッケージのキ
ャップの位置決めを正確かつ容易に行なうことのできる
半導体装置の製造方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device that allows accurate and easy positioning of a package cap.
一般に、集積回路（ＩＣ）または大規模集積回路（ＬＳ
Ｉ）の如き半導体装置の製造においては。Generally integrated circuits (IC) or large scale integrated circuits (LS)
In the manufacture of semiconductor devices such as I).
半導体素子の封止のための方式の１つとして、封止材料
に低融点ガラスを用いる方式があり、この方式で作られ
る半導体装置は通常ＤＩＬ−Ｇ型半導体装置と呼ばれて
いる。One of the methods for sealing a semiconductor element is to use low-melting glass as a sealing material, and a semiconductor device manufactured by this method is usually called a DIL-G type semiconductor device.
このＤＩＬ−Ｇ型半導体装置の製造工程では、低融点ガ
ラスを塗布したセラミック製のパッケージペースを加熱
し、該ベース上のガラスを溶融させることによυベース
上にリードフレームとペレットを付着させて接合してい
る。その後、ペレットとリードフレームとの間でワイヤ
ボンディングを行ない、単体の折曲げフレームの場合に
は封止工程に送ってガラス封止を行なっている。また。In the manufacturing process of this DIL-G type semiconductor device, a ceramic package paste coated with low-melting point glass is heated to melt the glass on the base, thereby attaching the lead frame and pellets on the υ base. It is joined. Thereafter, wire bonding is performed between the pellet and the lead frame, and in the case of a single bent frame, it is sent to a sealing process and sealed with glass. Also.
連続的なフラット状のフレームの場合には、切断および
折曲げを行ない、封止工程では単体のフレームとして封
止操作を施こしている。In the case of a continuous flat frame, the frame is cut and bent, and in the sealing process, the frame is sealed as a single frame.
封止工程では、第１図に示すように、セラミックよシな
るパッケージのべ一２２を取り付けた単体のリードフレ
ームｌを逆転状態とし、封止治具４の凹部内にチャージ
されたセラミックのキャップ３の±に置き、キャップ３
の低融点ガラスのシール面とベース２のシール面とが合
致するよう封止治具４内に入れた状態で封止炉（図示せ
ず）の中に送り込み、低融点ガラスを溶融させることに
よシハッケージの封止を行なっている。In the sealing step, as shown in FIG. Place it on ± of 3 and cap 3
The low melting point glass is placed in the sealing jig 4 so that the sealing surface of the low melting point glass matches the sealing surface of the base 2, and the low melting point glass is sent into a sealing furnace (not shown) to melt the low melting point glass. We are sealing the Yoshiha cage.
しかしながら、この従来方法では、耐熱性のステンレス
材料よりなる特別な封止治具を使用しているので、リー
ドフレームとの熱膨張係数の相違のため、連続的な長い
リードフレームを用いる場合にはキャップの封止位置に
ずれが生じ、信頼性に問題が生じる。そのため、単体の
製品として封止を行なわれているが、・・ンドリンク等
の作業性が悪く、封止作業の能率低下を来たすのみなら
ず。However, this conventional method uses a special sealing jig made of heat-resistant stainless steel material, and due to the difference in thermal expansion coefficient with the lead frame, it is difficult to use when using a continuous long lead frame. The sealing position of the cap may be misaligned, causing reliability problems. For this reason, sealing is performed as a single product, but the workability of linking etc. is poor, which not only causes a decrease in the efficiency of sealing work.
その後の半田付は工程等の自動化にも支障を来たすとい
う問題があった。There was a problem in that the subsequent soldering also interfered with the automation of the process.
本発明の目的は、前記従来技術の問題点を解決し、特別
な封止治具を使用することなく、パンケージのキャップ
を正確かつ容易に位置決めし、効率良く作業を行なうこ
とができる半導体装置の製造方法を提供することにある
。SUMMARY OF THE INVENTION An object of the present invention is to solve the problems of the prior art described above, and to provide a semiconductor device that can accurately and easily position the cap of a pancage without using a special sealing jig and work efficiently. The purpose is to provide a manufacturing method.
以下、本発明を図面に示す実施例にしたがって詳細に説
明する。Hereinafter, the present invention will be explained in detail according to embodiments shown in the drawings.
第２図は本発明による半導体装置の製造方法の一実施例
を示す余（夜回である。FIG. 2 shows an embodiment of the method for manufacturing a semiconductor device according to the present invention.
この実施例においては、リードフレーム１０としては連
続式のものが用いられ、そのアウターリード部１０ａは
折シ曲げられ、また各単位長さ毎にパッケージのキャッ
プ１１の位置決めを案内するコ字状のキャンプ位置決め
ガイド１０ｂが一体形成されている。一方、セラミック
のパンケージのべ一２１２の上には封止用の低融点ガラ
ス１３が塗布されている。In this embodiment, a continuous type lead frame 10 is used, the outer lead portion 10a of which is bent, and a U-shaped one is used to guide the positioning of the cap 11 of the package for each unit length. A camping positioning guide 10b is integrally formed. On the other hand, a low melting point glass 13 for sealing is coated on the ceramic pan cage base 212.
このベース１２を加熱すると、該ベース上の低融点ガラ
ヌ１３が溶融し、その溶融ガラス上にリードフレームｌ
Ｏのインナーリード部１０ｃを接着させる。その場合、
リードフレーム１０は低融点ガラス１３との密着性を良
くするため、それ以前に連続的に所望温度まで加熱され
ている。When this base 12 is heated, the low melting point glass 13 on the base melts, and the lead frame l is placed on the molten glass.
The inner lead portion 10c of O is adhered. In that case,
The lead frame 10 is previously heated continuously to a desired temperature in order to improve its adhesion to the low melting point glass 13.
さらに、前記溶融ガラス上に半導体素子（ペレット）１
４を接着した後、徐冷によシ低融点ガラス１３を硬化さ
せ、ベース１２上にリードフレーム１０と半導体素子１
４を固着する。その後、半導体素子１４とリードフレー
ム１０のインナーリード部１０ｃとをワイヤ１５でボン
ディングする。Furthermore, a semiconductor element (pellet) 1 is placed on the molten glass.
4, the low melting point glass 13 is hardened by slow cooling, and the lead frame 10 and the semiconductor element 1 are placed on the base 12.
Fix 4. Thereafter, the semiconductor element 14 and the inner lead portion 10c of the lead frame 10 are bonded using wires 15.
次に、下面周囲に封止用の低融点ガラス１６を予め塗布
したセラミックのパッケージのキャップ１１を載せて封
止を行なう。その場合、リードフレーム１０自体にコ字
状のキャップ位置決めガイド１０ｂが一体形成されてい
るので、キャップ１１はこのキャップ位置決めガイドＩ
Ｑｂの案内作用により、リードフレーム１０上の所要封
止領域上に正確かつ容易に載置される。Next, a ceramic package cap 11 coated with low melting point glass 16 for sealing in advance is placed around the lower surface for sealing. In that case, since the U-shaped cap positioning guide 10b is integrally formed on the lead frame 10 itself, the cap 11 is attached to the cap positioning guide I.
Due to the guiding action of Qb, it is accurately and easily placed on the required sealing area on the lead frame 10.
したがって、その後にベース１２．リードフレーム１０
およびキャンプ１１をそのままの姿勢または反転状態で
図示しない封止炉の中に送り込むことにより、キャンプ
１１の下面の低融点ガラス１６が溶融し、その溶融ガラ
スを徐冷ずれは、パッケージのベース１２とキャップ１
１とはリードフレーム１０を挾んで確実に気密封止され
る。Therefore, after that base 12. Lead frame 10
By sending the camp 11 in the same position or in an inverted state into a sealing furnace (not shown), the low melting point glass 16 on the lower surface of the camp 11 is melted, and the molten glass is slowly cooled and separated from the base 12 of the package. cap 1
1 and the lead frame 10 is sandwiched between them to ensure hermetic sealing.
本実施例によれば、キャップ位置決めガイド１０ｂによ
りキャップ１１の正確かつ容易な位置決めが可能であり
、特別な封止治具が不要であるので、コストの低減、封
止炉の熱容量の低減および小型化が図られる上に、連続
フレーム状のリードフレーム１０の使用により封止工程
のみならず、その後の工程においても／・ンドリンク性
の容易化によυ作業性、生産性が向上する。According to this embodiment, the cap positioning guide 10b allows accurate and easy positioning of the cap 11, and no special sealing jig is required, resulting in cost reduction, reduction in the heat capacity of the sealing furnace, and miniaturization. In addition, the use of the continuous frame-shaped lead frame 10 improves workability and productivity not only in the sealing process but also in subsequent processes by facilitating linkage.
なお、本発明は前記実施例に限定されるものではなく、
たとえばキャップ位置決めガイドは外枠付きリードフレ
ームの外枠で構成してもよい。また、リードフレームは
折曲げ状フレームではなくてフラット状のリードフレー
ムを用いてもよく。Note that the present invention is not limited to the above embodiments,
For example, the cap positioning guide may be constructed from the outer frame of a lead frame with an outer frame. Further, the lead frame may be a flat lead frame instead of a bent frame.
あるいは連続フレームではなくて個別的フレームを用い
てもよい。さらに、本発明はＤＩＬ−Ｇ型のみならず、
通常ＤＩＬ−Ｃ型と呼ばれている半導体装置にも適用す
ることもできる。Alternatively, individual frames may be used instead of continuous frames. Furthermore, the present invention is applicable not only to the DIL-G type, but also to
It can also be applied to a semiconductor device commonly called a DIL-C type.
第３図は本発明をＤＩＬ−Ｃ型半導体装置の製造に適用
した実施例を示すものである。FIG. 3 shows an embodiment in which the present invention is applied to the manufacture of a DIL-C type semiconductor device.
この実施例の場合、リードフレームは２つの個別的なリ
ードフレーム２０で構成され、ベース１２の側面に固着
されている。各リードフレーム２０の外枠部２０ａの上
端には、キャップ１１の位置決めを案内するキャップ位
置決めガイド２０ｂがそれぞれ一体形成されている。In this embodiment, the lead frames are comprised of two separate lead frames 20 that are secured to the sides of the base 12. A cap positioning guide 20b for guiding the positioning of the cap 11 is integrally formed at the upper end of the outer frame portion 20a of each lead frame 20.
したがって、この実施例の場合にも、特別な封正治具が
不要であり、キャップ１１の位置決めをキャップ位置決
めガイド２０ｂによシ正確かつ容易に行なうことができ
る等の効果が得られる。Therefore, also in the case of this embodiment, there is no need for a special sealing jig, and the cap 11 can be accurately and easily positioned using the cap positioning guide 20b.
以上説明したように、本発明によれば、特別な封止治具
を必要とすることなく、キャップの位置決めを正確かつ
容易に行なうことができ、コストの低減９作業性や生産
性の向上、封止炉の小型化等の効果を奏することができ
る。As explained above, according to the present invention, the positioning of the cap can be performed accurately and easily without the need for a special sealing jig, reducing costs, improving workability and productivity, Effects such as downsizing of the sealed furnace can be achieved.
第１図は従来方法を示す説明図、
第２図は本発明による半導体装置の製造方法の一実施例
を示す斜視図、
第３図は本発明の他の１つの実施例を示す斜視図である
。
１０・リードフレーム、１０ａ・・アウターリード部、
１０ｂ・・・キャップ位置決めガイド、１０ｃ・・イン
ナーリード部、１１ ・キャップ、１２・・・ベース、
１３・・低融点ガラス、１４・・・半導体素子、１５・
・ワイヤ、１６・・・低融点ガラス、２０・・・リード
フレーム、２０ａ・・・外枠部、２０ｂ・・キャンプ位
置決めガイド、
第 １ 図
／
４゜
第 ２ 図
／Ｕユ
第 ３ 図FIG. 1 is an explanatory diagram showing a conventional method, FIG. 2 is a perspective view showing an embodiment of the method for manufacturing a semiconductor device according to the present invention, and FIG. 3 is a perspective view showing another embodiment of the present invention. be. 10・Lead frame, 10a・Outer lead part,
10b... Cap positioning guide, 10c... Inner lead part, 11 - Cap, 12... Base,
13...Low melting point glass, 14...Semiconductor element, 15...
・Wire, 16...Low melting point glass, 20...Lead frame, 20a...Outer frame portion, 20b...Camping positioning guide, Fig. 1/4゜Fig. 2/U-Fig. 3
Claims (1)
導体素子を低融点封止材料によシ封止する半導体装置の
製造方法において、リードフレームを折り曲げ、この折
曲げ部分によシパッケージのキャップを位置決めするこ
とを特徴とする半導体装置の製造方法。1. In a semiconductor device manufacturing method in which a semiconductor element attached to a lead frame or package is sealed with a low melting point sealing material, the lead frame is bent and the cap of the package is positioned at the bent part. A method for manufacturing a semiconductor device, characterized in that:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22617582A JPS59117238A (en) | 1982-12-24 | 1982-12-24 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22617582A JPS59117238A (en) | 1982-12-24 | 1982-12-24 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59117238A true JPS59117238A (en) | 1984-07-06 |
Family
ID=16841054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22617582A Pending JPS59117238A (en) | 1982-12-24 | 1982-12-24 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59117238A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS628644U (en) * | 1985-06-27 | 1987-01-19 | ||
| JPH03503947A (en) * | 1987-10-02 | 1991-08-29 | クレイ、コンピューター、コーポレーション | Gallium arsenide logic design system |
-
1982
- 1982-12-24 JP JP22617582A patent/JPS59117238A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS628644U (en) * | 1985-06-27 | 1987-01-19 | ||
| JPH0546281Y2 (en) * | 1985-06-27 | 1993-12-03 | ||
| JPH03503947A (en) * | 1987-10-02 | 1991-08-29 | クレイ、コンピューター、コーポレーション | Gallium arsenide logic design system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4504427A (en) | Solder preform stabilization for lead frames | |
| JPS59117238A (en) | Manufacture of semiconductor device | |
| JPS62205653A (en) | Manufacture of lead frame and semiconductor device | |
| JPS60182748A (en) | Package of semiconductor device and assembly thereof | |
| JPH03105950A (en) | Package of semiconductor integrated circuit | |
| JPS5998538A (en) | Manufacture of semiconductor device | |
| JPS6228781Y2 (en) | ||
| JPS6155778B2 (en) | ||
| JP2543661Y2 (en) | Microwave transistor | |
| JPS6132445A (en) | Semiconductor device | |
| JPS5915080Y2 (en) | semiconductor equipment | |
| JPH01130548A (en) | Semiconductor device | |
| JPH0364953A (en) | Manufacture of resin sealed type semiconductor device | |
| JPS61161753A (en) | Manufacture of semiconductor device | |
| JPS6324630A (en) | Wire bonding equipment | |
| JPH0234945A (en) | Brazing method | |
| JPS61156842A (en) | Manufacture of semiconductor device | |
| JPS6060739A (en) | Semiconductor device | |
| JPH03227543A (en) | Wire bonding method | |
| JPS624857B2 (en) | ||
| JPS6024046A (en) | Lead frame | |
| JPH0290543A (en) | Metal tape for semiconductor | |
| JPS61214544A (en) | Manufacture of semiconductor device | |
| JPS598360A (en) | Fabrication of glass-sealed semiconductor device | |
| JPH0376025B2 (en) |