JPS59117227A - ウエハ処理装置 - Google Patents
ウエハ処理装置Info
- Publication number
- JPS59117227A JPS59117227A JP22628182A JP22628182A JPS59117227A JP S59117227 A JPS59117227 A JP S59117227A JP 22628182 A JP22628182 A JP 22628182A JP 22628182 A JP22628182 A JP 22628182A JP S59117227 A JPS59117227 A JP S59117227A
- Authority
- JP
- Japan
- Prior art keywords
- cleaning
- reaction chamber
- etching
- wafer
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は再生機能金偏えたウェハ処理装置に関する。
一般に、半導体装置の製造過稈においては、ＣＶＤ装置
を用いてウェハ上に種々の薄膜が形成されているが、こ
のようなＣＶＤ装置ではウェハにＯＶＤ膜が生成される
とともに、反応室の内面にもＯＶＤ膜が生成され堆積し
て行く。
を用いてウェハ上に種々の薄膜が形成されているが、こ
のようなＣＶＤ装置ではウェハにＯＶＤ膜が生成される
とともに、反応室の内面にもＯＶＤ膜が生成され堆積し
て行く。
このようにして反応室の内面に堆積したＯＶＤ膜は以後
のＯＶＤ膜生成に悪影響を与える汚染物であるため、除
去する必要がある。
のＯＶＤ膜生成に悪影響を与える汚染物であるため、除
去する必要がある。
従来、このような汚染物を除去するための反応室の清掃
作業は、ＣＶＤ装置の監視者等が経験に基き適当な時期
を決定して実施さｉている。
作業は、ＣＶＤ装置の監視者等が経験に基き適当な時期
を決定して実施さｉている。
このように清掃時期が人間によって決定されているため
、清掃頻度が不均一になって不必要な状況でも清掃が行
なわれる等作業能車が低τし、ＣＶＤ装置の稼動率の低
下を招来するはかシでなく、−貫自動化生産の妨げとな
っていた。
、清掃頻度が不均一になって不必要な状況でも清掃が行
なわれる等作業能車が低τし、ＣＶＤ装置の稼動率の低
下を招来するはかシでなく、−貫自動化生産の妨げとな
っていた。
本発明はこのような事情に鑑みてなされたもので、その
目的は、人間の判定全必要とせずに所定の機能を回復さ
せることができるウニ・・処理装置を提供するにある。
目的は、人間の判定全必要とせずに所定の機能を回復さ
せることができるウニ・・処理装置を提供するにある。
以下、本発明を図面に示す実施例）にしたがって説明す
る。
る。
図は本発明をプラズマ０ＶＤ装置に適用した場合の一実
施９１１ヲ示すブロック図である。
施９１１ヲ示すブロック図である。
図中、■はウェハ、２は反応室、３は平行平板軍、極、
４は電極間に高周波電圧を印加する発振器、５は発振器
全制御するパワーコントローラ、６は排気路、７はバル
ブ、８は真空ポンプ、９はパルプコントローラ、１１は
反応ガス導入路、１２はバルブ、１３は反応ガヌ供給淵
、１４はバルブコントローラ、１５はＣＶＤ膜生成シー
ケンサ、１６はエツチングガス供給源、１７はバルブ、
１８はエツチングガス供給源、１９はパルプコントロー
ラ、２０はドライエツチング処理シーケンサ、２１はマ
イクロプロセッサ、２２は光学的な手法により処理済ウ
ェハＩＡ上に生成されたＣＶＤ膜の欠陥を検査する欠陥
検査装置、２３は検査データを処理するデータ処理装置
、２４はデータ処理装置からの検査値とあらかじめ設定
され、た設定値とを比較し、検査値が設定値゛以上であ
るときに指令信号を前記マイクロプロセッサ２１に入力
する比較器等からなる判定器である。
４は電極間に高周波電圧を印加する発振器、５は発振器
全制御するパワーコントローラ、６は排気路、７はバル
ブ、８は真空ポンプ、９はパルプコントローラ、１１は
反応ガス導入路、１２はバルブ、１３は反応ガヌ供給淵
、１４はバルブコントローラ、１５はＣＶＤ膜生成シー
ケンサ、１６はエツチングガス供給源、１７はバルブ、
１８はエツチングガス供給源、１９はパルプコントロー
ラ、２０はドライエツチング処理シーケンサ、２１はマ
イクロプロセッサ、２２は光学的な手法により処理済ウ
ェハＩＡ上に生成されたＣＶＤ膜の欠陥を検査する欠陥
検査装置、２３は検査データを処理するデータ処理装置
、２４はデータ処理装置からの検査値とあらかじめ設定
され、た設定値とを比較し、検査値が設定値゛以上であ
るときに指令信号を前記マイクロプロセッサ２１に入力
する比較器等からなる判定器である。
なお、詳細な構成は次の作用の説明とともに明らあ・に
なる。
なる。
次に作用を説明する。
ＣＶＤ膜生成処理を受けようとするウェハ１は反応室２
内の下側電極３上に載置される。シーケンサ１５の０Ｖ
Ｄｉ生成サーケンヌにしたがって、高周波発振器４はパ
ワーコントローラ５により高周波電圧を電！３間に印加
し、排気バルブ７はコントローラ９により反応室２を排
気し、反応ガヌフローバルブ１２はコントローラ１４に
より反応室２内へモノシラン（５ＩＨｔ ）等の反応ガ
スを導入する。これによυ、反応室２内では、電極３間
にプラズマが形成され、反応ガスによ、９ａｖＤ反応が
起され、ウェハ１上にＣＶＤ膜が生成される。
内の下側電極３上に載置される。シーケンサ１５の０Ｖ
Ｄｉ生成サーケンヌにしたがって、高周波発振器４はパ
ワーコントローラ５により高周波電圧を電！３間に印加
し、排気バルブ７はコントローラ９により反応室２を排
気し、反応ガヌフローバルブ１２はコントローラ１４に
より反応室２内へモノシラン（５ＩＨｔ ）等の反応ガ
スを導入する。これによυ、反応室２内では、電極３間
にプラズマが形成され、反応ガスによ、９ａｖＤ反応が
起され、ウェハ１上にＣＶＤ膜が生成される。
このＣＶＤ膜生成処理中、マイクロプロセッサ２１には
各所からフィードバック信号が入力されてお９、これら
信号に対応してプロセッサ２１はシーケンサ１５にシー
ケンスを修正する指令信号を随時出力し、ＣＶＤ膜生成
処理を最適な状態で実行せしめる。
各所からフィードバック信号が入力されてお９、これら
信号に対応してプロセッサ２１はシーケンサ１５にシー
ケンスを修正する指令信号を随時出力し、ＣＶＤ膜生成
処理を最適な状態で実行せしめる。
処理済ウェハＩＡは欠陥検査装置２２へ送られ欠陥検査
を受ける。この検査は全品検査の場合もあるし、ロフト
ごとの抜き取９検査の場合もある。
を受ける。この検査は全品検査の場合もあるし、ロフト
ごとの抜き取９検査の場合もある。
検査結果はデータ処理装置２３に入力される。
この装置２３は判定器２４において比較判定が可能にな
るように定量的に数値データ処理し、判定器２４に覗、
検査結果数値を入力する。
るように定量的に数値データ処理し、判定器２４に覗、
検査結果数値を入力する。
判定器２４はこの胡検査値と設定値とを比較し、現在の
欠陥が許容値以下であるときはブイクロプロセッサ２１
ｉして現作業を継続させるが、欠陥が許容値以上である
と判定したときは、プロセッサ２１に清掃作業指令信号
を入力せしめる。
欠陥が許容値以下であるときはブイクロプロセッサ２１
ｉして現作業を継続させるが、欠陥が許容値以上である
と判定したときは、プロセッサ２１に清掃作業指令信号
を入力せしめる。
ところで、前記ＣＶＤ膜生成処理において、ＣＶＤ膜は
ウェハ上に生成されると同時に、反応室２の内面にも若
干生成され、次第に堆積していく。
ウェハ上に生成されると同時に、反応室２の内面にも若
干生成され、次第に堆積していく。
通常、この反応室におけるＣＶＤ膜の堆積量が異常に増
加すると、ウェハのＣＶＤ膜生成に悪影響を与え、生成
されたＣＶＤ膜における欠陥が増加する。したがって、
反応室におけるＣＶＤ膜の堆積量が所定値（欠陥の増加
量との関係で経験上統計的に求められる値）以上になっ
たら、これ金除去しなければならない。
加すると、ウェハのＣＶＤ膜生成に悪影響を与え、生成
されたＣＶＤ膜における欠陥が増加する。したがって、
反応室におけるＣＶＤ膜の堆積量が所定値（欠陥の増加
量との関係で経験上統計的に求められる値）以上になっ
たら、これ金除去しなければならない。
そして、この反応室における所定堆積量に対応する欠陥
を定量的に割り出して前記判定器２４における設定値と
して設定しておけば、判定器２４は、この設定値と覗在
検査中の欠陥数値との比較により、所在の反応室に付着
したＣＶＤ膜の堆積量が除去しなければならない値にな
っているか否を判定することができる。すなわち、判定
器２４は現在の欠陥検査値が設定値以上であった場合、
反応室を清掃する必要があると判定し、その指令信号を
マイクロプロセッサ２１に入力する。
を定量的に割り出して前記判定器２４における設定値と
して設定しておけば、判定器２４は、この設定値と覗在
検査中の欠陥数値との比較により、所在の反応室に付着
したＣＶＤ膜の堆積量が除去しなければならない値にな
っているか否を判定することができる。すなわち、判定
器２４は現在の欠陥検査値が設定値以上であった場合、
反応室を清掃する必要があると判定し、その指令信号を
マイクロプロセッサ２１に入力する。
前記清掃作業指令信号を受けたプロセッサ２１はこの信
号に対応するプログラムに基き、ＣｖＤ膜生成シーケン
ヌ１５に一時休止指令信号を入力するとともに、ドライ
エツチング処理シーケンサ２０に作動開始指令信号を入
力する。
号に対応するプログラムに基き、ＣｖＤ膜生成シーケン
ヌ１５に一時休止指令信号を入力するとともに、ドライ
エツチング処理シーケンサ２０に作動開始指令信号を入
力する。
このシーケンサ２０のドライエツチング処理シ−ケンス
にしたがって、高周波発振器４はパワーコントローラ５
によ、リエッチングに適当な高周波電圧ケ反応室２内面
と電極３間に印加し、排気バルブ７はコントローラ１０
によシ反応室２をエツチングに適切な低圧に排気し、エ
ツチングガスフローバルブ１７はコントローラ１９によ
り反応室２内へフレオンガス（ＯＦ４）等のエツチング
ガスを導入する。これによｐ１反応室２にエツチングガ
スが導入されたときに発生するプラズプ反応と、電界内
で加速されたイオンとでエンチングが行なわｊ１反応室
２の内面に付着堆積した清掃対象汚染物としてのＯＶＤ
膜が除去される。
にしたがって、高周波発振器４はパワーコントローラ５
によ、リエッチングに適当な高周波電圧ケ反応室２内面
と電極３間に印加し、排気バルブ７はコントローラ１０
によシ反応室２をエツチングに適切な低圧に排気し、エ
ツチングガスフローバルブ１７はコントローラ１９によ
り反応室２内へフレオンガス（ＯＦ４）等のエツチング
ガスを導入する。これによｐ１反応室２にエツチングガ
スが導入されたときに発生するプラズプ反応と、電界内
で加速されたイオンとでエンチングが行なわｊ１反応室
２の内面に付着堆積した清掃対象汚染物としてのＯＶＤ
膜が除去される。
エツチング処理シーケンサ２０の所定のシーケンスが完
了し、汚染物が除去されると、反応室２内は原状のＯＶ
Ｄ膜生成開始状態に戻る。＝イクロプロセッサ２１はこ
の原状回ｆｆ１−フィードバック信号により認齢し、（
３ＶＤ膜生成シーケンサ１５にＯＶＤ膜生成処理を再開
させる。
了し、汚染物が除去されると、反応室２内は原状のＯＶ
Ｄ膜生成開始状態に戻る。＝イクロプロセッサ２１はこ
の原状回ｆｆ１−フィードバック信号により認齢し、（
３ＶＤ膜生成シーケンサ１５にＯＶＤ膜生成処理を再開
させる。
再開後、処理済ウェハＩＡに２いての現在の欠陥検査値
が設定値以上であると判定されると、判定器２４からプ
ロセッサ２１に清掃指令信号が入力され、再度、前記清
掃作業が実施される。
が設定値以上であると判定されると、判定器２４からプ
ロセッサ２１に清掃指令信号が入力され、再度、前記清
掃作業が実施される。
以後、ウェハへの０ＶＤｐ生成処理と、反応室内の清浄
化作業とが繰シ返、ｆ−Ｌで自動的に実施されていく。
化作業とが繰シ返、ｆ−Ｌで自動的に実施されていく。
本実施例１によれば、人間の判断を要することなく、Ｏ
ＶＤ反応室の清掃作業を自動的に実施することができる
ので、必要な状溝においてのみ清掃作業全実施すること
ができ、作業能昆が向上し、ＯＶＤ装箇の稼動出の低下
が抑制でき、ＯＶＤ膜生成処理の無人−貫自動化生産ヲ
実現することができる。
ＶＤ反応室の清掃作業を自動的に実施することができる
ので、必要な状溝においてのみ清掃作業全実施すること
ができ、作業能昆が向上し、ＯＶＤ装箇の稼動出の低下
が抑制でき、ＯＶＤ膜生成処理の無人−貫自動化生産ヲ
実現することができる。
なお、ＣｖＤ装置、これを清掃する清浄化手段としての
ドライエツチング系、欠陥検査装ｕｔ１検査結果に基き
清掃作業の必要性を判定する判定器、判定に基き清掃作
業を実施せしめるマイクロプロセッサ等の具体的構成は
前記実＃例１に限定されるものではない。
ドライエツチング系、欠陥検査装ｕｔ１検査結果に基き
清掃作業の必要性を判定する判定器、判定に基き清掃作
業を実施せしめるマイクロプロセッサ等の具体的構成は
前記実＃例１に限定されるものではない。
また、本発明はプラズマ０ＶＤ装置に限らず、他のウェ
ハ処理製筒全般に適用することができる。
ハ処理製筒全般に適用することができる。
以上説明したように、本発明によれば、人間のメ意的判
断を要することなく、ウエノ・処理機能の回’ｔｌ自動
的に実行することができる。
断を要することなく、ウエノ・処理機能の回’ｔｌ自動
的に実行することができる。
図は本発明の一実施気１ヲ示すプロ・ンク図である。
１・・・ウェハ、２・・・反応室、３は平行平板電極、
１１・・・反応ガヌ導入路、１２・・・パルプ、１４・
・・バルブコントローラ、１５・・ＯｖＤ膜生成シーケ
ンサ、１６・・・エツチングガヌ導入路、１７・・・パ
ルプ、１９・・・バルブコントローラ’１ ２０・・・
ドライエ・ソチング処理シーケンサ、２１・・・マイク
ロプロセンサ、２２・・・欠陥検査装置、２４・・・判
定器。 代理人 弁理士 薄 １）利 辛 １
１１・・・反応ガヌ導入路、１２・・・パルプ、１４・
・・バルブコントローラ、１５・・ＯｖＤ膜生成シーケ
ンサ、１６・・・エツチングガヌ導入路、１７・・・パ
ルプ、１９・・・バルブコントローラ’１ ２０・・・
ドライエ・ソチング処理シーケンサ、２１・・・マイク
ロプロセンサ、２２・・・欠陥検査装置、２４・・・判
定器。 代理人 弁理士 薄 １）利 辛 １
Claims (1)
- 【特許請求の範囲】 １、 ウェハを収容する処理室と、収容されたウェハに
所定の処理を実施する処理手段と、汚染された処理室を
清浄化する清浄化手段と、処理済ウェハの欠陥を検査す
る欠陥検査手段と、欠陥検査手段の検査結果に基き清浄
の必要性全判定する判定手段と、清浄判定に基き前記処
理手段を停止し、清浄化手段を作動せしめる指令手段と
を備えてなるウェハ処理装置。 ２、処理室が反応室、処理手段がＣＶＤ装置、清浄化手
段がドライエツチング装置、欠陥検査手段がＯＶＤ膜欠
陥検査装置、判定手段が実際の検査データと設定値と全
比較する比較器指令手段がプロセッサであることを特徴
とする特許請求の範囲第１項記載のウェハ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22628182A JPS59117227A (ja) | 1982-12-24 | 1982-12-24 | ウエハ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22628182A JPS59117227A (ja) | 1982-12-24 | 1982-12-24 | ウエハ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59117227A true JPS59117227A (ja) | 1984-07-06 |
Family
ID=16842748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22628182A Pending JPS59117227A (ja) | 1982-12-24 | 1982-12-24 | ウエハ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59117227A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5968278A (en) * | 1998-12-07 | 1999-10-19 | Taiwan Semiconductor Manufacturing Company Ltd. | High aspect ratio contact |
| EP0999472A2 (en) * | 1998-10-29 | 2000-05-10 | Mitsubishi Denki Kabushiki Kaisha | Method and apparatus for dry-etching half-tone phase-shift films, half-tone phase-shift photomasks and method for the preparation thereof, and semiconductor circuits and method for the fabrication thereof |
| KR100418072B1 (ko) * | 2001-07-26 | 2004-02-11 | 가부시끼가이샤 히다치 세이사꾸쇼 | 플라즈마처리장치의 메인티넌스방법 및 메인티넌스시스템 |
| KR100638982B1 (ko) | 2004-12-27 | 2006-10-26 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조 설비 |
-
1982
- 1982-12-24 JP JP22628182A patent/JPS59117227A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0999472A2 (en) * | 1998-10-29 | 2000-05-10 | Mitsubishi Denki Kabushiki Kaisha | Method and apparatus for dry-etching half-tone phase-shift films, half-tone phase-shift photomasks and method for the preparation thereof, and semiconductor circuits and method for the fabrication thereof |
| EP0999472A3 (en) * | 1998-10-29 | 2001-01-31 | Mitsubishi Denki Kabushiki Kaisha | Method and apparatus for dry-etching half-tone phase-shift films, half-tone phase-shift photomasks and method for the preparation thereof, and semiconductor circuits and method for the fabrication thereof |
| US5968278A (en) * | 1998-12-07 | 1999-10-19 | Taiwan Semiconductor Manufacturing Company Ltd. | High aspect ratio contact |
| KR100418072B1 (ko) * | 2001-07-26 | 2004-02-11 | 가부시끼가이샤 히다치 세이사꾸쇼 | 플라즈마처리장치의 메인티넌스방법 및 메인티넌스시스템 |
| KR100638982B1 (ko) | 2004-12-27 | 2006-10-26 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조 설비 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0145645B1 (ko) | 드라이에칭 장치의 에칭실을 클리닝하는 방법 | |
| US7107115B2 (en) | Method for controlling semiconductor processing apparatus | |
| JPS6056431B2 (ja) | プラズマエツチング装置 | |
| JP2001244240A (ja) | 半導体ウエハの製造方法 | |
| JPS6240728A (ja) | ドライエツチング装置 | |
| KR101710592B1 (ko) | 플라즈마 에칭 장치용 실리콘제 부품의 재생 방법 및 플라즈마 에칭 장치용 실리콘제 부품 | |
| JP2007324154A (ja) | プラズマ処理装置 | |
| JPS59117227A (ja) | ウエハ処理装置 | |
| US6545245B2 (en) | Method for dry cleaning metal etching chamber | |
| JPH07106307A (ja) | プラズマ処理装置およびプラズマ処理方法 | |
| JPH09209179A (ja) | ドライエッチング装置およびそのクリーニング方法 | |
| JPH0513556A (ja) | 静電チヤツク | |
| JPH08195382A (ja) | 半導体製造装置 | |
| JP2680065B2 (ja) | プラズマクリーニング方法 | |
| JPS63116428A (ja) | ドライエツチング方法 | |
| JPS58101429A (ja) | ドライエツチング方法 | |
| JP2928555B2 (ja) | プラズマ処理装置 | |
| JPH0653192A (ja) | ドライエッチング方法 | |
| JPH02215126A (ja) | 半導体ウェハのドライプロセス処理方法および処理装置 | |
| JP2002367965A (ja) | プラズマ処理装置およびプラズマ処理方法 | |
| TW202349495A (zh) | 電漿處理方法 | |
| KR0166851B1 (ko) | 웨이퍼의 언로딩 방법 | |
| JP2022036719A (ja) | 基板処理方法及び基板処理装置 | |
| JPH08203867A (ja) | ワークの処理方法および処理装置 | |
| JP2007110019A (ja) | プラズマエッチング方法 |