JPS59113622A - ステツプアンドリピ−ト方式露光方法 - Google Patents
ステツプアンドリピ−ト方式露光方法Info
- Publication number
- JPS59113622A JPS59113622A JP57223039A JP22303982A JPS59113622A JP S59113622 A JPS59113622 A JP S59113622A JP 57223039 A JP57223039 A JP 57223039A JP 22303982 A JP22303982 A JP 22303982A JP S59113622 A JPS59113622 A JP S59113622A
- Authority
- JP
- Japan
- Prior art keywords
- exposure
- pads
- conductor
- prepared
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70475—Stitching, i.e. connecting image fields to produce a device field, the field occupied by a device such as a memory chip, processor chip, CCD, flat panel display
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は半導体装置、バブルメモリ等の微細ノやターン
をステップアンドリピート方式投影型露光方式を用いて
作成する方法に係シ、特に露光間において電気的接続を
計る露光方法に関するものである。
をステップアンドリピート方式投影型露光方式を用いて
作成する方法に係シ、特に露光間において電気的接続を
計る露光方法に関するものである。
（２）技術の背景
半導体装置、バブルメモリ等を作成するときにホトリソ
グラフィ工程で使用される投影型露光機は分解能が高く
、微細ノ’？ターンが得られるが、１回の露光領域が小
さく、現在１０ｍｍ角程度となっている・しかしメモリ
ｅでは大容量化が進み１０篤角では不充分となって来て
いる。このため多数回の露光を行なって１チ、′ｆとす
ることが考えられるがこの場合露光間での電気的接続が
問題となる。特に４ジレジストを用いた場合、この露光
方式では接続が困難であった。
グラフィ工程で使用される投影型露光機は分解能が高く
、微細ノ’？ターンが得られるが、１回の露光領域が小
さく、現在１０ｍｍ角程度となっている・しかしメモリ
ｅでは大容量化が進み１０篤角では不充分となって来て
いる。このため多数回の露光を行なって１チ、′ｆとす
ることが考えられるがこの場合露光間での電気的接続が
問題となる。特に４ジレジストを用いた場合、この露光
方式では接続が困難であった。
（３）従来技術と問題点
第１図及び第２図は従来の方式でチッｆを作成する場合
を説明するための図でおり、第１図はチ、プ、第２図は
レチクルをそれぞれ示す。第１図において、ＡＨ、ｋ２
はそれぞれ１回目の露光領域Ｂ１ｔＢ２はそれぞれ２回
目の領域、ＣＩ＋０２はそれぞれ１回目、２回目の露光
中心、ａは１回目の露光によりて作成されるコンダクタ
／４ターン、ｂは２回目の露光によって作成されるコン
ダクタパターン、ａｌ ＃に’ｌ ｅａ２ ｍｂ
Ｂはパッドをそれぞれ示し、第２図において、Ａは第１
回目の露光に使用するレチクル、Ｂは第２回目の露光に
使用するレチクルを示す。
を説明するための図でおり、第１図はチ、プ、第２図は
レチクルをそれぞれ示す。第１図において、ＡＨ、ｋ２
はそれぞれ１回目の露光領域Ｂ１ｔＢ２はそれぞれ２回
目の領域、ＣＩ＋０２はそれぞれ１回目、２回目の露光
中心、ａは１回目の露光によりて作成されるコンダクタ
／４ターン、ｂは２回目の露光によって作成されるコン
ダクタパターン、ａｌ ＃に’ｌ ｅａ２ ｍｂ
Ｂはパッドをそれぞれ示し、第２図において、Ａは第１
回目の露光に使用するレチクル、Ｂは第２回目の露光に
使用するレチクルを示す。
この場合ノ臂ツドａｌ ｅａ２ ｅｂｌ ｅｂｌ
等を外部基板とビンｙ”イングで接続するか、又はａｌ
−ｂｌ ｅ Ｃ２−ｂ２ を直接デンディングする方
法がとられている。このビンディングを除くことができ
れば製造工程を合理化することができる。
等を外部基板とビンｙ”イングで接続するか、又はａｌ
−ｂｌ ｅ Ｃ２−ｂ２ を直接デンディングする方
法がとられている。このビンディングを除くことができ
れば製造工程を合理化することができる。
従って、そのような方法の開発が求められている。
（４）発明の目的
本発明は上記従来の要求に基づき、ステップアンドリピ
ート方式投影型露光方式で半導体装置、バブルメモリ等
を作成する場合に、デンディングによる電気的接続を必
要としない露光方法を提供することを目的とするもので
ある。
ート方式投影型露光方式で半導体装置、バブルメモリ等
を作成する場合に、デンディングによる電気的接続を必
要としない露光方法を提供することを目的とするもので
ある。
（５）発明の構成
そしてこの目的は本発明によれば、基板上にコンダクタ
薄膜を形成し、その上にホトレジストを塗布後、ステッ
プアンドリピート方式投影型露光装置を用いて第１のレ
ジストノ臂ターンを作成し、次いでエツチングして第１
のコンダクタノやターンを作成し、次いで全面に絶縁膜
を作成し、該絶縁膜にスルーホールを作成後、さらに全
面にコンダクタ薄膜を作成し、ステップアンドリピート
方式投影型露光装置を用い第１のコンダクタ／４ターン
と同様にして第２のコンダクタノやターンを作成するチ
ップ作成方法にンいて、第１のコンダクタ／４ターンと
第２のコンダクタパターンの露光中心をずらすことを特
徴とするステップアンドリピート方式露光方法を提供す
ることによりて達成される。
薄膜を形成し、その上にホトレジストを塗布後、ステッ
プアンドリピート方式投影型露光装置を用いて第１のレ
ジストノ臂ターンを作成し、次いでエツチングして第１
のコンダクタノやターンを作成し、次いで全面に絶縁膜
を作成し、該絶縁膜にスルーホールを作成後、さらに全
面にコンダクタ薄膜を作成し、ステップアンドリピート
方式投影型露光装置を用い第１のコンダクタ／４ターン
と同様にして第２のコンダクタノやターンを作成するチ
ップ作成方法にンいて、第１のコンダクタ／４ターンと
第２のコンダクタパターンの露光中心をずらすことを特
徴とするステップアンドリピート方式露光方法を提供す
ることによりて達成される。
（６）発明の実施例
以下本発明実施例を図面によって詳述する。
第３図は本発明によるステップアンドリピート方式露光
方法を説明するだめの図であシ、ａはレチクル、ｂは第
１のコンダクタ／４ターンを作成したチップ、Ｃは第２
のコンダクタパターン作成後のチッ７°をそれぞれ示す
。
方法を説明するだめの図であシ、ａはレチクル、ｂは第
１のコンダクタ／４ターンを作成したチップ、Ｃは第２
のコンダクタパターン作成後のチッ７°をそれぞれ示す
。
ａ図において、Ａは第１のコンダクタ）４ターンを作成
するためのレチクルでらシ１及び１′はコンダクタノや
ターン、２．２′はそのノｆ、ド、３は第２のコンダク
タノぐターンを接続するためのノ臂ツドをそれぞれ作成
するだめのパターンでｂるＯまたＢは第２のコンダクタ
、−９ターンを作成するためのレチクルでらυ、４は第
２のコンダクタ／４ターン、５はそのパッド、６及び６
′は第１のコンダクタ／４ターンを接続するためのノ臂
ツドをそれぞれ作成するだめの／′４′ターンである。
するためのレチクルでらシ１及び１′はコンダクタノや
ターン、２．２′はそのノｆ、ド、３は第２のコンダク
タノぐターンを接続するためのノ臂ツドをそれぞれ作成
するだめのパターンでｂるＯまたＢは第２のコンダクタ
、−９ターンを作成するためのレチクルでらυ、４は第
２のコンダクタ／４ターン、５はそのパッド、６及び６
′は第１のコンダクタ／４ターンを接続するためのノ臂
ツドをそれぞれ作成するだめの／′４′ターンである。
ｂ図は第１のコンダクタノぐターン作成したチップであ
り、その作成手順は先ずチップ上にコンダクタ薄膜を形
成し、その上にホトレジストを塗布後、ａ図のレチクル
Ａを用いてステップアンドリピート方式にてＡ１ ｔ
Ａｓ領域に露光し、現像、エツチングして第１のコン
ダクタ／４ターン１，１′（符号は便宜上レチクルと同
一としだ。）とパッド２，２′及び接続用ノ９ツド３を
作成する。この場合露光中心はそれぞれＣ１とする。
り、その作成手順は先ずチップ上にコンダクタ薄膜を形
成し、その上にホトレジストを塗布後、ａ図のレチクル
Ａを用いてステップアンドリピート方式にてＡ１ ｔ
Ａｓ領域に露光し、現像、エツチングして第１のコン
ダクタ／４ターン１，１′（符号は便宜上レチクルと同
一としだ。）とパッド２，２′及び接続用ノ９ツド３を
作成する。この場合露光中心はそれぞれＣ１とする。
０図は第１及び第２のコンダクタ／４ターンを作成した
チップであり、その作成手順は、第１のフンダクタノリ
ーン１，１′を作成したチップの全面に絶縁膜を作成し
、各／？ｙド２，２′及び３にスルー＊−ｖｋ作成した
後、全面にコンダクタ薄ａを作成し、その上にホトレジ
ストを塗布し、ａ図のレチクルＢを用い、その中心ＣＩ
を前記レチクルＡの露光中心Ｃ１よシ所定の寸法ｔだけ
ずらしてＢｉ、ｎ２領域にステップアンドリピート方式
で露光し、現像、エツチングして第２のコンダクタ／４
ターン４、パッド５ 、５’及ヒ接Ｍ用ノｆツド６゜６
′を作成するのである。
チップであり、その作成手順は、第１のフンダクタノリ
ーン１，１′を作成したチップの全面に絶縁膜を作成し
、各／？ｙド２，２′及び３にスルー＊−ｖｋ作成した
後、全面にコンダクタ薄ａを作成し、その上にホトレジ
ストを塗布し、ａ図のレチクルＢを用い、その中心ＣＩ
を前記レチクルＡの露光中心Ｃ１よシ所定の寸法ｔだけ
ずらしてＢｉ、ｎ２領域にステップアンドリピート方式
で露光し、現像、エツチングして第２のコンダクタ／４
ターン４、パッド５ 、５’及ヒ接Ｍ用ノｆツド６゜６
′を作成するのである。
このように形成されたチップは、Ａ１領域のノ臂ッド２
′とＡ３領域のパッド２が２回目の露光によって作成さ
れた接続用ノ臂ツド６，６′によりて接続されるため％
Ａ１領域とＡ、領域の第１のコンダクタパターン１及び
１１は電気的に接続される。またＢ１領域のｉ’？ ｙ
ド５′とＢ２領域のパッド５が１回目の露光で既に作成
されている接続用ノ９ツド３によって接続されるためＢ
、、Ｂ２領域のそれぞれの第２のコンダクタパターン４
同士も電気的に接続される。なおこの後チップ端にゲン
ディングーすることによシ全回路を駆動することができ
る。
′とＡ３領域のパッド２が２回目の露光によって作成さ
れた接続用ノ臂ツド６，６′によりて接続されるため％
Ａ１領域とＡ、領域の第１のコンダクタパターン１及び
１１は電気的に接続される。またＢ１領域のｉ’？ ｙ
ド５′とＢ２領域のパッド５が１回目の露光で既に作成
されている接続用ノ９ツド３によって接続されるためＢ
、、Ｂ２領域のそれぞれの第２のコンダクタパターン４
同士も電気的に接続される。なおこの後チップ端にゲン
ディングーすることによシ全回路を駆動することができ
る。
（７）発明の効果
以上、詳細に説明したように、本発明のステップアンド
リピート方式露光方法は、従来露光領域の端部において
、電気的接続が切断される投影型露光方式において、第
１の露光と第２の露光の中心をずらすことによシミ気的
切断部を変え、第１、第２の露光間で電気的接続を可能
としたものであって、大型の半導体装置あるいはバブル
メモリ等に応用し得るといった効果大なるものである。
リピート方式露光方法は、従来露光領域の端部において
、電気的接続が切断される投影型露光方式において、第
１の露光と第２の露光の中心をずらすことによシミ気的
切断部を変え、第１、第２の露光間で電気的接続を可能
としたものであって、大型の半導体装置あるいはバブル
メモリ等に応用し得るといった効果大なるものである。
第１図は従来のチップ作成方式を説明するための図、第
２図はそのレチクルを示す図、第３図は本発明によるス
テップアンドリピート方式露光方法を説明するための図
である。 第 １６７１ 図面において、Ａは１回目の露光に使用するレチクル、
Ｂは２回目の露光に使用するレチクル、１．１′及び４
はコンダクタΔターン、２．２’及び５．５′はそのパ
ッド、３及び６，６′は接続用パッドをそれぞれ示す。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士 内 １）幸 男 弁理士 山 口 昭 之
２図はそのレチクルを示す図、第３図は本発明によるス
テップアンドリピート方式露光方法を説明するための図
である。 第 １６７１ 図面において、Ａは１回目の露光に使用するレチクル、
Ｂは２回目の露光に使用するレチクル、１．１′及び４
はコンダクタΔターン、２．２’及び５．５′はそのパ
ッド、３及び６，６′は接続用パッドをそれぞれ示す。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士 内 １）幸 男 弁理士 山 口 昭 之
Claims (1)
- １、基板上にコンダクタ薄膜を形成し、その上にホトレ
ジストを塗布後、ステップアンドリヒート方式投影型露
光装置を用いて第１のレジストパターンを作成し、次い
でエツチングして第１のコンダクタパターンを作成し、
次いで全面に絶縁膜を作成し、該絶縁膜にスルーホール
を作成後、さらに全面にコンダクタ薄膜を作成し、ステ
ップアンドリヒート方式投影型露光装置を用い第１のコ
ンダクタパターンと同様にして第２のコンダクタパター
ンを作成するチップ作成法において、第１のコンダクタ
パターンと第２のコンダクタパターンの露光中心をずら
すことを特徴とするステップアンドリピート方式露光方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57223039A JPS59113622A (ja) | 1982-12-21 | 1982-12-21 | ステツプアンドリピ−ト方式露光方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57223039A JPS59113622A (ja) | 1982-12-21 | 1982-12-21 | ステツプアンドリピ−ト方式露光方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59113622A true JPS59113622A (ja) | 1984-06-30 |
| JPS6253938B2 JPS6253938B2 (ja) | 1987-11-12 |
Family
ID=16791881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57223039A Granted JPS59113622A (ja) | 1982-12-21 | 1982-12-21 | ステツプアンドリピ−ト方式露光方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59113622A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6247129A (ja) * | 1985-08-26 | 1987-02-28 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS62147728A (ja) * | 1985-12-23 | 1987-07-01 | Fujitsu Ltd | 露光方法 |
| JPH03116714A (ja) * | 1989-09-28 | 1991-05-17 | Nec Ic Microcomput Syst Ltd | 半導体集積回路素子の製造方法 |
-
1982
- 1982-12-21 JP JP57223039A patent/JPS59113622A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6247129A (ja) * | 1985-08-26 | 1987-02-28 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS62147728A (ja) * | 1985-12-23 | 1987-07-01 | Fujitsu Ltd | 露光方法 |
| JPH03116714A (ja) * | 1989-09-28 | 1991-05-17 | Nec Ic Microcomput Syst Ltd | 半導体集積回路素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6253938B2 (ja) | 1987-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5834160A (en) | Method and apparatus for forming fine patterns on printed circuit board | |
| JP2004134447A (ja) | 露光方法、マスクおよび半導体装置の製造方法 | |
| US5652163A (en) | Use of reticle stitching to provide design flexibility | |
| JP2000003859A (ja) | 集積回路の製造のためのシステムおよび集積回路を製造する方法 | |
| JPS59113622A (ja) | ステツプアンドリピ−ト方式露光方法 | |
| CN109935515B (zh) | 形成图形的方法 | |
| CN103066070A (zh) | 采用三重图案化的集成电路方法 | |
| KR100281905B1 (ko) | 이종의 정렬 노광장치를 이용한 노광방법 | |
| JP3102384B2 (ja) | 露光方法及び露光用マスク | |
| JPH0448715A (ja) | 半導体装置の製造方法 | |
| JP2013174728A (ja) | フォトマスク及び半導体装置の製造方法 | |
| JPS62102531A (ja) | エツチング方法 | |
| JP2003075985A (ja) | 半導体装置製造用マスク、その製造方法及び露光方法 | |
| JPS6233580B2 (ja) | ||
| WO2024016384A1 (zh) | 半导体结构及其形成方法 | |
| JP3237904B2 (ja) | セラミック多層基板の製造方法 | |
| TW548718B (en) | Hole forming by cross-shape image exposure | |
| JPH1140670A (ja) | 半導体装置およびその製造方法 | |
| KR100281891B1 (ko) | 반도체장치의 배선패턴 형성방법 | |
| JPH1174253A (ja) | 半導体装置の製造方法 | |
| JPS62264052A (ja) | 露光用マスク | |
| JPS6126287A (ja) | 配線基板の製造方法 | |
| JPS6180835A (ja) | 半導体装置 | |
| JPS63160330A (ja) | マスクアライメントの方法 | |
| JPH05165195A (ja) | ガラスマスク並びに該ガラスマスクを使用した半導体装置の製造方法 |