JPS59111490A - コンバ−ゼンス補正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はカラーテレビ受像機のコンバ−ゼンス補正回路
に関する。

背景技術とその問題点 例えば２０インチ以上の大形テレビ受像機の場合、コン
バーゼンス精度は画面の大きさに対して０．１チ以内に
脅せる必要がある。ところが上述の−ような大形の受像
機において、例えば偏向コイルの巻付けを均一に行うこ
とは困難で、磁界分布は画面の左右上下で対称にならず
、ばらついてしまう。このため従来の水平周期、垂直周
期のノ９う？う及び鋸歯状波形を用いたコン・々−ゼン
ス補正を行っても、画面全体のコンバ−ゼンスを合せる
ことはできない。

そこで画面に複数の調整点を設定し、それぞれの調整点
におけるコンバ−ゼンス補正量をメモリに記憶し、電子
ビームの走査に応じてメモリを読み出してコンバーゼン
ス補正手段に供給し、画面全体のコンバーゼンス補正を
行うことが提案された◎この場合に、コンバ−ゼンスの
精度を高めるためには調整点の数が多い方がよい。とこ
ろが調整点の数を多くすると、それぞれの調整点のコン
バーゼンス補正量を記憶しておくためのメモリの容量が
増加して好ましくない。

そこで所定の間隔ごとに調整点を設定して、この点のコ
ンバーゼンスを調整し、この調整データからその間の調
ａｔを補間によシ求めてコンバ−ゼンス補正を行うこと
が提案された。

ここで水平方向の補間は＠シ合う調整点のデータが連続
して得られるので、これらのデータによる補正量を例え
ばローパスフィルタに供給して行うことができる。とこ
ろが垂直方向の補間は、データが間欠になるためにロー
ノ（スフィルタ等では補間することができず、任意の演
算によって補間値を求める必要がある。

そしてこの補間のための演算回路として、次のようなも
のが提案された。

第１図におりて、（１）はメモリでおって°、このメモ
リ（１）には上述の各調整点におけるコンバ−ゼンスの
補正量が、０蕾目（最上）の行には測定された点の数値
が例えば８ビツトで記憶され、以下の各行には垂直方向
の差分の数値が例えば８ビツトで記憶される。このメモ
リ（１）に電子ビームの走査に対応した垂直方向（ｖ）
及び水平方向（ｈ）のアドレスが供給されて、上述の記
憶されたデータが順次読み出される。このメモリ（１）
からのデータ信号が割算回路（２）に供給されて隣接す
る調整点間の水平走査線の数で割算される。ここでこの
水平走査線の数を例えば１６とすれば、割算はデータを
下位に４ビツトシフトすることで実朽できる。さらにシ
フトされたデータ信号が加算回路（３）を通じて１水平
期間（例えば１６ケ所）分のデータを記憶するレジスタ
（４）に供給されると共に、上述の水平方向のアドレス
の供給されるタイミングによりレジスタ（４）が駆動さ
れて、供給されたデータ信号が順次転送される。このレ
ジスタ（４）から取り出された信号がラッチ回路（５）
で順次ラッチされる。このラッチされた信号がＤＡ変換
回路（６）、アンｆ（７）を通じてコンバーゼンス補正
用コイル（８）に供給されると共に加算回路（３）に供
給される。

そしてこの回路において、第２図Ａに示すような垂直ブ
ランキングに対して、割算（シフト）回路（２）には第
２図Ｂに示すようなりリア信号及び第２図Ｃに示すよう
な割算（シフト）の中止信号が供給される。すなわち割
算回路（２）は垂直期間の後半の有効画面外でクリアさ
れると共に、ブランキング期間内のシフトの中止された
所定の１水平期間に０番目の行のデータ（真の数値）が
取シ出される。ここでデータ信号は例えば８ビツトで構
成され、また割算回路（２）は小数点以下が４ビツト、
小数点以上が８ビツトの計１２ビットで構成される。

従ってシフト中止期間は小数点以上の８ビツトに信号が
出力され、小数点以下の４ビツトは全て０にされると共
に、シフト期間は小数点以上の下位４ビツト及び小数点
以下の４ビツトに信号が出力され、上位４ビツトで正負
の符号が出力される。

さらに加算回＊　（３）も小数点以下が４ビツト１小数
点以上が８ビツトの計１２ビットソ゛構成される。

ここで上述の割算回路（２）からの信号とレジスタ（４
ンで１水平期間遅延された信号が加算される。従って０
番目の行において、例えばＡｏのデータが供給されると
、割算回路（２）からはＡ、が出力され、次に１番目の
行において（ＡＩ−ＡＯ）が供給されると、割算回路（
２）からは、−〜−Ａ６が出力され、加算回路６ （３）の出力は、 になる。この加算が１６回行われると、加算回路（３）
の出力はＡ１になシ、順次各水平走査線のデータが直線
補間で取シ出される。さらに１５番目以下の水平走査線
では、１５番目のデータのπが加算され続けることによ
り、直線近似による外挿が自動的に行われる〇 そしてラッチ回路（５）に第２１図りに示すようなりリ
ア信号が供給されることにより、ラッチ回路（５）から
は例えば第２図Ｅに示すような信号が出力される。この
ようにして垂直補間が行われる。

ところがこの回路において、例えば８ビツトのデータの
補間を行うのに、加算回路（３）、レジスタ（４パラツ
チ回路（５）等に１２ビツトの回路を必要とする。ここ
で一般にデジタル回路は２″＝４．８．１６・・・ビッ
トで構成されておシ、これ以外のビット数で使用するの
は部品点数が増加したシ、無駄が生じてしまう。さらに
調整点を３２水平走査線毎とした場合には、割算回路（
２）でのシフトが５ビツトにな！ｌ）、５＋８＝１３ビ
ツトの回路が必要になって部品点数の増加や無駄が多く
なる。

また上述の回路では第２図に示すように種々の位相のコ
ントロールノクルスが必要で、回路が複雑になっていた
。

さらにコンバーゼンス補正においては、例えば緑を基準
にして、赤の垂直方向及び水平方向、青の垂直方向及び
水平方向の４つのデータが必要である。その場合に上述
の回路で時分割で処理を行おうとすると、レジスタ（４
）の容量が極めて多く必要になシ、また高速で誉き込み
読み出しを行うので高速動作が可能な、特殊な回路が必
要となっていた＠ 発明の目的 本発明はこのような点にかんがみ、簡単な構成で容易に
垂直方向の補間が行えるようにするものである。

発明の概要 本発明は、受像管の表示面に複数の調整点を設定し、そ
れぞれの調整点におけるコンバーゼンス補正量をメモリ
に記憶し、電子ビームの走査に応じて上記メモリを読み
出してコンバーゼンス補正手段に供給し、画面全体のコ
ンバーゼンス補正を行うようにしたコンバーゼンス補正
回路において、上記調整点ごとの補正量を記憶する第１
のメモリと、垂直方向に隣シ合う上記調整点の補正量の
差分を記憶する第２のメモリとが設けられ、この第２の
メモリのデータと垂直方向の位置を示す水平同期カウン
タの出力とを補間データの書込まれたリードオンリーメ
モリのアドレスに供給し、このリードオンリーメモリの
出力を上記第１のメモリのデータに加算して上記コンバ
ーゼンス補正量の垂直方向の補間を行うようにしたコン
バーゼンス補正回路であって、これによれば簡単な構成
で、容易に垂直方向の補間を行うことができる。

実施例 第３図において、α９、に）はメモリであって、このメ
モリα玲には上述の各調整点におけるコンパ−センス補
正量の数値（Ａｎ　）が例えば８ビツトで記憶され、メ
モリ（２）にはメモリ（１やと同一のアドレスに各調整
点におけるコンバーゼンス補正量の垂直方向の差分の数
値（Ａｎ　　Ａｎｉ　）が例えば８ビツトで記憶される
。

このメモリαη、（６）に電子ビームの走査に対応した
垂直方向（ｖ）及び水平方向（ｈ）のアドレスが供給さ
れて、上述の記憶されたデータが順次読み出される。こ
のメモリα優からのデータ信号が加算回路（至）に供給
される。

またメモリ（６）からのデータ信号と、検出回路α尋か
らの垂直方向のアドレス（ｖ）の内の荊の調整点からの
水平走査線の数（ΔＶ）に応じたデータ信号とがリード
オンリーメモリ（ト）のアドレスに供給される。

ことでリードオンリーメモリα→には、差分の数値（Ａ
ｎ　　Ａｎ−１）と、別の調整点からの水平走査線の数
（ΔＶ）に応じて、その水平走査線における補間ΔＶ 値（（Ａｎ　Ａｎ−１）　−：但しＶは調整点間の水平
走査線■ の数：を四捨五入した値コが書き込まれている。

そしてこのリードオンリーメモリα０からのデータ信号
が加算回路（ハ）に供給されて、メモリαめからのデー
タ信号（Ａｎ　）に加算される。

このようにして垂直方向の補間が行われる。

そしてこの場合に、リードオンリーメモリｑυからのデ
ータ信号は、それぞれの補間値を四捨五入した８ビツト
の値とすることができるので、加算回路Ｑ′３は８ビツ
トの回路を使用することができる。

すなわち従来の割算回路を用いた回路で四捨五入を行う
と累積誤差が大きくなるおそれがあるが、リードオンリ
ーメモリ（ｌうには個々の補間値を四捨五入した値が曹
き込まれるのでそのようなおそれがない。

また補間されたデータを次の演算に用いることがないの
で、１水平期間分のデータを記憶するレジスタが不要と
なる。

また赤の垂直、水平及び青の垂直、水平のデータにおい
て、リードオンリーメモリＱ→の内容は共用でき、また
加算回路ｕ３、リードオンリーメモリ（ト）等は高速駆
動が可能である。そこで上述の回路において４つのデー
タの時分割処理が可能とな９１図においてカロ算回路Ｑ
ｌから時分割で出方される４つのデータをそれぞれラッ
チ回路（１６ａ）〜（１６ｄ）で同時化し、ラッチ回路
（５ａ）〜（５ｄ）・・・補正用コイル（８ａ）〜（８
ｄ）に供給することもできる。

また補間のためのタイミングノクルス等が不要になジ、
回路構成が簡単になる。

さらに、調整点の間隔を３２水平走査線毎とした場合に
は、検出回路は４からのアドレスが５ビツトになシ、メ
モリ（６）からの８ビツトと合せて１３ビツトのアドレ
スとなって、リードオンリーメモリ（１Ｇは８にバイト
必要になる。その場合にメモリ＠からのデータ信号の８
ビツト目は正負の符号ビットである。そこで第４図に示
すように、この符号ビットを除いた７ビツトと上述の５
ビツトの計１２ビットをアドレスとする４にバイトのリ
ードオンリーメモリ（１５つを設け、このリードオンリ
ーメモリ（１５’）の各出力と上述の符号ビットとをエ
クスクル−シブオア（２）に供給し、この出力を加算回
路（６）に供給すると共に上述の符号ビットを加算回路
剣］のキャリーインに供給する。これによってリードオ
ンリーメモリ（１５’）のデータが正方向のみであって
も、符号ビットが１”になると補数変換が行われ、正負
の補間をＡの容量のリードオンリーメモリで行うことが
できる。

発明の効果 本発明によれば、簡単な構成で容易に垂直方向の補間を
行うことができるようになった。

【図面の簡単な説明】

第１図は従来の回路の構成図、第２図はその説明のため
の図、第３図は本発明の一例の構成図、第４図は他の例
の構成図である。 αη、（ロ）はメモリ、α］は加算回路、（ト）はリー
ドオンリーメモリである。 第１図 ２ 第２１覆 ＥＩ浄 第３は！ 第９・図

Claims (1)

【特許請求の範囲】
1. 受像管の表示面に複数の調整点を設定し、それぞれの調
   整点におけるコンバーゼンス補正量をメモリに記憶し、
   電子ビームの走査に応じて上記メモリを読み出してコン
   バーゼンス補正手段に供給し、画面全体のコンバーゼン
   ス補正を行うようにしたコンバーゼンス補正回路におい
   て、上記調整点ごとの補正量を記憶する第１のメモリと
   、垂直方向に隣シ合う上記調整点の補正量の差分を記憶
   する第２のメモリとが設けられ、この第２のメモリのデ
   ータと垂直方向の位置を示す水平同期カウンタの出力と
   を補間データの書込まれたリードオンリーメモリのアド
   レスに供給し、このリードオンリーメモリの出力を上記
   第１のメモリのデータに加算して上記コンバーゼンス補
   正量の垂直方向の櫃を行うようにしたコンバーゼンス補
   正回路。