JPS59111445A - Data transmission system - Google Patents
Data transmission systemInfo
- Publication number
- JPS59111445A JPS59111445A JP22139582A JP22139582A JPS59111445A JP S59111445 A JPS59111445 A JP S59111445A JP 22139582 A JP22139582 A JP 22139582A JP 22139582 A JP22139582 A JP 22139582A JP S59111445 A JPS59111445 A JP S59111445A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission line
- data transmission
- pulse
- clock pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、バス結合による複数のデータ送受信装置間の
データ伝送方式に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a data transmission system between a plurality of data transmitting/receiving devices by bus coupling.
バス結合による複数のデータ送受信装置間のデータ伝送
方式において１時分割転送を行なうとすると、各送受信
装置は、送信時には、バスの空状態の検出を行なう必要
があり、また受信時には受信タイミングクロックをデー
タ信号より抽出する必要があり、複雑な回路が必要とな
る。If one time-division transfer is performed in a data transmission method between multiple data transmitting and receiving devices using bus coupling, each transmitting and receiving device needs to detect the empty state of the bus when transmitting, and also needs to detect the reception timing clock when receiving. It needs to be extracted from the data signal, which requires a complicated circuit.
本発明の目的は、このような欠点を除去し。The object of the present invention is to eliminate such drawbacks.
比較的簡単な回路で、複数のデータ送受は装置の時分割
バス結合によるデータ伝送を可能とするデータ伝送方式
を提供することにある。The object of the present invention is to provide a data transmission system that enables data transmission by time-division bus coupling of multiple data transmission and reception devices using a relatively simple circuit.
本発明によれば、複数のデータ送受［言装置がデータ伝
送線に対する結合形態でデータの送信又は受信を行なう
データ伝送方式において、前記データ伝送線に並列に設
けられ、クロックパルスを伝送するためのクロックパル
ス伝送線と。According to the present invention, in a data transmission system in which a plurality of data transmitting/receiving devices transmit or receive data in a coupled manner to a data transmission line, a clock pulse is provided in parallel with the data transmission line and for transmitting clock pulses. with clock pulse transmission line.
前記データ伝送線の一端に設けられ、該データ伝送線に
基準フレームパルスを供給するフレームパルス供給手段
と、前記データ伝送線の前記一端側に設けられ、前記ク
ロックパルス伝送線に前記クロックパルスを供ａ−ｔ−
るクロックパルス供給手段とを備え、前記データ送受信
装置の各々は、前記クロックパルス伝送線よシのクロッ
クパルスと、前記データ伝送線よりの基準フレームパル
ス、！： ｋ！！［該基準フレームパルスに対する同期
をとり、かつ該同期時点を基に設定されるタイミングで
前記データ伝送線に対する前記データの送信又は受信を
行なうことを特徴とするデータ伝送方式が得られる。frame pulse supply means provided at one end of the data transmission line for supplying a reference frame pulse to the data transmission line; and frame pulse supply means provided at the one end of the data transmission line for supplying the clock pulse to the clock pulse transmission line. a-t-
clock pulse supply means, each of the data transmitting/receiving devices receiving a clock pulse from the clock pulse transmission line, a reference frame pulse from the data transmission line, ! : k! ! [A data transmission system is obtained which is characterized in that the data is synchronized with the reference frame pulse and the data is transmitted or received on the data transmission line at a timing set based on the synchronization time point.]
次に本発明の実施例について図面を参照して説明する。Next, embodiments of the present invention will be described with reference to the drawings.
本−７発明の基本的構成を示した第１図において。In FIG. 1 showing the basic configuration of the present-7 invention.
１０はクロックパルス供給手段である発振器。10 is an oscillator which is a clock pulse supply means.
１１ハフレ一ムパレス供給手段であるフレームパルス発
生器、１２はライントライノく’、１３はデータ伝送線
、１４はクロックノリレス伝送線。11 is a frame pulse generator which is a frame pulse supply means; 12 is a line line; 13 is a data transmission line; and 14 is a clock pulse generator.
１５は終端抵抗、１６はデータ送信装置、１７ハデータ
受信装置、１８はフレーム同期回路、１９はデータ送信
回路、２０はデータ受信回路である。フレームパルス発
生器１１は２発振器１０の出力を基に基準フレームパル
スを発生する。終端抵抗１５は伝送路１３，１４の特性
インピーダンスと等しいものとする。15 is a terminating resistor, 16 is a data transmitting device, 17 is a data receiving device, 18 is a frame synchronization circuit, 19 is a data transmitting circuit, and 20 is a data receiving circuit. A frame pulse generator 11 generates a reference frame pulse based on the outputs of the two oscillators 10. It is assumed that the terminating resistor 15 is equal to the characteristic impedance of the transmission lines 13 and 14.
第２図に第１図の回路の各部のタイムチャートを示す。FIG. 2 shows a time chart of each part of the circuit of FIG. 1.
第２図において、ａで示した波形は。In FIG. 2, the waveform indicated by a is.
第１図のフレームパルス発生器１１の出力であり、ｂは
クロックパルス伝送ライン１４上の波形であり、Ｃはデ
ータ送信回路１９の出力であシ、ｄはデータ受信回路２
０の入力波形である。1 is the output of the frame pulse generator 11, b is the waveform on the clock pulse transmission line 14, C is the output of the data transmitting circuit 19, and d is the data receiving circuit 2.
0 input waveform.
第２図中の破線は高インピーダンス状態を示す。The dashed line in FIG. 2 indicates a high impedance state.
第２図ａにおいて、２１ハ基準フレームノくレス。In Figure 2a, 21C reference frame crosses.
第２図Ｃにおいて、２２はデータ信号である。In FIG. 2C, 22 is a data signal.
データ送信装置１６やデータ受信装置１７のフレーム同
期回路１８はデータ伝送線１３上のフレームパルス（第
２図ａの２１）’ｉミクロツクパルス第２図ｂ）で読込
み、フレームパルスに対する同期をとる。そして、フレ
ーム同期回路１８はあらかじめ設定されたタイムスロッ
トヲ、読込んだフレームパルスの位置から求め、そのタ
イムスロットでデータ送信回路１９及びデータ受信回路
２０ヲ制御し、データ伝送線１３へのデータ（第２図の
２２）の送出またはデータ伝送＃１３からのデータ（第
２図の２２）の受信を行なう。The frame synchronization circuit 18 of the data transmitting device 16 and the data receiving device 17 reads the frame pulse (21 in Fig. 2a)'i microtsku pulse (Fig. 2b) on the data transmission line 13 and synchronizes with the frame pulse. . Then, the frame synchronization circuit 18 determines a preset time slot from the position of the read frame pulse, controls the data transmission circuit 19 and the data reception circuit 20 in that time slot, and transmits the data ( Sending data (22) in FIG. 2 or receiving data (22 in FIG. 2) from data transmission #13 is performed.
第２図中のｔ□はデータ伝送線１６上のフレームパルス
とデータ信号との間やデータ信号とその次のデータ信号
との間の保護時間であり、伝送路長、伝搬速度等より決
定され、前のデータ信号の伝送路上での反射波が次のデ
ータ信号の送受信に影響を及ぼさない一充分な時間が設
定されているものとする。本方式のデータ転送を行なう
と、データ信号とクロック信号は実質的に同一の経路を
伝搬することに等価となシ、その伝搬時間が等しいため
、あるデータ信号を受信する場合は、データ伝送線上の
フレームパルスとクロックパルスよ！ｌｌあらかじめ設
定されたタイミングで受信することが可能である。ただ
し。t□ in FIG. 2 is the protection time between a frame pulse and a data signal on the data transmission line 16, or between a data signal and the next data signal, and is determined from the transmission path length, propagation speed, etc. , a sufficiently long period of time is set so that the reflected wave of the previous data signal on the transmission path does not affect the transmission and reception of the next data signal. When data is transferred using this method, the data signal and the clock signal are essentially propagated along the same path, and their propagation times are equal, so when receiving a certain data signal, it is necessary to Frame pulse and clock pulse! It is possible to receive at a preset timing. however.
送信装置１６は受信装置１７よシクロツク波形の送出端
寄シに位置させなければならない。The transmitting device 16 must be located closer to the sending end of the cyclic waveform than the receiving device 17.
第３図に本発明の実施例を示す。第３図中の５０は可変
周波数発振器である。この可変周波数発振器６０は、ク
ロックパルス伝送路１４Ａト１４Ｂの周波数を等しく保
ち２両装置３２Ａ及び３２Ｂ間のデータ転送速度を等し
くするように。FIG. 3 shows an embodiment of the present invention. 50 in FIG. 3 is a variable frequency oscillator. This variable frequency oscillator 60 maintains the same frequency on the clock pulse transmission lines 14A and 14B, and equalizes the data transfer rate between the two devices 32A and 32B.
ラインレシーバ６１の出力によって制御されている。第
３図中の３２Ａ、 ３２Ｂはデータ送受信装−タ受信装
置１７を含んでいる。データ送受信装置３２Ａｉｄ、ク
ロックパルス伝送１１１４Ａのクロックパルスによって
データ伝送ライン１３Ａ上のフレームパルスに対する同
期をとシ、それに対して、あらかじめ設定されたタイミ
ングでデー夕送受信装置３２Ｂへの伝送データをデータ
伝送線１３Ａ上に出力する。そして、データ送受信装置
３２Ａ ｉｄ 、クロックパルス伝送ａｉ４Ｂのクロッ
クパルスによってデータ伝送ライン１３Ｂ上のフレーム
パルスに対する同期をとり、それに対して、あらかじめ
設定されたタイミングでデータ送受信装置３２Ｂからの
データを受信する。また。It is controlled by the output of the line receiver 61. Reference numerals 32A and 32B in FIG. 3 include a data transmitting/receiving device 17. The data transmitting/receiving device 32Aid synchronizes with the frame pulse on the data transmission line 13A using the clock pulse of the clock pulse transmission 1114A, and transmits the transmitted data to the data transmitting/receiving device 32B at a preset timing on the data transmission line. Output on 13A. The data transmitting/receiving device 32A id synchronizes with the frame pulse on the data transmission line 13B using the clock pulse of the clock pulse transmission ai4B, and receives data from the data transmitting/receiving device 32B at a preset timing. Also.
データ送受信装置３２Ｂ Ｕ同様にして、データ送受信
装置３２Ａからのデータ全データ伝送線１３Ａから受信
し、同装置へのデータ信号をデータ伝送線１３Ｂに出力
する。多数（即ち６個以上）のデータ送受信装置がデー
タ転送を行なう場合には、各装置が時分割にデータを送
受信するようにタイミングを設定することによシ、デー
タ信号の１曲突全発生させることなくデータ伝送を行な
うことができる。同一受信タイミングをそのデータ信号
の伝搬方向にある複数のデータ送受信装置に設定するこ
とにより、同一データを複数のデータ送受信装置で同時
に受信することも可能である。Data transmitting/receiving device 32B U Similarly, data transmitting/receiving device 32B receives all data from data transmitting/receiving device 32A from data transmission line 13A, and outputs a data signal to the same device to data transmission line 13B. When a large number of data transmitting/receiving devices (i.e., six or more) perform data transfer, it is possible to suddenly generate all data signals for one song by setting the timing so that each device transmits and receives data in a time-sharing manner. Data transmission can be performed without any interference. By setting the same reception timing to multiple data transmitting/receiving devices in the propagation direction of the data signal, it is also possible to receive the same data simultaneously by the multiple data transmitting/receiving devices.
以上に説明したように９本発明のデータ伝送方式によれ
は、データ伝送路の空状態を監視せずに、データ信号の
衝突を起さずにデータ伝送が可能であり、−また送受信
タイミングを１与生ずる必要もないので、比較的簡単な
回路で複数のデータ送受信装置の時分割バス結合による
データ転送が可能となる。As explained above, according to the data transmission method of the present invention, data transmission is possible without monitoring the empty state of the data transmission path and without causing data signal collisions. Since there is no need for a single transfer, it is possible to transfer data by time-division bus coupling of a plurality of data transmitting/receiving devices with a relatively simple circuit.
第１図は本発明の基本的構成を示す図、第２図は第１図
における各部の波形を示す図、第６図は本発明の一実施
例を示す図である。
１０・・・発振器、 １１・・・フレームパルス発生
器。
１２・・・ライントライバ、１５・・・データ伝送線。
１４・・・クロックパルス伝送線、１５・・・終端抵抗
。
１６・・・データ送信装置、１７・・・データ受１言装
置。
１８・・・フレーム同期回路、１９・・・データ送信回
路。
２０・・・データ受信回路、 ３０・・・可変周波数発
振器。
６１・・・ラインレノーバ、３２Ａ及び３２Ｂ・・・デ
ータ送受信装置。FIG. 1 is a diagram showing the basic configuration of the present invention, FIG. 2 is a diagram showing waveforms of various parts in FIG. 1, and FIG. 6 is a diagram showing an embodiment of the present invention. 10... Oscillator, 11... Frame pulse generator. 12... Line driver, 15... Data transmission line. 14... Clock pulse transmission line, 15... Termination resistor. 16...Data transmitting device, 17...Data receiving device. 18... Frame synchronization circuit, 19... Data transmission circuit. 20...Data receiving circuit, 30...Variable frequency oscillator. 61... Line Renova, 32A and 32B... Data transmitting/receiving device.
Claims (1)
合形態でデータの送信又は受信を行なうデータ伝送方式
において、前記データ伝送線に並列に設けられ、クロッ
クパルスを伝送するためのクロックパルス伝送線と、前
記データ伝送線の一端に設けられ、該データ伝送線に基
準フレームパルスを供給するフレームパルス供給手段と
、前記データ伝送線の前記一端側に設けられ、前記クロ
ックパルス伝送線に前記クロックパルスを供給するクロ
ックパルス供給手段とを備え、前記データ送受信装置の
各々は、前記クロックパルス伝送線よりのクロックパル
スと。 前記データ伝送線よシの基準フレームパルスとを基に該
基準フレームパルスに対する同期をと９、かつ該同期時
点を基に設定されるタイミングで前記データ伝送線に対
する前記データの送信又は受信を行なうこと′ｆ：特徴
とするデータ伝送方式。[Scope of Claims] 1. In a data transmission system in which a plurality of data transmitting/receiving devices transmit or receive data in a coupled manner to a data transmission line, a clock provided in parallel with the data transmission line and for transmitting clock pulses is provided. a pulse transmission line; a frame pulse supply means provided at one end of the data transmission line for supplying a reference frame pulse to the data transmission line; and a frame pulse supply means provided at the one end of the data transmission line and supplied to the clock pulse transmission line. and clock pulse supply means for supplying the clock pulse, and each of the data transmitting and receiving devices receives the clock pulse from the clock pulse transmission line. synchronizing with the reference frame pulse on the basis of the reference frame pulse on the data transmission line; and transmitting or receiving the data on the data transmission line at a timing set based on the synchronization time point; 'f: Featured data transmission method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22139582A JPS59111445A (en) | 1982-12-17 | 1982-12-17 | Data transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22139582A JPS59111445A (en) | 1982-12-17 | 1982-12-17 | Data transmission system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59111445A true JPS59111445A (en) | 1984-06-27 |
Family
ID=16766088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22139582A Pending JPS59111445A (en) | 1982-12-17 | 1982-12-17 | Data transmission system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59111445A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03157030A (en) * | 1989-08-28 | 1991-07-05 | Hitachi Ltd | Data processor |
| US10973238B2 (en) | 2011-03-11 | 2021-04-13 | Intercontinental Great Brands Llc | System and method of forming multilayer confectionery |
-
1982
- 1982-12-17 JP JP22139582A patent/JPS59111445A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03157030A (en) * | 1989-08-28 | 1991-07-05 | Hitachi Ltd | Data processor |
| JPH082055B2 (en) * | 1989-08-28 | 1996-01-10 | 株式会社日立製作所 | Data processing device |
| US10973238B2 (en) | 2011-03-11 | 2021-04-13 | Intercontinental Great Brands Llc | System and method of forming multilayer confectionery |
| US11930830B2 (en) | 2011-03-11 | 2024-03-19 | Intercontinental Great Brands Llc | System and method of forming multilayer confectionery |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3919990B2 (en) | Timing synchronization system, apparatus used in the system, and timing synchronization method | |
| JPS59111445A (en) | Data transmission system | |
| JP3409739B2 (en) | Automatic skew adjuster | |
| JP2001265716A (en) | Device and method for transmitting information | |
| JPS6217779B2 (en) | ||
| JP3434615B2 (en) | Signal transmission system and transmission device | |
| JPH06223037A (en) | High-speed synchronous type data transfer method | |
| JPS5853807B2 (en) | Transmission method using clock loopback | |
| US4730309A (en) | Data transmission station | |
| JPS6336177B2 (en) | ||
| SU798775A1 (en) | Exchange device | |
| JPS62200835A (en) | Synchronizing transmission system | |
| JP2766837B2 (en) | Time data transmission device | |
| SU987830A1 (en) | Information transmitting and receiving device | |
| JP2511551B2 (en) | Common bus control method | |
| JPS6151456B2 (en) | ||
| KR0177757B1 (en) | Serial data communication method using uni common line | |
| JP2678172B2 (en) | Time data receiving device and time adjusting device | |
| SU805383A1 (en) | Pulse signal transmitting device | |
| SU653763A1 (en) | Transceiver | |
| JPS59186451A (en) | Data transmission system | |
| JP2602350B2 (en) | Communication device | |
| JP2576387B2 (en) | Data communication device | |
| JP2773637B2 (en) | Line test pulse generator | |
| SU1381568A1 (en) | Device for transmitting and receiving digital data |