JPS62200835A - Synchronizing transmission system - Google Patents
Synchronizing transmission systemInfo
- Publication number
- JPS62200835A JPS62200835A JP61043326A JP4332686A JPS62200835A JP S62200835 A JPS62200835 A JP S62200835A JP 61043326 A JP61043326 A JP 61043326A JP 4332686 A JP4332686 A JP 4332686A JP S62200835 A JPS62200835 A JP S62200835A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- data
- flop
- flip
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 21
- 230000001360 synchronised effect Effects 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 11
- 230000010355 oscillation Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 8
- 238000007493 shaping process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタルデータの伝送に利用する。[Detailed description of the invention] [Industrial application field] The present invention is used for transmitting digital data.
特に、送信側装置が受信側装置からのクロック信号に同
期してデータを送出する同期伝送方式に関する。In particular, the present invention relates to a synchronous transmission method in which a transmitting device sends data in synchronization with a clock signal from a receiving device.
本発明は、受信側装置からのクロックに基づいて送信側
装置がデータを送信する同期伝送方式において、
受信側装置から２倍クロックを送信し、送信側装置はこ
の２倍クロックを１ノ２分周したクロックに同期してデ
ータを送信し、さらにこのクロックを送信することによ
り、
簡単な回路構成で、データ伝送路長に影響されずにデー
タの同期伝送を行うものである。In a synchronous transmission method in which a transmitting device transmits data based on a clock from a receiving device, the present invention transmits a double clock from the receiving device, and the transmitting device divides this double clock by 1/2. By transmitting data in synchronization with a rotating clock and further transmitting this clock, data can be transmitted synchronously with a simple circuit configuration without being affected by the length of the data transmission path.
従来の同期伝送装置では、送信側装置が受信側装置から
のクロックに同期してデータを送出するために、
■ 受信側装置から送られてくるクロックに同期してデ
ータのみを送出し、クロックは送出しない、
■ 受信側装置から送られてくるクロックを単に折り返
し、これに同期してデータを送出する。In conventional synchronous transmission devices, the sending device sends out data in synchronization with the clock from the receiving device. Do not send. ■ Simply loop back the clock sent from the receiving device and send the data in synchronization with this.
受信側装置では、この送り返されてきたクロックに同期
してデータをサンプリングする、■ 受信側から送られ
てきたデータを整形して送信クロックとする、
などの方式が用いられてきた。On the receiving side, methods have been used, such as sampling data in synchronization with the clock that is sent back, and (1) shaping the data sent from the receiving side and using it as the sending clock.
しかし、■の方式では、送信側装置は受信側装置からの
クロックでデータをサンプリングする必要がある。この
ため、クロックとデータの位相同期がとれず、ケーブル
長が少し長くなるとデータを正しく受は取れない可能性
が高くなる。■の方式では、クロックとデータとの位相
同期をとることはできるが、受信したクロックをそのま
ま折り返すため、クロックの波形が乱れ、デユーティ比
（クロックの周期に対するそのクロックが「１」である
時間の割合）の変動が大きくなる。このため、ケーブル
長が長い場合および転送レートが高い場合に、データを
正しく伝送できない欠点があった。また、■の方式では
、以上のような問題点は解決されるが、クロックを整形
する回路が複数になるという欠点があった。However, in the method (2), the transmitting device needs to sample data using the clock from the receiving device. For this reason, the clock and data cannot be phase synchronized, and if the cable length is slightly longer, there is a high possibility that data will not be received correctly. In method (2), it is possible to achieve phase synchronization between the clock and data, but since the received clock is looped back as is, the clock waveform is distorted and the duty ratio (the time when the clock is "1" with respect to the clock cycle) is (proportion) becomes more volatile. For this reason, there is a drawback that data cannot be transmitted correctly when the cable length is long or the transfer rate is high. Furthermore, although the method (2) solves the above problems, it has the disadvantage that it requires a plurality of circuits for shaping the clock.
本発明は、以上の問題点を解決し、簡単な回路構成で長
いケーブルまたは高速の転送レートでも正しくデータを
伝送できる同期伝送方式を提供することを目的とする。SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems and provide a synchronous transmission method that can accurately transmit data even over long cables or at high transfer rates with a simple circuit configuration.
本発明の同期伝送方式は、送信側装置と、受信側装置と
、上記送信側装置と上記受信側装置との間に接続された
データ信号線とを備え、上記受信側装置から上記送信側
装置へ同期用クロックを伝送する手段を備えた同期伝送
方式において、上記同期用クロックは上記データ信号線
に伝送される信号速度の２倍の周波数であり、上記送信
側装置には上記同期用クロックを１／２分周する回路を
備えたことを特徴とする。The synchronous transmission method of the present invention includes a transmitting device, a receiving device, and a data signal line connected between the transmitting device and the receiving device, from the receiving device to the transmitting device. In a synchronous transmission method including means for transmitting a synchronizing clock to the data signal line, the synchronizing clock has a frequency twice as high as the signal speed transmitted to the data signal line, and the transmitting side device has a means for transmitting the synchronizing clock to the data signal line. It is characterized by being equipped with a circuit that divides the frequency by 1/2.
本発明の同期伝送方式は、受信側装置から２倍クロック
を送信し、受信側装置では、この２倍クロックを１／２
分周したクロックに同期してデータを送信し、さらにこ
のクロックを送信する。In the synchronous transmission method of the present invention, the receiving device transmits a double clock, and the receiving device transmits the double clock by 1/2.
Data is transmitted in synchronization with the frequency-divided clock, and this clock is further transmitted.
１７２分周により波形整形が同時に行われる。１７２分
周のための回路は簡単であり、また、２倍クロックを使
用してデータ送信に同期した他の処理を行うこともでき
る。Waveform shaping is performed simultaneously by frequency division by 172. The circuit for frequency division by 172 is simple, and the doubled clock can also be used to perform other processing synchronized with data transmission.
第１図は本発明実施例同期伝送方式のプロ・ツク構成図
である。FIG. 1 is a block diagram of a synchronous transmission system according to an embodiment of the present invention.
送信側装置１と受信側装置２とは、三本の信号線、すな
わち２倍りロックｖＡ１１ 、クロック線１２およびデ
ータ！１ｊ１１３を介して接続される。２倍クロック線
１１は、受信側装置２から送信側装置１に、データ送信
速度の２倍の周波数のクロックを伝送する。クロック線
１２およびデータ線１３は、送信側装置ｌから受信側装
置２へそれぞれクロックおよびデータを伝送する。The transmitting side device 1 and the receiving side device 2 have three signal lines: a double lock vA11, a clock line 12, and a data! 1j113. The double clock line 11 transmits a clock having a frequency twice the data transmission speed from the receiving device 2 to the transmitting device 1. A clock line 12 and a data line 13 transmit a clock and data, respectively, from the transmitting device 1 to the receiving device 2.
第２図は受信側装置２の要部回路構成図であり、２倍ク
ロックの発生部を示す。FIG. 2 is a circuit diagram of the main part of the receiving side device 2, and shows a double clock generating section.
発振回路４５がドライバ３１を介して２倍クロック線１
１に接続される。発振回路４５は、送信側装置１のデー
タ送信速度の２倍の周波数で発振し、ドライバ３１およ
び２倍クロック線１１を介して、この２倍クロックを送
信側装置ｌに送出する。The oscillation circuit 45 connects to the double clock line 1 via the driver 31.
Connected to 1. The oscillation circuit 45 oscillates at a frequency twice the data transmission speed of the transmitting device 1, and sends this double clock to the transmitting device l via the driver 31 and the double clock line 11.
第３図は送信側装置１の要部回路構成図である。FIG. 3 is a circuit diagram of the main part of the transmitting device 1. As shown in FIG.
２倍りロック′ｆＩＡ１１は、レシーバ２１を介して、
ＪＫフリップフロップ４１のＪ入力端子およびに入力端
子に接続される。ＪＫフリップフロップ４１のＱ出力端
子は、Ｄフリップフロップ４３のクロック入力端子に接
続され、ドライバ３２を介してクロック線１２に接続さ
れる。Ｄフリップフロップ４３のＤ入力端子は送信デー
タ源に接続される。Ｄフリップフロップ４３のＱ出力端
子はドライバ３３を介してデータ線１３に接続される。The double lock 'fIA11 is activated via the receiver 21,
It is connected to the J input terminal and the input terminal of the JK flip-flop 41. The Q output terminal of the JK flip-flop 41 is connected to the clock input terminal of the D flip-flop 43 and to the clock line 12 via the driver 32. The D input terminal of D flip-flop 43 is connected to a transmission data source. The Q output terminal of the D flip-flop 43 is connected to the data line 13 via the driver 33.
送信側装置ｌでは、２倍クロック線１１から２倍クロッ
クを受は取り、ＪＫフリップフロップ４１で半分の周波
数に分周する。このＪＫフリソプフロツブ４１の出力信
号を、ドライバ３２を介してクロック線１２に送出する
。The transmitting device 1 receives the double clock from the double clock line 11 and divides it into half the frequency using the JK flip-flop 41. The output signal of this JK Frispflop 41 is sent to the clock line 12 via the driver 32.
送信側装置１の内部で発生したデータは、ＪＫフリップ
フロップ４１のＱ出力の立ち上がりで、Ｄフリップフロ
ップ４３にランチされる。Ｄフリップフロップ４３のＱ
出力は、ドライバ３３を介してデータ線１３に送出され
る。Data generated inside the transmitting device 1 is launched into the D flip-flop 43 at the rising edge of the Q output of the JK flip-flop 41. Q of D flip-flop 43
The output is sent to data line 13 via driver 33.
第４図は受信側装置２の要部回路構成図であり、データ
受信部を示す。FIG. 4 is a circuit diagram of the main part of the receiving side device 2, and shows a data receiving section.
データ線１３は、レシーバ２３を介して、Ｄフリップフ
ロップ４２のＤ入力端子に接続される。クロック綿１２
は、レシーバ２２およびインバータ４４を介して、Ｄフ
リップフロップ４２のクロック入力端子に接続される。Data line 13 is connected to the D input terminal of D flip-flop 42 via receiver 23 . clock cotton 12
is connected to the clock input terminal of the D flip-flop 42 via the receiver 22 and the inverter 44.
送信側装置ｌからのデータは、クロックの立ち下がりで
Ｄフリップフロップ４２にラッチされ、Ｄフリップフロ
ップ４２のＱ出力に受信データが得られる。Data from the transmitting device 1 is latched into the D flip-flop 42 at the falling edge of the clock, and received data is obtained at the Q output of the D flip-flop 42.
以上説明したように、本発明は、受信側装置から２倍ク
ロックを送出し、送信側装置ではこれを半分の周波数に
分周し、このクロック信号とこれに同期したデータとを
受信側装置に供給する。これにより、簡単な回路でケー
ブル長依存性の少ない同期伝送を行うことができる。本
発明は、伝送されたデータの信頼性を高める効果がある
。As explained above, in the present invention, the receiving device sends out a double clock, the transmitting device divides this frequency to half, and the clock signal and data synchronized with it are sent to the receiving device. supply As a result, synchronous transmission with little dependence on cable length can be performed using a simple circuit. The present invention has the effect of increasing the reliability of transmitted data.
第１図は本発明実施例同期伝送装置のブロック構成図。
第２図は受信側装置の要部回路構成図。
第３図は送信側装置の要部回路構成図。
第４図は受信側装置の要部回路構成図。
１・・・送信側装置、２・・・受信側装置、１１・・・
２倍クロック線、１２・・・クロック線、１３・・・デ
ータ線、２１２２．２３・・・レシーバ、３１．３２．
３３・・・ドライバ、４１・・・ＪＫフリップフロップ
、４２．４３・・・Ｄフリップフロップ。FIG. 1 is a block diagram of a synchronous transmission device according to an embodiment of the present invention. FIG. 2 is a circuit configuration diagram of the main part of the receiving side device. FIG. 3 is a circuit configuration diagram of the main part of the transmitting side device. FIG. 4 is a circuit configuration diagram of the main part of the receiving side device. 1... Sending side device, 2... Receiving side device, 11...
Double clock line, 12...Clock line, 13...Data line, 2122.23...Receiver, 31.32.
33...Driver, 41...JK flip-flop, 42.43...D flip-flop.
Claims (1)
ータ信号線と を備え、 上記受信側装置から上記送信側装置へ同期用クロックを
伝送する手段を備えた 同期伝送方式において、 上記同期用クロックは上記データ信号線に伝送される信
号速度の２倍の周波数であり、 上記送信側装置には上記同期用クロックを１／２分周す
る回路を備えた ことを特徴とする同期伝送方式。(1) A device comprising a transmitting device, a receiving device, and a data signal line connected between the transmitting device and the receiving device, and transmitting a synchronization clock from the receiving device to the transmitting device. In a synchronous transmission system equipped with a means for transmitting, the synchronization clock has a frequency twice as high as the signal speed transmitted to the data signal line, and the transmission side device has a frequency of the synchronization clock divided by 1/2. A synchronous transmission method characterized by having a circuit that
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61043326A JPS62200835A (en) | 1986-02-27 | 1986-02-27 | Synchronizing transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61043326A JPS62200835A (en) | 1986-02-27 | 1986-02-27 | Synchronizing transmission system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62200835A true JPS62200835A (en) | 1987-09-04 |
Family
ID=12660695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61043326A Pending JPS62200835A (en) | 1986-02-27 | 1986-02-27 | Synchronizing transmission system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62200835A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013047150A1 (en) * | 2011-09-28 | 2013-04-04 | ソニー株式会社 | Sending device, sending method, receiving device, receiving method and sending/receiving system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57109445A (en) * | 1980-12-26 | 1982-07-07 | Toshiba Corp | Telemeter device for pcm communication system |
-
1986
- 1986-02-27 JP JP61043326A patent/JPS62200835A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57109445A (en) * | 1980-12-26 | 1982-07-07 | Toshiba Corp | Telemeter device for pcm communication system |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013047150A1 (en) * | 2011-09-28 | 2013-04-04 | ソニー株式会社 | Sending device, sending method, receiving device, receiving method and sending/receiving system |
| JP2013074547A (en) * | 2011-09-28 | 2013-04-22 | Sony Corp | Transmission device, transmission method, reception device, reception method, and transmission and reception system |
| US9160959B2 (en) | 2011-09-28 | 2015-10-13 | Sony Corporation | Transmission device, transmission method, reception device, reception method, and transmission/reception system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4225939A (en) | Bidirectional data communication system | |
| US4841549A (en) | Simple, high performance digital data transmission system and method | |
| US5418496A (en) | Serial data clock recovery circuit using dual oscillator circuit | |
| JPS62200835A (en) | Synchronizing transmission system | |
| JPH11331137A (en) | Signal synchronizing device | |
| JPS63198432A (en) | Synchronizing clock generating circuit | |
| JPH02142231A (en) | Jitterless optical transmitting system | |
| KR0126847B1 (en) | High speed signal interconnection system | |
| JPH0834457B2 (en) | Receiving counter phase synchronization circuit for synchronous transmission system | |
| JPH01309447A (en) | Single line synchronizing type communication system | |
| JPH0537521A (en) | Data transmitter | |
| SU1451872A1 (en) | Discrete signal transceiver | |
| KR920005016B1 (en) | Loop back control circuit of universal signals transceiving circuit pack | |
| KR100211333B1 (en) | Adjustment synchronization device of digital voice signal | |
| SU1474658A1 (en) | Device for input of asynchronous numeric stream | |
| KR950001927B1 (en) | Circuit for detecting digital data synchronous signal | |
| JPS6151456B2 (en) | ||
| JPS59111445A (en) | Data transmission system | |
| KR900003668B1 (en) | Method to synthesize and transmit clock signals of t.d.m. switching | |
| JPS5923502B2 (en) | loop transmission system | |
| JPS61220543A (en) | Data transmission speed converter | |
| JPH03136423A (en) | Parallel/serial conversion circuit | |
| JPH08298531A (en) | Signal transmission system and transmission device | |
| JPS6359646A (en) | Serial interface | |
| CARROLL et al. | Synchronization of Nonautonomous Chaotic Systems(Patent) |