JP3409739B2 - Automatic skew adjuster - Google Patents
Automatic skew adjusterInfo
- Publication number
- JP3409739B2 JP3409739B2 JP14565899A JP14565899A JP3409739B2 JP 3409739 B2 JP3409739 B2 JP 3409739B2 JP 14565899 A JP14565899 A JP 14565899A JP 14565899 A JP14565899 A JP 14565899A JP 3409739 B2 JP3409739 B2 JP 3409739B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- serial
- transmission line
- transmission
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【0001】[0001]
【発明の属する技術分野】本発明は、高速パラレル−シ
リアル変換伝送において、シリアル伝送を複数の伝送路
に分割して行う場合に、各伝送路間のスキューを自動的
に調整するための自動スキュー調整装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic skew for automatically adjusting a skew between transmission lines when serial transmission is divided into a plurality of transmission lines in high-speed parallel-serial conversion transmission. Regarding the adjusting device.
【0002】[0002]
【従来の技術】高速パラレル−シリアル変換伝送におい
て、伝送レートを上げようとした場合、シリアル伝送の
スピードを上げるか、シリアル伝送のスピードはそのま
まで多ビット化することになる。一方、多ビットを送受
信する場合には、多重化するか高速シリアル伝送路を何
本かに分けて送受信することになるが、この場合パラレ
ル−シリアル変換して伝送するときに複数あるシリアル
伝送路間のスキューが問題になってくる。通常は、伝送
路のスキューが最小になるように伝送路の設計を行う
が、シビアに伝送路の長さを揃える必要があった。2. Description of the Related Art In a high-speed parallel-serial conversion transmission, when an attempt is made to increase the transmission rate, either the serial transmission speed is increased, or the serial transmission speed is increased and the number of bits is increased. On the other hand, when transmitting and receiving multiple bits, either multiplexing or dividing the high-speed serial transmission line into several lines is performed. In this case, there are multiple serial transmission lines when parallel-serial conversion is performed. The skew between them becomes a problem. Usually, the transmission line is designed so that the skew of the transmission line is minimized, but it is necessary to strictly align the length of the transmission line.
【0003】上記のように、従来の高速シリアル伝送の
場合、シリアル伝送路が複数になるとき、スキューをか
なりの精度で揃えなければならず、シリアル伝送が高速
になれば高速になるほど、スキューを考慮しなければな
らない問題点があった。As described above, in the case of the conventional high-speed serial transmission, when the serial transmission paths are plural, the skews must be aligned with a considerable accuracy, and the higher the serial transmission speed, the higher the skew becomes. There were some issues to consider.
【0004】[0004]
【発明が解決しようとする課題】本発明では、上述した
高速パラレル-シリアル変換伝送のように複数のシリア
ル伝送路を用いる場合に、シリアル伝送路間のスキュー
を自動的に調整することによって、伝送路のスキューに
左右されない伝送を行うことができるようにする自動ス
キュー調整装置を提供することを目的とする。According to the present invention, when a plurality of serial transmission lines are used as in the above-mentioned high-speed parallel-serial conversion transmission, the transmission between the serial transmission lines is automatically adjusted by adjusting the skew between the serial transmission lines. An object of the present invention is to provide an automatic skew adjustment device that enables transmission that is not affected by the skew of a road.
【0005】[0005]
【課題を解決するための手段】上記課題を解決するた
め、請求項1記載の発明は、入力されたパラレル信号を
複数のシリアル信号に変換して前記伝送路へ送信する送
信部と、複数のシリアル伝送路からなる伝送路を介して
受信された複数のシリアル信号をパラレル信号に変換し
て出力する受信部と、前記送信部に設けられたものであ
って、所定のテストパターンを有するテスト信号を発生
するテストパターン発生部と、前記受信部に設けられた
ものであって、前記所定のテストパターンを受信して、
前記伝送路の各シリアル伝送路間の伝送の遅延差を測定
するテストパターン受信部と、前記送信部又は前記受信
部の少なくとも一方に設けられたものであって、前記テ
ストパターン受信部で測定された遅延差に基づいて、各
シリアル伝送路で伝送される信号の遅延量を制御する遅
延手段とを備えることを特徴とし、さらに、前記遅延手
段が、各伝送路に対する遅延量の制御状態を保持するた
めの手段を有することを特徴としている。In order to solve the above-mentioned problems, the invention according to claim 1 converts a parallel input signal into a plurality of serial signals and transmits them to the transmission path, and a plurality of transmitting sections. A receiving unit for converting a plurality of serial signals received via a transmission line composed of a serial transmission line into a parallel signal and outputting the parallel signal, and a test signal having a predetermined test pattern, which is provided in the transmitting unit. And a test pattern generating section for generating a test pattern generating section for receiving the predetermined test pattern,
A test pattern receiving unit that measures a transmission delay difference between the serial transmission lines of the transmission line, and one that is provided in at least one of the transmitting unit and the receiving unit, and is measured by the test pattern receiving unit. It was based on the delay difference, characterized by comprising a delay means for controlling the delay amount of the signal transmitted in each serial transmission line, further, the delay hand
Stage holds the control state of the delay amount for each transmission line.
It is characterized by having means for
【0006】また、請求項2記載の発明は、前記送信部
が、入力された通常の信号とテスト信号のいずれか一方
を選択して送信するための第1の切替手段を有し、前記
受信部が、受信した通常の信号をパラレル変換するため
の手段に接続するか、又は前記テストパターン受信部に
接続するかを選択する第2の切替手段を有することを特
徴としている。また、請求項3記載の発明は、前記テス
ト信号には、信号の位相を検出するための同期パターン
があらかじめ設定されていて、該テスト信号は、各伝送
路に対して同相で送出されることを特徴としている。Further, in the invention according to claim 2, the transmitting section has a first switching means for selecting and transmitting either one of the input normal signal and the test signal, and the receiving section. It is characterized in that the section has a second switching means for selecting whether to connect to a means for converting a received normal signal into parallel or to connect to the test pattern receiving section. According to a third aspect of the present invention, a synchronization pattern for detecting the phase of the signal is preset in the test signal, and the test signal is sent in phase to each transmission line. Is characterized by.
【0007】また、本発明の自動スキュー調整装置は、
請求項4記載のように、さらに前記複数のシリアル伝送
路からなる伝送路を含む態様とすることができる。Further, the automatic skew adjusting device of the present invention is
As described in claim 4 , it is possible to further include a transmission line including the plurality of serial transmission lines.
【0008】本発明によれば、伝送路のスキューを物理
的に揃えるのではなく電気的に揃えることによって伝送
路の長さの違いによるスキューを減らすことができ、例
えば伝送路が途中で変更になった場合でも調整が可能な
ため、伝送路が変更になる場合にも有効である。According to the present invention, the skews due to the difference in the lengths of the transmission paths can be reduced by electrically aligning the skews of the transmission paths instead of physically aligning the skews. Even when the transmission line is changed, it can be adjusted, so it is effective even when the transmission line is changed.
【0009】[0009]
【発明の実施の形態】以下、図面を参照して本発明によ
る自動スキュー調整装置の実施の形態について説明す
る。図1に本発明の自動スキュー調整装置の一実施の形
態の構成を示す。本実施の形態は、大きく分けて、入力
されたパラレル信号をシリアル信号に変換して送信する
送信部17、送信部17から送信されたシリアル信号を伝送
する伝送路6、伝送路6を介して送られてきたシリアル信
号を受信し、パラレル信号に変換して出力する受信部18
から構成されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT An embodiment of an automatic skew adjusting device according to the present invention will be described below with reference to the drawings. FIG. 1 shows the configuration of an embodiment of the automatic skew adjusting apparatus of the present invention. The present embodiment is roughly divided into a transmission unit 17 that converts an input parallel signal into a serial signal and transmits the transmission signal, a transmission line 6 that transmits the serial signal transmitted from the transmission unit 17, and a transmission line 6. Receiving unit 18 that receives the sent serial signal, converts it to a parallel signal, and outputs it
It consists of
【0010】送信部17の信号送信部15から入力されたパ
ラレル信号は、シリアル送信デバイス1の入力端子に入
力される。シリアル送信デバイス1では、入力されたパ
ラレル信号がパラレル−シリアル変換されて複数のシリ
アル信号となり、複数のシリアル伝送路からなるシリア
ル伝送路2にてスキュー調整部3に入力される。スキュー
調整部3は、後述する制御部19によって制御され、複数
のシリアル信号間のスキュー調整を行う。そして、スキ
ュー調整された信号は、コネクタ4およびコネクタ5を通
して伝送路6を通り、コネクタ11,10により接続された
受信部18に伝送される。The parallel signal input from the signal transmission unit 15 of the transmission unit 17 is input to the input terminal of the serial transmission device 1. In the serial transmission device 1, the input parallel signal is parallel-serial converted into a plurality of serial signals, which are input to the skew adjusting unit 3 via the serial transmission line 2 including a plurality of serial transmission lines. The skew adjustment unit 3 is controlled by the control unit 19 described later, and performs skew adjustment between a plurality of serial signals. Then, the skew-adjusted signal passes through the transmission path 6 through the connector 4 and the connector 5 and is transmitted to the receiving unit 18 connected by the connectors 11 and 10.
【0011】受信側では複数のシリアル信号がスイッチ
部9を通り、さらにシリアル伝送路8を通ってシリアル受
信デバイス7に入力され、シリアル−パラレル変換され
た後、信号受信部16に伝送され、もとのパラレル信号に
戻されて出力される。On the receiving side, a plurality of serial signals pass through the switch section 9 and further through the serial transmission line 8 to the serial receiving device 7, undergo serial-parallel conversion, and then are transmitted to the signal receiving section 16. Are converted back into parallel signals and output.
【0012】図2を参照して図1に示すスキュー調整部3
の詳細について説明する。図2に示すスキュー調整部3
は、同一構成の複数のディレイ処理部1(符号21),2(2
3),…,n(24)と(nは伝送路6内の伝送路の数)、各デ
ィレイ処理部1(21),2(23),…,n(24)を制御する制御
部25と、テストパターン発生部28とから構成されてい
る。The skew adjustment unit 3 shown in FIG. 1 with reference to FIG.
Will be described in detail. Skew adjustment unit 3 shown in Figure 2
Is a plurality of delay processing units 1 (reference numeral 21), 2 (2
3), ..., N (24) and (n is the number of transmission lines in the transmission line 6), and a control unit 25 for controlling each delay processing unit 1 (21), 2 (23) ,. And a test pattern generator 28.
【0013】シリアル伝送路2からの入力の一つは、例
えばディレイ処理部1(21)内のディレイライン20の入力
側に入力され、制御部25からの指定によりマルチプレク
サ22によって遅延量の調節がなされる。その後マルチプ
レクサ22の出力は、TTL→LVDS変換部27(TTL:Transisto
r−Transistor Logic,LVDS:Low Voltage Differential
Signaling)によってLVDSレベルに変換された後、TTL
→LVDS変換部27から一対の信号線を介して出力され、ス
キュー調整部3から出力される一つのシリアル信号とな
る。One of the inputs from the serial transmission line 2 is input to, for example, the input side of the delay line 20 in the delay processing section 1 (21), and the delay amount is adjusted by the multiplexer 22 according to the designation from the control section 25. Done. After that, the output of the multiplexer 22 is the TTL → LVDS conversion unit 27 (TTL: Transisto
r−Transistor Logic, LVDS: Low Voltage Differential
Signaling) to LVDS level, then TTL
→ The LVDS conversion unit 27 outputs one serial signal via a pair of signal lines, and the skew adjustment unit 3 outputs one serial signal.
【0014】次に、図3を参照して、図1に示すスイッチ
部9の詳細について説明する。スイッチ部9は、伝送路6
内のシリアル伝送路の数だけ用意される同一構成の複数
のスイッチ部1(符号43),2(44),…,n(45)から構成さ
れている。各スイッチ部1(43),2(44),…,n(45)は、
入力されたシリアル信号を出力1−1’または出力2−2’
のいずれか一方に切り替えて出力するスイッチ40と、ス
イッチ40の出力2−2’に接続されているテストパターン
受信部41と、スイッチ40の出力1−1’に接続されている
LVDS→TTL変換部42から構成されており、通常、スイッ
チ40は入力信号をLVDS→TTL変換部42へ出力し、各スイ
ッチ部1(43),2(44),…,n(45)からはTTLレベル信号が
出力される。各スイッチ40の切り替えは、図1の制御部1
9によって行われる。一方、伝送路のスキューを測定す
る場合は、スイッチ40がテストパターン受信部41側に接
続され、テストパターン受信部41が伝送路の遅延量を測
定し、図1の制御部19側に送出する。Details of the switch unit 9 shown in FIG. 1 will be described below with reference to FIG. The switch unit 9 includes a transmission line 6
It is composed of a plurality of switch units 1 (reference numeral 43), 2 (44), ... Each switch unit 1 (43), 2 (44), ..., n (45)
Outputs the input serial signal 1-1 'or output 2-2'
The switch 40 for switching and outputting to either one of the two, the test pattern receiving section 41 connected to the output 2-2 ′ of the switch 40, and the output 1-1 ′ of the switch 40.
It is composed of LVDS → TTL converter 42, and normally switch 40 outputs the input signal to LVDS → TTL converter 42, from each switch unit 1 (43), 2 (44), ..., n (45). Outputs a TTL level signal. Switching of each switch 40 is performed by the control unit 1 of FIG.
Done by 9. On the other hand, when measuring the skew of the transmission line, the switch 40 is connected to the test pattern receiving unit 41 side, the test pattern receiving unit 41 measures the delay amount of the transmission line, and sends it to the control unit 19 side of FIG. .
【0015】次に、図1〜図3を参照して説明した実施の
形態の動作について、各図を参照して説明する。図1に
おいて、信号送信部15から出力されたパラレル送信デー
タは、シリアル送信デバイス1の入力側に入力される。
シリアルデバイス1の入力データ幅は、使用デバイスに
より異なるが、例えば28bit幅などである。シリアル送
信デバイス1では、パラレル−シリアル変換が行われ
る。例えば28bit幅のパラレル信号が、4本のシリアルデ
ータ伝送ラインと1本のシリアルクロック伝送ライン上
の信号となるように変換される。パラレル−シリアル変
換後は、シリアル伝送路2にて伝送されて、スキュー調
整部3に入力される。Next, the operation of the embodiment described with reference to FIGS. 1 to 3 will be described with reference to the drawings. In FIG. 1, the parallel transmission data output from the signal transmission unit 15 is input to the input side of the serial transmission device 1.
The input data width of the serial device 1 varies depending on the device used, but is, for example, 28-bit width. The serial transmission device 1 performs parallel-serial conversion. For example, a 28-bit wide parallel signal is converted into a signal on four serial data transmission lines and one serial clock transmission line. After the parallel-serial conversion, the data is transmitted through the serial transmission line 2 and input to the skew adjusting unit 3.
【0016】スキュー調整部3は、上述した図2に示すよ
うな構成になっており、遅延量の設定とTTLレベルからL
VDSレベルへの変換を主に行う。LVDSレベルに変換する
目的は伝送路の距離が増やせることと、EMC(Electrimag
netic Compayobility)等でメリットがあるためである。The skew adjusting unit 3 has a configuration as shown in FIG. 2 described above, and sets the delay amount and the L level from the TTL level.
Mainly performs conversion to VDS level. The purpose of converting to LVDS level is to increase the distance of the transmission line and to use EMC (Electrimag
This is because there are advantages such as netic Compayobility).
【0017】ここで遅延量の設定方法について説明す
る。図2において、遅延量の設定の際、制御部25は、複
数の伝送路による遅延量の違いを測定するため、通常処
理とは異なり、テストパターン発生部28から、スキュー
調整用の信号として、各伝送路に対して共通の(同相
の)測定用パターンを有するテスト信号を送出する。テ
スト信号には位相が分かるように同期パターンをあらか
じめ設定しておく。この信号は各TTL→LVDS変換部27内
にて通常信号と切り替えられて受信側に送出される。こ
のテスト信号は、複数の伝送路間で同じタイミングの信
号として送信されるようにする。一方、受信部18側で
は、図3に示す各スイッチ部9内のスイッチ40の動作をテ
ストパターン受信部41側に切り替えるようにする。Here, a method of setting the delay amount will be described. In FIG. 2, when setting the delay amount, since the control unit 25 measures the difference in the delay amount due to a plurality of transmission lines, unlike the normal processing, from the test pattern generating unit 28 as a signal for skew adjustment, A test signal having a common (in-phase) measurement pattern is sent to each transmission line. A synchronization pattern is preset in the test signal so that the phase can be known. This signal is switched to the normal signal in each TTL → LVDS converter 27 and sent to the receiving side. This test signal is transmitted as a signal at the same timing among a plurality of transmission lines. On the other hand, on the receiving unit 18 side, the operation of the switch 40 in each switch unit 9 shown in FIG. 3 is switched to the test pattern receiving unit 41 side.
【0018】各テストパターン受信部41は、送られてき
たテスト信号を受信し、同期信号のタイミングを伝送路
ごとに、制御部19を介して制御部25へ伝える。制御部25
では、伝送路ごとに異なっている受信のタイミングを考
慮し、一番遅れているタイミングに各伝送路のタイミン
グを合わせる動作を行う。これは、図2の各ディレイラ
イン20のディレイ時間設定を各マルチプレクサ22によっ
て制御することで行う。なお、すべてのタイミングが同
時になった状態を保持し、次に設定されるまで保持して
おくようにする。以上が遅延量の設定である。Each test pattern receiving section 41 receives the transmitted test signal and transmits the timing of the synchronization signal to the control section 25 via the control section 19 for each transmission path. Control unit 25
In consideration of the reception timing which is different for each transmission line, the operation of adjusting the timing of each transmission line to the most delayed timing is performed. This is performed by controlling the delay time setting of each delay line 20 of FIG. 2 by each multiplexer 22. It should be noted that the state in which all the timings are the same is held and held until the next setting. The above is the setting of the delay amount.
【0019】遅延量が設定されたデータは、伝送路6を
通りコネクタ11,コネクタ10によって接続された受信部1
8に入力される。受信部18では、LVDS信号がスイッチ部9
に入力され、各スイッチ40が通常動作としてLVDS→TTL
変換部42に接続される。各LVDS→TTL変換部42では、LVD
Sレベルの信号がTTLレベルの信号に変換される。TTLレ
ベルに変換されたデータ信号は、シリアル伝送路8を介
してシリアル受信デバイス7に入り、シリアル受信デバ
イス7によってシリアル−パラレル変換され、もとのパ
ラレル信号に戻された形で信号受信部16に入力される。The data for which the delay amount has been set passes through the transmission line 6 and is connected to the receiving unit 1 by the connector 11 and the connector 10.
Entered in 8. In the receiver 18, the LVDS signal is sent to the switch 9
Is input to each switch 40 and the normal operation is LVDS → TTL
It is connected to the conversion unit 42. In each LVDS → TTL converter 42, LVD
S level signal is converted to TTL level signal. The data signal converted to the TTL level enters the serial receiving device 7 via the serial transmission line 8, is serial-parallel converted by the serial receiving device 7, and is returned to the original parallel signal in the signal receiving unit 16 Entered in.
【0020】以上の動作により、受信側では伝送路の違
いによる遅延差が考慮され、同タイミングで複数のシリ
アル信号を受信することが出来る。By the above operation, the receiving side takes into account the delay difference due to the difference in the transmission paths, and it is possible to receive a plurality of serial signals at the same timing.
【0021】次に、図4を参照して本発明の他の実施の
形態について説明する。なお、図4において、図1に示す
ものと同一の構成には同一の符号を付け、また、図1に
示すものに対応する構成には同一の数字に英字aを付加
した符号を付けている。図1に示す実施の形態と比較し
て本実施の形態が最も異なる点は、スキュー調整部3aを
送信側ではなく、受信側に配置したことである。Next, another embodiment of the present invention will be described with reference to FIG. In FIG. 4, the same components as those shown in FIG. 1 are designated by the same reference numerals, and the components corresponding to those shown in FIG. 1 are designated by the same reference numerals with an alphabetical letter “a” added. . The most different point of the present embodiment compared to the embodiment shown in FIG. 1 is that the skew adjusting unit 3a is arranged not on the transmitting side but on the receiving side.
【0022】送信部17a内の信号送信部15aは、図1の信
号送信部15に図2のテストパターン発生部28と同様のも
のを追加した構成を有しており、制御部19aからの制御
信号に従って、通常のデータ信号とテスト信号とを切り
替えて出力する。シリアル送信デバイス1aは、図1のシ
リアル送信デバイス1に、図2のTTL→LVDS変換部27と同
様のものを追加した構成を有しており、TTLの各シリア
ル信号をLVDSに変換した後、コネクタ4から出力する。
スイッチ部9は、前出の図3に示すものと同一の構成であ
り、コネクタ10から複数のLVDSのシリアル信号を入力
し、制御部19aからの制御信号に応じて通常時には各ス
イッチ40を介して各LVDS→TTL変換部27で変換された複
数のTTLのシリアル信号を出力する。スキュー調整部3a
は、図2のスキュー調整部3からテストパターン発生部28
と複数のTTL→LVDS変換部27とを取り除いた構成であ
り、シリアル伝送路8から入力された各シリアル信号の
遅延量を、制御部19aの制御に従って伝送路毎に調節し
て出力する。The signal transmission unit 15a in the transmission unit 17a has the same configuration as the signal transmission unit 15 of FIG. 1 except that the test pattern generation unit 28 of FIG. 2 is added. A normal data signal and a test signal are switched and output according to the signal. The serial transmission device 1a has a configuration in which the same one as the TTL → LVDS conversion unit 27 of FIG. 2 is added to the serial transmission device 1 of FIG. 1, and after converting each TTL serial signal to LVDS, Output from connector 4.
The switch unit 9 has the same configuration as that shown in FIG. 3 described above, receives a plurality of LVDS serial signals from the connector 10, and normally operates via each switch 40 in response to a control signal from the control unit 19a. And outputs a plurality of TTL serial signals converted by each LVDS → TTL converter 27. Skew adjustment unit 3a
From the skew adjustment unit 3 to the test pattern generation unit 28 in FIG.
And a plurality of TTL → LVDS conversion units 27 are removed, and the delay amount of each serial signal input from the serial transmission line 8 is adjusted and output for each transmission line under the control of the control unit 19a.
【0023】以上の構成において、本実施の形態では、
スキュー調整時、先の実施の形態と違って、送信部17a
の信号送信部15aにて所定のテストパターンを有するテ
スト信号を発生させ、これを受信部18aのスイッチ部9内
の各テストパターン受信部41で受信する。そして、スイ
ッチ部9内の各テストパターン受信部41から、伝送路ご
とに、同期信号のタイミングが制御部19aを介して信号
送信部15aへと伝えられる。信号送信部15aでは、伝送路
ごとに異なる受信のタイミングを考慮し、一番遅れてい
るタイミングに各伝送路のタイミングを合わせる動作を
行う。With the above configuration, in the present embodiment,
When adjusting the skew, unlike the previous embodiment, the transmitter 17a
The signal transmitting unit 15a generates a test signal having a predetermined test pattern, and the test pattern receiving unit 41 in the switch unit 9 of the receiving unit 18a receives the test signal. Then, the timing of the synchronization signal is transmitted from each test pattern receiving section 41 in the switch section 9 to the signal transmitting section 15a via the control section 19a for each transmission path. The signal transmission unit 15a performs an operation of adjusting the timing of each transmission path to the timing that is the most delayed, considering the reception timing that differs for each transmission path.
【0024】なお、本発明による自動スキュー調整装置
の構成は、上記各実施の形態の構成に限定されるもので
はなく、例えば、スキュー調整部を送信側と受信側の双
方に設けることや、伝送路6でTTLの信号を伝送するよう
にすること等の変更が適宜可能である。The configuration of the automatic skew adjusting device according to the present invention is not limited to the configuration of each of the above-described embodiments, and, for example, the skew adjusting unit is provided on both the transmitting side and the receiving side, and the transmission is performed. Modifications such as transmitting a TTL signal on the path 6 are possible as appropriate.
【0025】[0025]
【発明の効果】以上説明したように、本発明によれば次
のような効果を得ることができる。第1の効果は、伝送
路のスキューを考慮することが少なくなり設計に自由度
が出る点である。その理由は、伝送路のスキューを調整
し、スキューの違いを吸収できるからである。第2の効
果は、伝送路を変更した場合でも安定して動作できるこ
とにある。その理由は、伝送路に左右されず、送受信側
で調整が可能なためである。As described above, according to the present invention, the following effects can be obtained. The first effect is that the skew of the transmission path is less taken into consideration, and the degree of freedom in design is increased. The reason is that the skew of the transmission line can be adjusted and the difference in skew can be absorbed. The second effect is that stable operation is possible even when the transmission path is changed. The reason is that adjustment is possible on the transmitting and receiving sides without being influenced by the transmission path.
【図1】 本発明による自動スキュー調整装置の一実施
の形態の構成を示すブロック図。FIG. 1 is a block diagram showing a configuration of an embodiment of an automatic skew adjustment device according to the present invention.
【図2】 図1のスキュー調整部3の構成を示すブロッ
ク図。FIG. 2 is a block diagram showing a configuration of a skew adjustment unit 3 in FIG.
【図3】 図1のスイッチ部9の構成を示すブロック
図。FIG. 3 is a block diagram showing the configuration of a switch unit 9 in FIG.
【図4】 本発明による自動スキュー調整装置の他の実
施の形態の構成を示すブロック図。FIG. 4 is a block diagram showing the configuration of another embodiment of the automatic skew adjusting apparatus according to the present invention.
1,1a…シリアル送信デバイス,2…シリアル伝送路,
3,3a…スキュー調整部,4,5,10,11…コネクタ,6…
伝送路,7…シリアル受信デバイス,8…シリアル伝送
路,9…スイッチ部,15,15a…信号送信部,16…信号受
信部,17,17a…送信部,18,18a…受信部,19,19a…
制御部,20…ディレイライン,21…ディレイ処理部1,2
2…マルチプレクサ, 23…ディレイ処理部2,24…ディ
レイ処理部n,25…制御部,27…TTL→LVDS変換部,28…
テストパターン発生部,40…スイッチ,41…テストパタ
ーン受信部,42…LVDS→TTL変換部,43…スイッチ部1,
44…スイッチ部2,45…スイッチ部n1, 1a ... Serial transmission device, 2 ... Serial transmission line,
3, 3a ... Skew adjustment part, 4, 5, 10, 11 ... Connector, 6 ...
Transmission line, 7 ... Serial receiving device, 8 ... Serial transmission line, 9 ... Switch unit, 15, 15a ... Signal transmitting unit, 16 ... Signal receiving unit, 17, 17a ... Transmitting unit, 18, 18a ... Receiving unit, 19, 19a ...
Control unit, 20 ... Delay line, 21 ... Delay processing unit 1, 2
2 ... Multiplexer, 23 ... Delay processing section 2, 24 ... Delay processing section n, 25 ... Control section, 27 ... TTL → LVDS conversion section, 28 ...
Test pattern generator, 40 ... Switch, 41 ... Test pattern receiver, 42 ... LVDS → TTL converter, 43 ... Switch 1,
44 ... Switch section 2, 45 ... Switch section n
Claims (4)
ル信号に変換して複数のシリアル伝送路からなる伝送路
へ送信する送信部と、前記伝送路を介して受信された複
数のシリアル信号をパラレル信号に変換して出力する受
信部と、前記送信部に設けられたものであって、所定の
テストパターンを有するテスト信号を発生するテストパ
ターン発生部と、前記受信部に設けられたものであっ
て、前記所定のテストパターンを受信して、前記伝送路
の各シリアル伝送路間の伝送の遅延差を測定するテスト
パターン受信部と、前記送信部又は前記受信部の少なく
とも一方に設けられたものであって、前記テストパター
ン受信部で測定された遅延差に基づいて、各シリアル伝
送路で伝送される信号の遅延量を制御する遅延手段とを
備え、前記遅延手段が、各伝送路に対する遅延量の制御状態を
保持するための手段を有する ことを特徴とする自動スキ
ュー調整装置。1. A transmission unit for converting an input parallel signal into a plurality of serial signals and transmitting the serial signals to a transmission line composed of a plurality of serial transmission lines, and a plurality of serial signals received through the transmission lines in parallel. A receiver provided for converting into a signal and outputting the signal, a test pattern generator for generating a test signal having a predetermined test pattern, and a receiver provided for the receiver. Provided in at least one of the test pattern receiving unit, which receives the predetermined test pattern and measures the delay difference in transmission between the serial transmission lines of the transmission line, and the transmitting unit or the receiving unit. A delay means for controlling a delay amount of a signal transmitted through each serial transmission line based on a delay difference measured by the test pattern receiving section, wherein the delay means is , The control state of the delay amount for each transmission line
An automatic skew adjusting device having means for holding .
テスト信号のいずれか一方を選択して送信するための第
1の切替手段を有し、前記受信部が、受信した通常の信
号をパラレル変換するための手段に接続するか、又は前
記テストパターン受信部に接続するかを選択する第2の
切替手段を有することを特徴とする請求項1に記載の自
動スキュー調整装置。2. The transmitting section has a first switching means for selecting and transmitting one of an input normal signal and a test signal, and the receiving section receives a normal signal. The automatic skew according to claim 1, further comprising: second switching means for selecting whether to connect to a means for parallel conversion of the signal or to connect to the test pattern receiving section. Adjustment device.
するための同期パターンがあらかじめ設定されていて、
該テスト信号は、各伝送路に対して同相で送出されるこ
とを特徴とする請求項1又は2記載の自動スキュー調整
装置。3. The test signal is preset with a synchronization pattern for detecting the phase of the signal,
3. The automatic skew adjusting apparatus according to claim 1, wherein the test signal is sent out in phase with each transmission line.
る伝送路を含む請求項1ないし3のいずれか1項に記載
の自動スキュー調整装置。4. A further automatic skew adjusting apparatus according to any one of claims 1 to 3 including a transmission line consisting of the plurality of serial transmission line.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14565899A JP3409739B2 (en) | 1999-05-25 | 1999-05-25 | Automatic skew adjuster |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14565899A JP3409739B2 (en) | 1999-05-25 | 1999-05-25 | Automatic skew adjuster |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000341135A JP2000341135A (en) | 2000-12-08 |
JP3409739B2 true JP3409739B2 (en) | 2003-05-26 |
Family
ID=15390109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14565899A Expired - Lifetime JP3409739B2 (en) | 1999-05-25 | 1999-05-25 | Automatic skew adjuster |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3409739B2 (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE60221333T2 (en) | 2001-10-22 | 2008-04-17 | Ricoh Co., Ltd. | Driver unit of a light source and optical storage device |
US7069464B2 (en) | 2001-11-21 | 2006-06-27 | Interdigital Technology Corporation | Hybrid parallel/serial bus interface |
JP4062078B2 (en) | 2002-12-10 | 2008-03-19 | 株式会社日立製作所 | Skew adjustment device |
EP1464970A1 (en) * | 2003-04-04 | 2004-10-06 | Agilent Technologies Inc | Loop-back testing with delay elements |
EP1464969A1 (en) * | 2003-04-04 | 2004-10-06 | Agilent Technologies Inc | Loop-back testing with delay elements |
JP4456432B2 (en) | 2004-08-02 | 2010-04-28 | 富士通株式会社 | Apparatus and method for performing synchronous transmission using reference signal |
JP4587925B2 (en) * | 2005-09-29 | 2010-11-24 | シャープ株式会社 | Data receiving apparatus, data transmission system, and semiconductor device |
JP5509624B2 (en) * | 2009-02-28 | 2014-06-04 | 国立大学法人 長崎大学 | Signal generator |
JP5596097B2 (en) * | 2012-09-27 | 2014-09-24 | アンリツ株式会社 | Data communication apparatus and method |
-
1999
- 1999-05-25 JP JP14565899A patent/JP3409739B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000341135A (en) | 2000-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1747376B (en) | Synchronization device and semiconductor device | |
US7570659B2 (en) | Multi-lane receiver de-skewing | |
US6381293B1 (en) | Apparatus and method for serial data communication between plurality of chips in a chip set | |
US5220660A (en) | Parallel data processing apparatus with signal skew compensation | |
JPH0218658A (en) | Data processor | |
JP2003050738A (en) | Calibration method and memory system | |
JPH02168754A (en) | Clock skew correcting | |
JP2007503630A (en) | Periodic interface calibration for high-speed communication | |
US7280550B1 (en) | Bandwidth optimization of ring topology through propagation delay compensation | |
US7334148B2 (en) | Optimization of integrated circuit device I/O bus timing | |
JP3409739B2 (en) | Automatic skew adjuster | |
US6208621B1 (en) | Apparatus and method for testing the ability of a pair of serial data transceivers to transmit serial data at one frequency and to receive serial data at another frequency | |
JPH02201567A (en) | Separately clock-operated monolithic skew-decreasing plan for data transfer | |
US7248635B1 (en) | Method and apparatus for communicating computer data from one point to another over a communications medium | |
SG142166A1 (en) | Communication system | |
JPS5811780B2 (en) | Digital data transmission method | |
JP3209720B2 (en) | Apparatus and method for adjusting delay time between transmission lines | |
US6618816B1 (en) | System for compensating delay of high-speed data by equalizing and determining the total phase-shift of data relative to the phase of clock signal transmitted via separate path | |
JP2003204369A (en) | Signal transmission/reception apparatus, circuit and loop- back test method | |
JPH0575594A (en) | Parallel bit synchronizing system | |
GB2336074A (en) | Phase alignment of data in high speed parallel data buses using a multi-phase low frequency sampling clock | |
JPH0744530B2 (en) | High speed optical bus | |
US7154809B2 (en) | Method for measuring the delay time of a signal line | |
JPH11161601A (en) | Adjusting device for delay time between transmission lines | |
JP3330545B2 (en) | Adjustment device for delay time between multiple transmission lines |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030218 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080320 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120320 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120320 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130320 Year of fee payment: 10 |