JPS59109966U - 半導体装置のバイアス印加試験用負荷抵抗体 - Google Patents
半導体装置のバイアス印加試験用負荷抵抗体Info
- Publication number
- JPS59109966U JPS59109966U JP388183U JP388183U JPS59109966U JP S59109966 U JPS59109966 U JP S59109966U JP 388183 U JP388183 U JP 388183U JP 388183 U JP388183 U JP 388183U JP S59109966 U JPS59109966 U JP S59109966U
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- bias application
- load resistor
- semiconductor devices
- application testing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は本考案による半導体装置のバイアス印
−加試験用負荷抵抗体の一実施例を示す斜視断面図であ
る。 尚、図面において、１・・・・・・絶縁基板、２・・・
・・・厚膜抵抗体、３・・・・・・開孔、４・・・・・
・導体、５・・・・・・導体、である。
−加試験用負荷抵抗体の一実施例を示す斜視断面図であ
る。 尚、図面において、１・・・・・・絶縁基板、２・・・
・・・厚膜抵抗体、３・・・・・・開孔、４・・・・・
・導体、５・・・・・・導体、である。
Claims (1)
- 絶縁基板上に厚膜抵抗体が形成された抵抗体であって、
該抵抗体には被試験用半導体装置のリードに対応した位
置に貫通する開孔と開孔を含む厚膜抵抗体の側面に導体
とが設けられていることを特徴とする半導体装置のバイ
アス印加試験用負荷抵抗体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP388183U JPS59109966U (ja) | 1983-01-14 | 1983-01-14 | 半導体装置のバイアス印加試験用負荷抵抗体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP388183U JPS59109966U (ja) | 1983-01-14 | 1983-01-14 | 半導体装置のバイアス印加試験用負荷抵抗体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59109966U true JPS59109966U (ja) | 1984-07-24 |
Family
ID=30135492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP388183U Pending JPS59109966U (ja) | 1983-01-14 | 1983-01-14 | 半導体装置のバイアス印加試験用負荷抵抗体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59109966U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8935464B2 (en) | 2008-06-27 | 2015-01-13 | Marvell World Trade Ltd. | Solid-state disk with wireless functionality |
-
1983
- 1983-01-14 JP JP388183U patent/JPS59109966U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8935464B2 (en) | 2008-06-27 | 2015-01-13 | Marvell World Trade Ltd. | Solid-state disk with wireless functionality |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59109966U (ja) | 半導体装置のバイアス印加試験用負荷抵抗体 | |
| JPS592159U (ja) | トランジスタ装置 | |
| JPS6052656U (ja) | 回路基板 | |
| JPS592160U (ja) | 半導体装置の接続構造 | |
| JPS5939930U (ja) | 半導体装置の組立て基板 | |
| JPS58127700U (ja) | チツプ電子部品包装体 | |
| JPS59191735U (ja) | Ｉｃの取付装置 | |
| JPS59176192U (ja) | 印刷配線板の位置決め装置 | |
| JPS5846460U (ja) | 混成集積回路装置 | |
| JPS5952485U (ja) | 半導体試験用基板 | |
| JPS5869980U (ja) | 混成集積回路装置 | |
| JPS5939941U (ja) | 半導体用パツド | |
| JPS5954961U (ja) | 半導体装置 | |
| JPS58120661U (ja) | 半導体装置 | |
| JPS6016547U (ja) | ３端子半導体素子の取付装置 | |
| JPS60144272U (ja) | 混成集積回路装置 | |
| JPS6094835U (ja) | 半導体装置 | |
| JPS6045494U (ja) | 混成集積回路装置 | |
| JPS5997482U (ja) | プリント回路板検査装置 | |
| JPS5996853U (ja) | 半導体集積回路装置における半導体抵抗 | |
| JPS5958946U (ja) | 半導体パツケ−ジ | |
| JPS5954960U (ja) | 半導体装置の電極構造 | |
| JPS5954951U (ja) | 半導体装置 | |
| JPS60901U (ja) | 薄膜抵抗素子 | |
| JPS5827925U (ja) | 混成集積回路装置 |