JPS5910638B2 - 時分割多重ネツトワ−クの制御方式 - Google Patents
時分割多重ネツトワ−クの制御方式Info
- Publication number
- JPS5910638B2 JPS5910638B2 JP6654977A JP6654977A JPS5910638B2 JP S5910638 B2 JPS5910638 B2 JP S5910638B2 JP 6654977 A JP6654977 A JP 6654977A JP 6654977 A JP6654977 A JP 6654977A JP S5910638 B2 JPS5910638 B2 JP S5910638B2
- Authority
- JP
- Japan
- Prior art keywords
- ram
- address data
- address
- data
- tsb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は、時分割多重ネットワークの制御方式に関する
。
。
従来から、時分割交換機の如き時分割多重ネットワーク
において、多数の加入者を少数の時分割通話チャンネル
で簡単に相互接続させるために、いくつかのチャンネル
を設定して、それぞれ対応する位相のパルス列を設けて
おき、送信者および受信者に、それぞれチャンネルを割
り当てるために、循環記憶装置に送信者および受信者の
番地を記憶させることが行なわれていた。
において、多数の加入者を少数の時分割通話チャンネル
で簡単に相互接続させるために、いくつかのチャンネル
を設定して、それぞれ対応する位相のパルス列を設けて
おき、送信者および受信者に、それぞれチャンネルを割
り当てるために、循環記憶装置に送信者および受信者の
番地を記憶させることが行なわれていた。
しカルながら、このような従来の方式では、循環記憶装
置の読み出しパルスと、サンプリングパルスとは別個の
ものであり、これを同期させるために、機構が複雑とな
るという難点があり、また記憶装置のデータをネットワ
ーク外から読み出し調査し、あるいは書き込み、書き替
えするためにも複雑な機構を必要としていた。
置の読み出しパルスと、サンプリングパルスとは別個の
ものであり、これを同期させるために、機構が複雑とな
るという難点があり、また記憶装置のデータをネットワ
ーク外から読み出し調査し、あるいは書き込み、書き替
えするためにも複雑な機構を必要としていた。
本発明は、かかる従来の難点を解消すべくなされたもの
で、ネットワーク内の送信、受信を希望する複数個の加
入者の番地データを記憶装置に記憶させ、該記憶装置が
記憶した複数個の番地データを、決められた時該毎に順
次再生して、再生された番地データを、該番地データに
対応する各番地のＰＡＭ変復調回路に、再生された時刻
に対応するサンプリングパルスとして送り出し、前記加
入者の送信するアナログ信号を、時分割多重ＰＡＭパル
ス信号に変調し、かつ受信先においてこれを復調せしめ
ると共に、前記ネットワーク外からの読み出し信号およ
び（又は）書き込み信号に応じて記憶された番地データ
を他の出力端に出力させ、および（又は）新たな番地デ
ータを書き込ませることを特徴とする時分割多重ネット
ワークの制御方式により、時分割多重ネットワークの制
御機構を著しく簡易ならしめ併せて、ネットワーク外か
らのネットワークの状態の調査ならびにデータの書き込
み、書き替えを可能ならしめたものである。
で、ネットワーク内の送信、受信を希望する複数個の加
入者の番地データを記憶装置に記憶させ、該記憶装置が
記憶した複数個の番地データを、決められた時該毎に順
次再生して、再生された番地データを、該番地データに
対応する各番地のＰＡＭ変復調回路に、再生された時刻
に対応するサンプリングパルスとして送り出し、前記加
入者の送信するアナログ信号を、時分割多重ＰＡＭパル
ス信号に変調し、かつ受信先においてこれを復調せしめ
ると共に、前記ネットワーク外からの読み出し信号およ
び（又は）書き込み信号に応じて記憶された番地データ
を他の出力端に出力させ、および（又は）新たな番地デ
ータを書き込ませることを特徴とする時分割多重ネット
ワークの制御方式により、時分割多重ネットワークの制
御機構を著しく簡易ならしめ併せて、ネットワーク外か
らのネットワークの状態の調査ならびにデータの書き込
み、書き替えを可能ならしめたものである。
以下、本発明の方式を時分割多重交換方式に適用した一
実施例につき図面に基づいて説明する。第１図において
、記憶回路（ＲＡＭ−Ｔ）１および（ＲＡＭ−Ｒ）２は
それぞれ読み出し、書きクー込みの可能なＩＣメモリか
らなつており、ＲＡＭ一Ｔ１は送信側の番地データを、
ＲＡＭ−Ｒ２は受信側の番地データをそれぞれ格納する
。
実施例につき図面に基づいて説明する。第１図において
、記憶回路（ＲＡＭ−Ｔ）１および（ＲＡＭ−Ｒ）２は
それぞれ読み出し、書きクー込みの可能なＩＣメモリか
らなつており、ＲＡＭ一Ｔ１は送信側の番地データを、
ＲＡＭ−Ｒ２は受信側の番地データをそれぞれ格納する
。
また、クロツクカウンタ一（ＣＫ．ＣＯＵＮＴ）３はク
ロツクパルスをカウントするレジスタであつて、カウン
トの都度ＢＣＤコードにてＲＡＭ一Ｔ１及びＲＡＭ−Ｒ
２に読み出すべき番地を指定し、ＲＡＭ−Ｒ２或いは図
示した実施例における如きＲＡＭ−Ｔ１から読み出され
たデータがりセツトデータであつた時りセツトされ再度
カウントを繰り返す。
ロツクパルスをカウントするレジスタであつて、カウン
トの都度ＢＣＤコードにてＲＡＭ一Ｔ１及びＲＡＭ−Ｒ
２に読み出すべき番地を指定し、ＲＡＭ−Ｒ２或いは図
示した実施例における如きＲＡＭ−Ｔ１から読み出され
たデータがりセツトデータであつた時りセツトされ再度
カウントを繰り返す。
クロツクＣＫＧ４はこのＣＫ．ＣＯ一ＵＮＴ３にクロツ
クパルスを提供するもので、同時に、後述の制御部（Ｃ
ＯＮＴＲＯＬ）を介してＲＡＭ−Ｔ１及びＲＡＭ−Ｒ２
に、読み出しのためのタイミング信号を与える。ＴＳＢ
−１５及びＴＳＢ−２６は、ＲＡＭ−Ｔ１及びＲＡＭ−
Ｒ２に外部より番地データを書き込みあるいは読み出す
場合に、アドレス伝送路（ＡＤＤ．ＢＵＳ）７によつて
指定される書き込み番地あるいは読み出し番地を、ＣＫ
．ＣＯＵＮＴ３による内部的な読み出し番地と置き換え
るための相互に干渉することのないトリステートバツフ
アである。また、トリステートバツフア（ＴＳＢ−３）
８は、トリステートバツフア（ＴＳＢ−４）９と共に、
ＰＡＭ−Ｔ１の入出力データを切り替える機 ：能を有
する。
クパルスを提供するもので、同時に、後述の制御部（Ｃ
ＯＮＴＲＯＬ）を介してＲＡＭ−Ｔ１及びＲＡＭ−Ｒ２
に、読み出しのためのタイミング信号を与える。ＴＳＢ
−１５及びＴＳＢ−２６は、ＲＡＭ−Ｔ１及びＲＡＭ−
Ｒ２に外部より番地データを書き込みあるいは読み出す
場合に、アドレス伝送路（ＡＤＤ．ＢＵＳ）７によつて
指定される書き込み番地あるいは読み出し番地を、ＣＫ
．ＣＯＵＮＴ３による内部的な読み出し番地と置き換え
るための相互に干渉することのないトリステートバツフ
アである。また、トリステートバツフア（ＴＳＢ−３）
８は、トリステートバツフア（ＴＳＢ−４）９と共に、
ＰＡＭ−Ｔ１の入出力データを切り替える機 ：能を有
する。
すなわち、通常ＣＫ．ＣＯＵＮＴ３によつて与えられる
読み出し番地に従つて読み出された番地データ（この実
施例においては送信側番地データ）を、外部のデータ入
出力端（ＤＡＴＡ．ＢＵＳ）１０に影響を与えることな
く後述のデコ ．ーダ（ＴＯＤＥＣ）１１へ出力し、ま
た外部の要求に従つて、番地データを書き込みあるいは
読み出す場合には、ＴＯＤＥＣｌｌに影響を与えること
なく、ＤＡＴＡ．ＢＵＳｌＯとＲＡＭ−Ｔ１のデータ入
出力端を接続させる機能を有してい ５る。トリステー
トバツフア（ＴＳＢ−５）１２および（ＴＳＢ−６）１
３もＴＳＢ−３８、ＴＳＢ−４９と同様の機能をＲＡＭ
−Ｒ２に対して有する。これらのＴＳＢ−１５〜ＴＳＢ
−６１３は、外部からの要求に応じて後述する制御部（
ＣＯ− −ＮＴＲＯＬ）１４により適時コントロールさ
れる。りセツト回路ＲＥＳＥＴＤＥＣｌ５はＣＫ．ＣＯ
ＵＮＴ３Ｋより読み出し動作を行つている際、ＲＡＭ−
Ｒ２或いは図示した実施例における如きＲＡＭ−Ｔ１の
出力データがりセツトデータであつた場合、これを検出
しＣＫ．ＣＯＵＮＴ３をりセツトする動作をする。デコ
ーダ（ＴＯＤＥＣ）１１及びＲＯＤＥＣｌ６はそれぞれ
ＲＡＭ−Ｔ１、ＲＡＭ−Ｒ２の出力データをデコードし
、ＰＡＭによる時分割多重ネツトワークにそれぞれ送信
受信のサンプリング同期パルスを与える。制御部（ＣＯ
ＮＴＲＯＬ）１４は外部からのＲＡＭ一Ｔ１及びＲＡＭ
−Ｒ２に対する書き込み或いは書き替え若しくは読み出
しを要求する信号、即ちＲＡＭ−Ｔ１を指定するＴＳ，
．ＲＡＭ−Ｒを指定するＲＳｌ書き込みを要求するＭＷ
ｌ読み出しを要求するＭＲの信号により、ＲＡＭ−Ｔ１
、ＲＡＭ−Ｒ２、ＴＳＢ−１５乃至ＴＳＢ−６１３をそ
の都度コントロールし、同時にＣＫ．ＣＯＵＮＴ３をり
セツトする機能を有している。なお、ＰＡＭ変復調部Ｍ
ＤＭｌｌ７ａ｛）Ｍｎｌ７ｎは各々、ＴＯＤＥＣｌｌ及
びＲＯＤＥＣｌ６からのサンプリング同期パルスによつ
て時分割多重路１８にＰＡＭパルス信号を送出し、かつ
受信する。
読み出し番地に従つて読み出された番地データ（この実
施例においては送信側番地データ）を、外部のデータ入
出力端（ＤＡＴＡ．ＢＵＳ）１０に影響を与えることな
く後述のデコ ．ーダ（ＴＯＤＥＣ）１１へ出力し、ま
た外部の要求に従つて、番地データを書き込みあるいは
読み出す場合には、ＴＯＤＥＣｌｌに影響を与えること
なく、ＤＡＴＡ．ＢＵＳｌＯとＲＡＭ−Ｔ１のデータ入
出力端を接続させる機能を有してい ５る。トリステー
トバツフア（ＴＳＢ−５）１２および（ＴＳＢ−６）１
３もＴＳＢ−３８、ＴＳＢ−４９と同様の機能をＲＡＭ
−Ｒ２に対して有する。これらのＴＳＢ−１５〜ＴＳＢ
−６１３は、外部からの要求に応じて後述する制御部（
ＣＯ− −ＮＴＲＯＬ）１４により適時コントロールさ
れる。りセツト回路ＲＥＳＥＴＤＥＣｌ５はＣＫ．ＣＯ
ＵＮＴ３Ｋより読み出し動作を行つている際、ＲＡＭ−
Ｒ２或いは図示した実施例における如きＲＡＭ−Ｔ１の
出力データがりセツトデータであつた場合、これを検出
しＣＫ．ＣＯＵＮＴ３をりセツトする動作をする。デコ
ーダ（ＴＯＤＥＣ）１１及びＲＯＤＥＣｌ６はそれぞれ
ＲＡＭ−Ｔ１、ＲＡＭ−Ｒ２の出力データをデコードし
、ＰＡＭによる時分割多重ネツトワークにそれぞれ送信
受信のサンプリング同期パルスを与える。制御部（ＣＯ
ＮＴＲＯＬ）１４は外部からのＲＡＭ一Ｔ１及びＲＡＭ
−Ｒ２に対する書き込み或いは書き替え若しくは読み出
しを要求する信号、即ちＲＡＭ−Ｔ１を指定するＴＳ，
．ＲＡＭ−Ｒを指定するＲＳｌ書き込みを要求するＭＷ
ｌ読み出しを要求するＭＲの信号により、ＲＡＭ−Ｔ１
、ＲＡＭ−Ｒ２、ＴＳＢ−１５乃至ＴＳＢ−６１３をそ
の都度コントロールし、同時にＣＫ．ＣＯＵＮＴ３をり
セツトする機能を有している。なお、ＰＡＭ変復調部Ｍ
ＤＭｌｌ７ａ｛）Ｍｎｌ７ｎは各々、ＴＯＤＥＣｌｌ及
びＲＯＤＥＣｌ６からのサンプリング同期パルスによつ
て時分割多重路１８にＰＡＭパルス信号を送出し、かつ
受信する。
次に以上のような装置において、外部から、ＲＡＭ−Ｔ
１およびＲＡＭ−Ｒ２に番地データを書き込む場合の動
作について説明する。
１およびＲＡＭ−Ｒ２に番地データを書き込む場合の動
作について説明する。
いまＭＤＭｌ（ｌ番地）からＭＤＭ２（２番地）へ、Ｍ
ＤＭ２（２番地）からＭＤＭｌ（１番地）へ信号を送り
、またＭＤＭ３（３番地）からＭＤＭ４（４番地）へ信
号を送る場合の動作について説明する。
ＤＭ２（２番地）からＭＤＭｌ（１番地）へ信号を送り
、またＭＤＭ３（３番地）からＭＤＭ４（４番地）へ信
号を送る場合の動作について説明する。
この場合、下記のように、まず、ＲＡＭ−Ｔ１のＯ番地
に（０００１）が、ＲＡＭ−Ｒ２のＯ番地に（００１０
）が書き込まれ、次いでＲＡＭ一Ｔ１のｌ番地に（００
１０）、ＲＡＭ−Ｒ２のｌ番地に（０００１）、ＲＡＭ
−Ｔ１の２番地に（００１１）、ＲＡＭ−Ｒ２の２番地
に（０１００）がそれぞれ書き込まれ、最後にＲＡＭ−
Ｔ１の３番地にりセツトデータ（１１１１）が書き込ま
れる。
に（０００１）が、ＲＡＭ−Ｒ２のＯ番地に（００１０
）が書き込まれ、次いでＲＡＭ一Ｔ１のｌ番地に（００
１０）、ＲＡＭ−Ｒ２のｌ番地に（０００１）、ＲＡＭ
−Ｔ１の２番地に（００１１）、ＲＡＭ−Ｒ２の２番地
に（０１００）がそれぞれ書き込まれ、最後にＲＡＭ−
Ｔ１の３番地にりセツトデータ（１１１１）が書き込ま
れる。
書き込みは、それぞれの書き込もうとするＲＡＭ一Ｔ１
又はＲＡＭ−Ｒ２の番地を外部のＡＤＤ．ＢＵＳ７にセ
ツトし、ＲＡＭ−Ｔ１に書き込むのか、ＲＡＭ−Ｒ２に
書き込むのかを、ＴＳ又はＲＳによつて指定することに
より行われる。ここで、例えばＴＳに信号を与えれば、
これによつて、ＣＯＮＴＲＯＬｌ４が、ＴＳＢ−１５、
ＴＳＢ−４９、およびＴＳＢ−６１３を閉じ、かつ、Ｔ
ＳＢ−２６、ＴＳＢ−３８およびＴＳＢ一５１２を開い
て、ＲＡＭ−Ｔ１およびＲＡＭ−Ｒ２に外部のＤＡＴＡ
．ＢＵＳｌＯおよびＡＤＤ．ＢＵＳ７を接続し、内部の
ＴＯＤＥＣｌｌおよびＲＯＤＥＣｌ６ならびにＣＫ．Ｃ
ＯＵＮＴ３が切り離される。この状態において書き込み
を指示するＭＷを与えるとＣＯＮＴＲＯＬｌ４により、
ＲＡＭ−Ｔ１に書き込み指示が与えられ、ＲＡＭ−Ｔ１
は、外部のＡＤＤ．ＢＵＳ７により指示される番地に、
ＤＡＴＡ．ＢＵＢｌＯによつて与えられる番地データを
書き込む。このとき、ＴＳに替えてＲＳの方に信号が与
えられると、同様にしてＲＡＭ−Ｒ２に書き込みが行な
われる。以下同様にして遂時ＡＤＤ．ＢＵＳ７、ＤＡＴ
Ａ．ＢＵＳｌＯにそれぞれ所定の番地および番地データ
をセツトし、ＴＳおよびＲＳ，．ＭＷに信号を与えるこ
とにより書き込みが行なわれる。
又はＲＡＭ−Ｒ２の番地を外部のＡＤＤ．ＢＵＳ７にセ
ツトし、ＲＡＭ−Ｔ１に書き込むのか、ＲＡＭ−Ｒ２に
書き込むのかを、ＴＳ又はＲＳによつて指定することに
より行われる。ここで、例えばＴＳに信号を与えれば、
これによつて、ＣＯＮＴＲＯＬｌ４が、ＴＳＢ−１５、
ＴＳＢ−４９、およびＴＳＢ−６１３を閉じ、かつ、Ｔ
ＳＢ−２６、ＴＳＢ−３８およびＴＳＢ一５１２を開い
て、ＲＡＭ−Ｔ１およびＲＡＭ−Ｒ２に外部のＤＡＴＡ
．ＢＵＳｌＯおよびＡＤＤ．ＢＵＳ７を接続し、内部の
ＴＯＤＥＣｌｌおよびＲＯＤＥＣｌ６ならびにＣＫ．Ｃ
ＯＵＮＴ３が切り離される。この状態において書き込み
を指示するＭＷを与えるとＣＯＮＴＲＯＬｌ４により、
ＲＡＭ−Ｔ１に書き込み指示が与えられ、ＲＡＭ−Ｔ１
は、外部のＡＤＤ．ＢＵＳ７により指示される番地に、
ＤＡＴＡ．ＢＵＢｌＯによつて与えられる番地データを
書き込む。このとき、ＴＳに替えてＲＳの方に信号が与
えられると、同様にしてＲＡＭ−Ｒ２に書き込みが行な
われる。以下同様にして遂時ＡＤＤ．ＢＵＳ７、ＤＡＴ
Ａ．ＢＵＳｌＯにそれぞれ所定の番地および番地データ
をセツトし、ＴＳおよびＲＳ，．ＭＷに信号を与えるこ
とにより書き込みが行なわれる。
次に外部から、ＲＡＭ−Ｔ１およびＲＡＭ−Ｒ２に書き
込まれている番地データを読み出す場合の動作について
説明する。
込まれている番地データを読み出す場合の動作について
説明する。
こ、の場合読み出そうとする番地をＡＤＤ．ＢＵＳ７に
指定し、ＲＡＭ−Ｔ１から読み出すのか、ＲＡＭ−Ｒ２
から読み出すのかをＴＳ及びＲＳによつて指示する。
指定し、ＲＡＭ−Ｔ１から読み出すのか、ＲＡＭ−Ｒ２
から読み出すのかをＴＳ及びＲＳによつて指示する。
この操作により、前記の書き込み動作の場合と同様にＣ
ＯＮＴＲＯＬｌ４によつてＴＳＢ−１５、ＴＳＢ−４９
、ＴＳＢ−６１３が閉ざされ、ＴＳＢ−２６、ＴＳＢ−
３８、ＴＳＢ一５１２が開かれる。そして読出しを指示
するＭＲを与えるとＣＯＮＴＲＯＬｌ４によつて、ＴＳ
を指定した場合はＲＡＭ−Ｔ１の、ＲＳを指定した場合
はＲＡＭ−Ｒ２のＡＤＤ．ＢＵＳ７によつて指定された
番地の番地データが読出され、ＴＳＢ−３８或いはＴＳ
Ｂ−５１２を介しＤＡＴＡＢＵＳｌＯに送出される。以
上の書き込みおよび読み出しの動作状態を第２図に示す
。
ＯＮＴＲＯＬｌ４によつてＴＳＢ−１５、ＴＳＢ−４９
、ＴＳＢ−６１３が閉ざされ、ＴＳＢ−２６、ＴＳＢ−
３８、ＴＳＢ一５１２が開かれる。そして読出しを指示
するＭＲを与えるとＣＯＮＴＲＯＬｌ４によつて、ＴＳ
を指定した場合はＲＡＭ−Ｔ１の、ＲＳを指定した場合
はＲＡＭ−Ｒ２のＡＤＤ．ＢＵＳ７によつて指定された
番地の番地データが読出され、ＴＳＢ−３８或いはＴＳ
Ｂ−５１２を介しＤＡＴＡＢＵＳｌＯに送出される。以
上の書き込みおよび読み出しの動作状態を第２図に示す
。
次に、内部的な読出し動作につき述べると、前述の外部
指示による書き込み、あるいは読み出し状態、即ちＴＳ
，．ＲＳに信号が与えられている場合を除きＣＯＮＴＲ
ＯＬｌ４によつて通常ＴＳＢ一１５、ＴＳＢ−４９、Ｔ
ＳＢ−６１３が開き、ＴＳＢ−２６、ＴＳＢ−３８、Ｔ
ＳＢ−５１２は閉ざされＣＫＧ４のクロツクパルスＣＬ
Ｋによつて読出しのためのタイミングが遂時ＲＡＭ−Ｔ
１及びＲＡＭ−Ｒ２に与えられ、同時にＣＫ．ＣＯ−Ｕ
ＮＴ３により読出すべき番地が指定され、読出された番
地データはそれぞれＴＳＢ−４９、ＴＳＢ一６１３を介
しＴＯＤＥＣｌｌ、ＲＯＤＥＣｌ６へ送られ、ここでバ
イナリ一に変換され、ＭＤＭｌｌ７ａ−ＭＤＭｎｌ７ｎ
の内その番地データに該当するＰＡＭ変復調部にサンプ
リング同期パルスが与えられる。
指示による書き込み、あるいは読み出し状態、即ちＴＳ
，．ＲＳに信号が与えられている場合を除きＣＯＮＴＲ
ＯＬｌ４によつて通常ＴＳＢ一１５、ＴＳＢ−４９、Ｔ
ＳＢ−６１３が開き、ＴＳＢ−２６、ＴＳＢ−３８、Ｔ
ＳＢ−５１２は閉ざされＣＫＧ４のクロツクパルスＣＬ
Ｋによつて読出しのためのタイミングが遂時ＲＡＭ−Ｔ
１及びＲＡＭ−Ｒ２に与えられ、同時にＣＫ．ＣＯ−Ｕ
ＮＴ３により読出すべき番地が指定され、読出された番
地データはそれぞれＴＳＢ−４９、ＴＳＢ一６１３を介
しＴＯＤＥＣｌｌ、ＲＯＤＥＣｌ６へ送られ、ここでバ
イナリ一に変換され、ＭＤＭｌｌ７ａ−ＭＤＭｎｌ７ｎ
の内その番地データに該当するＰＡＭ変復調部にサンプ
リング同期パルスが与えられる。
この様にＴＳかＲＳに信号を与えない限り外部に関係な
くＣＫＧによつて書き込まれたデータを内部的に読み出
し、ＰＡＭ時分割多重ネツトワークをコントロールする
。前述の例についていえば、ＣＫ．ＣＯＵＮＴ３の出力
が（００００）であつた時ＲＡＭ−Ｔ１及びＲＡＭ−Ｒ
２の０番地に格納されている（０００１）、（００１０
）をそれぞれ読出し、ＴＯＤＥＣｌｌ及びＲＯＤＥＣｌ
６によりＭＤＭｌｌ７ａの送信ゲートを開き、即ちＰＡ
Ｍパルス信号を時分割多重路に送り出し、同時にＭＤＭ
２（図示せず）の受信ゲートを開きＭＤＭｌの送出した
ＰＡＭパルス信号を取り込む。即ちＭＤＭｌからＭＤＭ
２に１つのサンプル値が送信されることになる。こノ
のようにしてＣＫＯＣＯＵＮＴ３のカウントが進み出力
が（０００１）になるとＲＡＭ−Ｔ１及びＲＡＭ−Ｒ２
の１番地に格納されている（００１０）、（０００１）
を読み、今度はＭＤＭ２からＭＤＭｌに１つのサンブル
値を送信する。こうし”ＧＡＭτ −Ｔ１の３番地に格
納されているりセツトデータ（１１１１）を読み出すと
ＲＥＳＥＴＤＥＣｌ５がこれを検出し、ＣＫＯＣＯＵＮ
Ｔ３をりセツトする。そして再びＣＫ．ＣＯＵＮＴ３は
（００００）からカウントを開始し、この動作を繰り返
す。すＯなわちこの繰返し周波数がＭＤＭｌ〜ＭＤＭｎ
に対するサンプリング周波数となり時分割多重すること
になる。以上の内部的な読み出しの動作状態を第３図に
示す。
くＣＫＧによつて書き込まれたデータを内部的に読み出
し、ＰＡＭ時分割多重ネツトワークをコントロールする
。前述の例についていえば、ＣＫ．ＣＯＵＮＴ３の出力
が（００００）であつた時ＲＡＭ−Ｔ１及びＲＡＭ−Ｒ
２の０番地に格納されている（０００１）、（００１０
）をそれぞれ読出し、ＴＯＤＥＣｌｌ及びＲＯＤＥＣｌ
６によりＭＤＭｌｌ７ａの送信ゲートを開き、即ちＰＡ
Ｍパルス信号を時分割多重路に送り出し、同時にＭＤＭ
２（図示せず）の受信ゲートを開きＭＤＭｌの送出した
ＰＡＭパルス信号を取り込む。即ちＭＤＭｌからＭＤＭ
２に１つのサンプル値が送信されることになる。こノ
のようにしてＣＫＯＣＯＵＮＴ３のカウントが進み出力
が（０００１）になるとＲＡＭ−Ｔ１及びＲＡＭ−Ｒ２
の１番地に格納されている（００１０）、（０００１）
を読み、今度はＭＤＭ２からＭＤＭｌに１つのサンブル
値を送信する。こうし”ＧＡＭτ −Ｔ１の３番地に格
納されているりセツトデータ（１１１１）を読み出すと
ＲＥＳＥＴＤＥＣｌ５がこれを検出し、ＣＫＯＣＯＵＮ
Ｔ３をりセツトする。そして再びＣＫ．ＣＯＵＮＴ３は
（００００）からカウントを開始し、この動作を繰り返
す。すＯなわちこの繰返し周波数がＭＤＭｌ〜ＭＤＭｎ
に対するサンプリング周波数となり時分割多重すること
になる。以上の内部的な読み出しの動作状態を第３図に
示す。
以上述べたように、この方式に於いては構成するチヤン
ネルが増加するに従がい、即ちＲＡＭ一Ｔ１及びＲＡＭ
−Ｒ２の有効データ量（りセツトデータを最末尾に書き
込むのを原則としそれより若い番号の量）が増す事によ
りサンプリング周波数が事実上低くなつてゆく。
ネルが増加するに従がい、即ちＲＡＭ一Ｔ１及びＲＡＭ
−Ｒ２の有効データ量（りセツトデータを最末尾に書き
込むのを原則としそれより若い番号の量）が増す事によ
りサンプリング周波数が事実上低くなつてゆく。
即ち、使用チヤンネルが少ない程品質の良い信号の伝達
が成されることとなる。ここでＲＡＭ−Ｔ及びＲＡＭ−
Ｒのメモリサイズｍはこの方式のネツトワークに於ける
全チヤンネル数（一方向１ｃｈとし）となる。
が成されることとなる。ここでＲＡＭ−Ｔ及びＲＡＭ−
Ｒのメモリサイズｍはこの方式のネツトワークに於ける
全チヤンネル数（一方向１ｃｈとし）となる。
また、上記の例では番地データがｌ語４ビツト表現とな
つているが、ＰＡＭ変復調部の数をｎとした場合、ｎ＝
２１この時のｄだけのビツト数が必要となる。
つているが、ＰＡＭ変復調部の数をｎとした場合、ｎ＝
２１この時のｄだけのビツト数が必要となる。
即ち、ＣＫ．ＣＯＵＮＴ３の構成を最低ｍ進のカウンタ
ーとし、ＲＡＭ−Ｔ１及びＲＡＭ−Ｒ２の１番地語長を
イビツトとすればよい。このことからＴＳＢ−３８〜Ｔ
ＳＢ−６１３の構成はイピツト分用意すればよいことと
なる。ここでＴＳＢ−１５及びＴＳＢ−２６の構成は、
′ｍ＝２ｍ である様にｍ′ビツト分を用意すればよい。
ーとし、ＲＡＭ−Ｔ１及びＲＡＭ−Ｒ２の１番地語長を
イビツトとすればよい。このことからＴＳＢ−３８〜Ｔ
ＳＢ−６１３の構成はイピツト分用意すればよいことと
なる。ここでＴＳＢ−１５及びＴＳＢ−２６の構成は、
′ｍ＝２ｍ である様にｍ′ビツト分を用意すればよい。
またＲＥＳＥＴＤＥＣｌ５はｄビツト分の構成とし、Ｔ
ＯＤＥＣｌｌ及びＲＯＤＥＣｌ６の容量もｄビツトｎア
ウトの構成とすればよい。この場合、当然ＡＤＤ．ＢＵ
Ｓ７はｍ′ピツト、ＤＡ−ＴＡ．ＢＵＢｌＯはｌピツト
を与えなければならない。次にＣＫＧＫ必要なクロツク
周波数Ｆｃｋは、Ｆｃｋ＝２ｆＢ−ｍとなる。
ＯＤＥＣｌｌ及びＲＯＤＥＣｌ６の容量もｄビツトｎア
ウトの構成とすればよい。この場合、当然ＡＤＤ．ＢＵ
Ｓ７はｍ′ピツト、ＤＡ−ＴＡ．ＢＵＢｌＯはｌピツト
を与えなければならない。次にＣＫＧＫ必要なクロツク
周波数Ｆｃｋは、Ｆｃｋ＝２ｆＢ−ｍとなる。
ここでｍは前述の最大チヤンネル数、Ｆｓは伝送帯域の
最高周波数であり、２はサンプリング定理による係数で
ある。ここでＦｓの復調を保証するチヤンネル数をＭｃ
ｈとするとｊ永＝２・Ｆｓ−Ｍｃｈ でよいこととなり、即ち使用チヤンネル数が増加するに
従い、１個のＰＡＭ変復調部に与えられるサンプリング
周波数は低下し、Ｍｃｈを土回つた場合九を保証しなく
なる。
最高周波数であり、２はサンプリング定理による係数で
ある。ここでＦｓの復調を保証するチヤンネル数をＭｃ
ｈとするとｊ永＝２・Ｆｓ−Ｍｃｈ でよいこととなり、即ち使用チヤンネル数が増加するに
従い、１個のＰＡＭ変復調部に与えられるサンプリング
周波数は低下し、Ｍｃｈを土回つた場合九を保証しなく
なる。
次に外部による書き込みあるいは読出しのコントロール
に関しては、ＴＳあるいはＲＳに信号が与えられている
期間は当然ＰＡＭ変復調部に対するサンプリング同期パ
ルスの送出は一時停止されるので、事実上問題にならな
い時間内にこれらの処理をせねばならない。
に関しては、ＴＳあるいはＲＳに信号が与えられている
期間は当然ＰＡＭ変復調部に対するサンプリング同期パ
ルスの送出は一時停止されるので、事実上問題にならな
い時間内にこれらの処理をせねばならない。
その範囲内であればマ[■■ツサあるいはコンピユータ
による手段が有効である。因に、取り扱う伝送信号が音
声の場合、別途の実験により１ｓｅｃ毎の書込み、読出
しを想定した場合１２．５ｍＢｅｃ程度までの時間であ
れば無視できるという結果を得ている。以上の説明から
も明らかなように、本発明の方式によれば、メモリーに
ネツトワークの構成を書き込み、また書き替え、消去す
ることによつて簡便にネツトワークを構成することがで
き、同時にメモリーのデータを読出し調査することによ
つてネツトワークの状態を知ることができる。
による手段が有効である。因に、取り扱う伝送信号が音
声の場合、別途の実験により１ｓｅｃ毎の書込み、読出
しを想定した場合１２．５ｍＢｅｃ程度までの時間であ
れば無視できるという結果を得ている。以上の説明から
も明らかなように、本発明の方式によれば、メモリーに
ネツトワークの構成を書き込み、また書き替え、消去す
ることによつて簡便にネツトワークを構成することがで
き、同時にメモリーのデータを読出し調査することによ
つてネツトワークの状態を知ることができる。
即ちメモリをネツトワークそのものと見たてたコントロ
ールをする事ができる。また、送信、受信のサンプリン
グパルスの同期はメモリの番地を対応させる事によつて
成され、ソフト的に同期処理を行なうことが可能である
。
ールをする事ができる。また、送信、受信のサンプリン
グパルスの同期はメモリの番地を対応させる事によつて
成され、ソフト的に同期処理を行なうことが可能である
。
更に使用チヤンネルの少ない場合は、高品質サーピスと
なり、トラヒツク需要量の増加に伴ない、品質を低下さ
せることにより、サンプリングパルスを効率よく決定す
ることができ、かつ、専用のＩＣは一切使用せず既存の
ＩＣのみを用い、経済的且つコンパクトに構成できる。
なお以上の説明では、本発明を時分割多重ＰＡＭ変換方
式に適用した例につき説明したが、本発明は、かかる実
施例に限定されるべきものではなく、ＰＣＭ．ＰＷＭ時
分割多重方式の制御、モザイク表示板等の図形表示制御
、文字表示制御等にも使用することが可能である。
なり、トラヒツク需要量の増加に伴ない、品質を低下さ
せることにより、サンプリングパルスを効率よく決定す
ることができ、かつ、専用のＩＣは一切使用せず既存の
ＩＣのみを用い、経済的且つコンパクトに構成できる。
なお以上の説明では、本発明を時分割多重ＰＡＭ変換方
式に適用した例につき説明したが、本発明は、かかる実
施例に限定されるべきものではなく、ＰＣＭ．ＰＷＭ時
分割多重方式の制御、モザイク表示板等の図形表示制御
、文字表示制御等にも使用することが可能である。
第１図は本発明による時分割多重ネツトワークの制御方
式の一実施例のプロツク図、第２図は外部からの書き込
み又は読み出しにおける各信号の動作を示す説明図、第
３図は内部的な読み出しにおける各信号の動作を示す説
明図である。 １，２・・・・・・記憶装置、３・・・・・・クロツク
カウンタ一、４・・・・・・クロツク、５，，６，８，
９，１２，１３９・・・・・・トリステートバツフア、
１５・・・・・・りセツト回路、１１，１６・・・・・
・デコーダ、１７ａ〜１７ｎ・・・・・・ＰＡＭ変復調
回路。
式の一実施例のプロツク図、第２図は外部からの書き込
み又は読み出しにおける各信号の動作を示す説明図、第
３図は内部的な読み出しにおける各信号の動作を示す説
明図である。 １，２・・・・・・記憶装置、３・・・・・・クロツク
カウンタ一、４・・・・・・クロツク、５，，６，８，
９，１２，１３９・・・・・・トリステートバツフア、
１５・・・・・・りセツト回路、１１，１６・・・・・
・デコーダ、１７ａ〜１７ｎ・・・・・・ＰＡＭ変復調
回路。
Claims (1)
- １ 記憶装置を２個に区分し、かつ受信側の番地データ
と送信側の番地データを、それぞれ異なる区分の記憶装
置に順次記憶し、前記受信側の番地データと前記送信側
の番地データを、決められた時刻毎に前記各区分につい
て順次再生すると共に、再生された番地データに対応す
る番地の変復調回路に、再生された時刻に対応して前記
再生された番地データをサンプリングパルスとして送り
出し、前記加入者の送信するアナログ信号を、時分割多
重パルス信号に変調し、かつ受信先においてこれを復調
せしめると共に、前記ネットワーク外からの読み出し信
号および（又は）書き込み信号に応じて前記記憶された
番地データを他の出力端に出力させ、および（又は）新
たな番地データを書き込ませることを特徴とする時分割
多重ネットワークの制御方式。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6654977A JPS5910638B2 (ja) | 1977-06-06 | 1977-06-06 | 時分割多重ネツトワ−クの制御方式 |
| US05/909,689 US4187402A (en) | 1977-06-06 | 1978-05-25 | Method of controlling channel assignment in a time division multiplexing network |
| DE19782824193 DE2824193C3 (de) | 1977-06-06 | 1978-06-02 | Verfahren zum Steuern der Kanalzuordnung in einem Zeitmultiplex-Netzwerk und Schaltungsanordnung zur Durchführung des Verfahrens |
| NO781927A NO151439C (no) | 1977-06-06 | 1978-06-02 | Fremgangsmaate til styring av kanaltilordningen i et tidsmultipleksanlegg og krets for utfoerelse av fremgangsmaaten |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6654977A JPS5910638B2 (ja) | 1977-06-06 | 1977-06-06 | 時分割多重ネツトワ−クの制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54912A JPS54912A (en) | 1979-01-06 |
| JPS5910638B2 true JPS5910638B2 (ja) | 1984-03-10 |
Family
ID=13319091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6654977A Expired JPS5910638B2 (ja) | 1977-06-06 | 1977-06-06 | 時分割多重ネツトワ−クの制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5910638B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6151045U (ja) * | 1984-09-05 | 1986-04-05 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4648107A (en) * | 1984-12-05 | 1987-03-03 | Latter Terence D | Device for measuring the thickness of thin films |
-
1977
- 1977-06-06 JP JP6654977A patent/JPS5910638B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6151045U (ja) * | 1984-09-05 | 1986-04-05 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54912A (en) | 1979-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4884269A (en) | Method and apparatus for connecting ISDN devices over an analog telephone line | |
| JPH02224554A (ja) | Ｉｓｄｎマルチプロトコル通信制御装置 | |
| US4266292A (en) | Method and apparatus for testing analog-to-digital and digital-to-analog code converters | |
| JPH05168073A (ja) | 共通線信号挿抜装置 | |
| JPS5910638B2 (ja) | 時分割多重ネツトワ−クの制御方式 | |
| US4959830A (en) | Method and apparatus for through-connecting a wideband connection in a digital time switch | |
| CA2125277C (en) | Controllable multiplexer for a digital switch | |
| JPH0710063B2 (ja) | 非符号化２進ビツト流の監視回路 | |
| JPS5910637B2 (ja) | 時分割多重ネツトワ−クの制御方式 | |
| US4187401A (en) | Method of controlling channel assignment in a time division multiplexing network | |
| US4187402A (en) | Method of controlling channel assignment in a time division multiplexing network | |
| CA1091372A (en) | Telephone message timing system | |
| KR930004908B1 (ko) | 양방향 통신용 암호화/해독 시스템 | |
| CA1313576C (en) | Method and apparatus for connecting isdn devices over an analog telephone line | |
| JPS61202587A (ja) | 静止画像伝送装置 | |
| US4751698A (en) | Serial link adapter for a communication controller | |
| JP2659427B2 (ja) | 多重端局装置の回線試験回路 | |
| JPS6364435A (ja) | マルチスロットアクセス環状伝送装置及び方法 | |
| US6108371A (en) | System and method for writing mixed interleaved and non-interleaved data to a modem register | |
| JPS5834061B2 (ja) | デイジタル可変多重変換装置 | |
| JPH021423B2 (ja) | ||
| SU1564638A2 (ru) | Устройство дл подключени устройств ввода-вывода к многосегментной магистрали | |
| JP2960250B2 (ja) | 通信制御装置における回線インタフェース回路 | |
| SU1277434A1 (ru) | Устройство коммутации абонентских линий | |
| JPH04124928A (ja) | データ速度変換装置 |