JPS59105147A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPS59105147A JPS59105147A JP21428182A JP21428182A JPS59105147A JP S59105147 A JPS59105147 A JP S59105147A JP 21428182 A JP21428182 A JP 21428182A JP 21428182 A JP21428182 A JP 21428182A JP S59105147 A JPS59105147 A JP S59105147A
- Authority
- JP
- Japan
- Prior art keywords
- address
- jump
- processing
- executed
- branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/264—Microinstruction selection based on results of processing
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明はデータ処理装置において繰り返し使用されるに
もかかわらすサブルーチン化できない処理を擬似的にサ
ブルーチン化するだめのブランチ制御を行なうマイクロ
プログラム制御装置に関する。
もかかわらすサブルーチン化できない処理を擬似的にサ
ブルーチン化するだめのブランチ制御を行なうマイクロ
プログラム制御装置に関する。
従来技術
第１図を参照すると、この種の従来のマイクロプログラ
ム制御装置はマイクロプログラムを記憶するプログラム
メモリ１と、マイクロプログラムの命令に従って動作す
る０ＰＵ２とから構成されている。第２図を参照すると
、マイクロプログラムの処理はＰ１→Ａ１→・・・・・
・→Ｐ１→Ａｉ→・・・→Ｐ１→Ａｎと進む。第３図を
参照すると、処理Ｐ１の中の分岐命令のジャンプ先が処
理Ｐ１の外におかれている場合、処理Ｐ１をサブルーチ
ン化することができない。従って、処理Ｐ１の繰り返し
回数が増えさらに処理Ｐ１自身のプログラムステップ数
が長くなる。このステップ数の増加に比例して占有する
プログラムメモリの量が増加するという欠点がある。
ム制御装置はマイクロプログラムを記憶するプログラム
メモリ１と、マイクロプログラムの命令に従って動作す
る０ＰＵ２とから構成されている。第２図を参照すると
、マイクロプログラムの処理はＰ１→Ａ１→・・・・・
・→Ｐ１→Ａｉ→・・・→Ｐ１→Ａｎと進む。第３図を
参照すると、処理Ｐ１の中の分岐命令のジャンプ先が処
理Ｐ１の外におかれている場合、処理Ｐ１をサブルーチ
ン化することができない。従って、処理Ｐ１の繰り返し
回数が増えさらに処理Ｐ１自身のプログラムステップ数
が長くなる。このステップ数の増加に比例して占有する
プログラムメモリの量が増加するという欠点がある。
発明の目的
本発明の目的は、ジャンプ命令を含むためサブルーチン
化できない処理を擬似的にサブルーチン化することによ
り、上記欠点を除去したマイクロプログラム制御装置を
提供することにある。
化できない処理を擬似的にサブルーチン化することによ
り、上記欠点を除去したマイクロプログラム制御装置を
提供することにある。
発明の構成
本発明は、分岐条件ｊ（ｊ＝１〜ｍ）を満たした時それ
に対応した処理Ｘｊ（ｊ＝ｉ〜ｍ）にジャンプする処理
Ｐ、で、前記分岐条件が全て満たされなかった時はプロ
グラムメモリ上の処理Ｐ１の次の処理Ａｉ（ｉ＝１−ｎ
）に制御が移るマイクロプログラム制御装置において、
Ａｉ（ｉ＝１〜ｎ）へのジャンプ命令を格納したプログ
ラム会メモリと、前記ジャンプ命令の格納番地Ｚｉ（ｉ
＝１〜ｎ）を入れるだめのレジスタＲと、レジスタＲの
間接アドレスジャンプ命令を処理Ｐ１の最後に追加して
Ａｉに戻れるように擬似的にサブルーチン化した処理Ｐ
２を格納したプログラム・メモリと、処理Ａ１−１後処
理Ｐ２ヘジヤンプする直前にレジスタＲＫ前記ジャンプ
命令の格納番地Ｚｉを入れる手段とから構成される。
に対応した処理Ｘｊ（ｊ＝ｉ〜ｍ）にジャンプする処理
Ｐ、で、前記分岐条件が全て満たされなかった時はプロ
グラムメモリ上の処理Ｐ１の次の処理Ａｉ（ｉ＝１−ｎ
）に制御が移るマイクロプログラム制御装置において、
Ａｉ（ｉ＝１〜ｎ）へのジャンプ命令を格納したプログ
ラム会メモリと、前記ジャンプ命令の格納番地Ｚｉ（ｉ
＝１〜ｎ）を入れるだめのレジスタＲと、レジスタＲの
間接アドレスジャンプ命令を処理Ｐ１の最後に追加して
Ａｉに戻れるように擬似的にサブルーチン化した処理Ｐ
２を格納したプログラム・メモリと、処理Ａ１−１後処
理Ｐ２ヘジヤンプする直前にレジスタＲＫ前記ジャンプ
命令の格納番地Ｚｉを入れる手段とから構成される。
発明の実施例
次に本発明について図面を参照して詳細に説明する。第
４図を参照すると、本発明の一実施例はプログラムメモ
リ１，０ＰＵ２．およびレジスタ３から構成されている
。
４図を参照すると、本発明の一実施例はプログラムメモ
リ１，０ＰＵ２．およびレジスタ３から構成されている
。
次に第５図〜第７図を参照して一実施例の動作を詳細に
説明する。
説明する。
第５図を参照すると、メインプログラムの処理は、処理
ａ、−＋ Ａ、−＋−−＋ Ｂ１−）Ａｉ−ｙ−−−＋
ａｎ−＋Ａｎのように進むと仮定する。第４図のプログ
ラムメモリ１の戻り番地、Ｊ（１＝１〜ｎ）へのジャン
プ命令（例えばＪＭＰ Ａｔ （ｉ＝１− ｎ ））は
プログラム・メモリ１の番地Ｚｉ（ｉ＝１〜ｎ）に格納
されている。
ａ、−＋ Ａ、−＋−−＋ Ｂ１−）Ａｉ−ｙ−−−＋
ａｎ−＋Ａｎのように進むと仮定する。第４図のプログ
ラムメモリ１の戻り番地、Ｊ（１＝１〜ｎ）へのジャン
プ命令（例えばＪＭＰ Ａｔ （ｉ＝１− ｎ ））は
プログラム・メモリ１の番地Ｚｉ（ｉ＝１〜ｎ）に格納
されている。
第６図を参照すると、まず処理ａ１では、レジスタ〔Ｒ
〕（第４図のレジスタ３）に、前記メモリ１の戻り番地
Ａ１へのジャンプ命令（Ｊ ＭＰ Ａ＋ ）の格納番地
２．情報を格納してから、処理Ｐ２にジャンプする。
〕（第４図のレジスタ３）に、前記メモリ１の戻り番地
Ａ１へのジャンプ命令（Ｊ ＭＰ Ａ＋ ）の格納番地
２．情報を格納してから、処理Ｐ２にジャンプする。
第７図を参照すると、処理Ｐ２では分岐条件ｊ（ｊ−１
〜ｍ）による分岐が実行される。もし条件１による分岐
が実行されたとすると、メモリ１０番地Ｘ、／＼のジャ
ンプが行なわれる。もし条件ｊ（ｊ＝１〜雷）による分
岐が１つも実行されなかった場合には、レジスタ［：Ｒ
１（レジスタ３）の間接アドレスジャンプを実行するこ
とになる。
〜ｍ）による分岐が実行される。もし条件１による分岐
が実行されたとすると、メモリ１０番地Ｘ、／＼のジャ
ンプが行なわれる。もし条件ｊ（ｊ＝１〜雷）による分
岐が１つも実行されなかった場合には、レジスタ［：Ｒ
１（レジスタ３）の間接アドレスジャンプを実行するこ
とになる。
ここではレジスタ［Ｒ１（第４図のレジスタ３）の内容
が番地２．情報であるのでメモリ１の番地２、へのジャ
ンプが実行される。
が番地２．情報であるのでメモリ１の番地２、へのジャ
ンプが実行される。
プログラム・メモリ１の番地ｚ１にはメモリｌの番地Ａ
１へのジャンプ命令（Ｊ ＭＰ Ａ＋ ） カ格ｆ１３
されているので番地Ａ、へのジャンプが実行される。こ
の結果、実行動作をすべき場所を示す番地は、元に戻る
。
１へのジャンプ命令（Ｊ ＭＰ Ａ＋ ） カ格ｆ１３
されているので番地Ａ、へのジャンプが実行される。こ
の結果、実行動作をすべき場所を示す番地は、元に戻る
。
以下同様にして処理Ａ１−１を終えて、処理Ｐ２ヘジャ
ンプする前にメモリ１の戻シ番地Ａｉへのジャンプ命令
（ＪＭＰ Ａｉ ）の格納場所を示す７プログラム・メ
モリ１の番地２．情報ヲレジスタ〔Ｒ〕（レジスタ３）
に格納する。この結果、処理Ｐ２の分岐条件が１つも満
たされなかった場合には、処理ａｉの次の処理Ａｉに実
行動作を戻すことができる。
ンプする前にメモリ１の戻シ番地Ａｉへのジャンプ命令
（ＪＭＰ Ａｉ ）の格納場所を示す７プログラム・メ
モリ１の番地２．情報ヲレジスタ〔Ｒ〕（レジスタ３）
に格納する。この結果、処理Ｐ２の分岐条件が１つも満
たされなかった場合には、処理ａｉの次の処理Ａｉに実
行動作を戻すことができる。
本発明には、サブルーチン化した場合そのジャンプ先が
サブルーチンの外に出てしまうような一連の処理が繰り
返し使用される場合、レジスタ〔Ｒ〕に戻り番地へのジ
ャンプ命令が入ったプログラムメモリの番地を入れてか
ら前記処理にジャンプし、前記処理の最後にレジスタ〔
Ｒ〕の間接アドレスジャンプを挿入して擬似的にサブル
ーチン化する事により、プログラムメモリを節約できる
という効果がある。
サブルーチンの外に出てしまうような一連の処理が繰り
返し使用される場合、レジスタ〔Ｒ〕に戻り番地へのジ
ャンプ命令が入ったプログラムメモリの番地を入れてか
ら前記処理にジャンプし、前記処理の最後にレジスタ〔
Ｒ〕の間接アドレスジャンプを挿入して擬似的にサブル
ーチン化する事により、プログラムメモリを節約できる
という効果がある。
第１図は従来のマイクロプログラム制御装置を示す図、
第２図は、従来のプログラム・メモリ上の配列を示す図
、第３図は、第２図の処理Ｐ１の動作を説明するだめの
図、第４図は、本発明の一実施例を示す図、第５図は、
一実施例のプログラム・メモリ上の配列を示す図、第６
図は、第５図の処理ａｌの動作を説明するための図、お
よび第７図は、第５図の処理Ｐ２の動作を説明するため
の図である。 第１図から第７図において、１・・・・・プログラム・
メモリ、２・・・・・・Ｃ！ＰＵ、３・・・・・・レジ
スタ［ｔ’ｌ。 、第１ 閏 第２図 第３閏 第４−１ｆｆｉ 第５図 筋乙図 第７聞
第２図は、従来のプログラム・メモリ上の配列を示す図
、第３図は、第２図の処理Ｐ１の動作を説明するだめの
図、第４図は、本発明の一実施例を示す図、第５図は、
一実施例のプログラム・メモリ上の配列を示す図、第６
図は、第５図の処理ａｌの動作を説明するための図、お
よび第７図は、第５図の処理Ｐ２の動作を説明するため
の図である。 第１図から第７図において、１・・・・・プログラム・
メモリ、２・・・・・・Ｃ！ＰＵ、３・・・・・・レジ
スタ［ｔ’ｌ。 、第１ 閏 第２図 第３閏 第４−１ｆｆｉ 第５図 筋乙図 第７聞
Claims (1)
- 【特許請求の範囲】 分岐条件ｊ （ｊ＝１〜ｍ）の満足に応答して該分岐条
件に対応した処理Ｘｊ（ｊ＝１〜ｍ）にジャンプする処
理Ｐ！の制御を行ない、前記分岐条件の全ての不満足に
応答してプログラムメモリ上の処理Ｐ、の次の処理ＡＩ
（ｉ＝１〜ｎ）の制御を行なうマイクロプログラム制御
装置において、前記次の処理Ａｔ（ｉ＝１〜ｎ）へのジ
ャンプを指示するジャンプ命令を格納したプログラム記
憶手段と。 前記ジャンプ命令の格納番地Ｚｉ（ｉ＝１−ｎ）を示す
番地情報を格納するための一時格納手段と。 該一時格納手段の間接アドレスジャンプ命令を処理Ｐ、
の最後に追加して前記次の処理Ａｔに戻れるように擬似
的にサブルーチン化した処理Ｐ２を格納したプログラム
記憶手段と。 処理Ａ１−１実行後に前記処理Ｐ２にジャンプする直前
に前記一時格納手段に前記ジャンプ命令の格納番地ｚ１
情報を格納する手段とを備えたことを特徴とするマイク
ロプログラム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21428182A JPS59105147A (ja) | 1982-12-07 | 1982-12-07 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21428182A JPS59105147A (ja) | 1982-12-07 | 1982-12-07 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59105147A true JPS59105147A (ja) | 1984-06-18 |
Family
ID=16653130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21428182A Pending JPS59105147A (ja) | 1982-12-07 | 1982-12-07 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59105147A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5087257A (ja) * | 1973-12-03 | 1975-07-14 |
-
1982
- 1982-12-07 JP JP21428182A patent/JPS59105147A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5087257A (ja) * | 1973-12-03 | 1975-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2082408C (en) | System and method for preserving source instruction atomicity in translated program code | |
| KR0138468B1 (ko) | 마이크로 컴퓨터 | |
| RU96119968A (ru) | Система обработки и способ ее функционирования | |
| JPS59105147A (ja) | マイクロプログラム制御装置 | |
| JP2005332370A (ja) | 制御装置 | |
| KR100301391B1 (ko) | 서브루틴분기명령실행방법및그장치 | |
| JPS6346453B2 (ja) | ||
| JPH05297911A (ja) | シーケンスコントローラ用シーケンス制御回路 | |
| JPS62254237A (ja) | インタプリタ方式の分岐命令実行方式 | |
| JP2003076558A (ja) | プログラム実行制御方法及びプログラム実行制御プログラム | |
| JPH08320813A (ja) | プログラムシミュレータ装置及びプログラムデバッグ方法 | |
| JPH04268928A (ja) | エミュレーション装置及び半導体装置 | |
| JPS6126692B2 (ja) | ||
| JPH0559450B2 (ja) | ||
| JPS59119449A (ja) | くり返し命令処理装置 | |
| JPS6051955A (ja) | 数値制御装置 | |
| JPS6042968B2 (ja) | 情報処理装置 | |
| JPH0337722A (ja) | 情報処理装置 | |
| JPH06149569A (ja) | レジスタ番号変更装置 | |
| JPH0675757A (ja) | 仮想空間常駐プログラムのリンク方式 | |
| JP3012618B1 (ja) | 被検査プログラムのデバグ方法とそのデバグ方式 | |
| JPH02118727A (ja) | システムサブルーチン呼出し方式 | |
| JPS6313202B2 (ja) | ||
| JPH11288371A (ja) | インサーキットエミュレータ | |
| JPH04369727A (ja) | 演算装置 |