RU96119968A - Система обработки и способ ее функционирования - Google Patents
Система обработки и способ ее функционированияInfo
- Publication number
- RU96119968A RU96119968A RU96119968/09A RU96119968A RU96119968A RU 96119968 A RU96119968 A RU 96119968A RU 96119968/09 A RU96119968/09 A RU 96119968/09A RU 96119968 A RU96119968 A RU 96119968A RU 96119968 A RU96119968 A RU 96119968A
- Authority
- RU
- Russia
- Prior art keywords
- command
- execution
- response
- completion
- sequentially executed
- Prior art date
Links
- 230000001419 dependent Effects 0.000 claims 1
Claims (26)
1. Способ функционирования системы обработки, включающий этапы передачи множества команд в последовательности на исполнительную схему для выполнения; определения для каждой команды заранее, до ее выполнения, возможна ли исключительная ситуация в результате выполнения упомянутой команды; а также завершения выполнения команды в ответ на определение, что исключительная ситуация невозможна в результате выполнения упомянутой команды и что каждая команда, предшествующая упомянутой команде в упомянутой последовательности, независимо от того, где упомянутая исполнительная схема закончила выполнение каждой из команд для которых невозможна исключительная ситуация.
2. Способ по п.1, отличающийся тем, что упомянутые команды, включают команду, преобразованную в последовательную форму выполнения, которой предшествует в упомянутой последовательности конкретная команда.
3. Способ по п.2, отличающийся тем, что этап определения включает определение того, что исключительная ситуация невозможна в результате выполнения упомянутой конкретной команды.
4. Способ по п.3, отличающийся тем, что дополнительно содержит эти выполнения упомянутой последовательно выполняемой команды в ответ на завершение упомянутой конкретной команды до завершения выполнения упомянутой конкретной команды.
5. Способ по п.4, отличающийся тем, что последовательно выполняемой команде предшествуют в упомянутой последовательности различные команды и упомянутая последовательно выполняемая команда информационно зависит от результата выполнения упомянутых различных команд.
6. Способ по п. 5, отличающийся тем, что упомянутый этап выполнения включает выполнение упомянутой последовательно выполняемой команды в ответ на завершение выполнения другой упомянутой команды.
7. Способ по п.4, отличающийся тем, что дополнительно содержит этап выполнения первой стадии упомянутой последовательно выполняемой команды до завершения выполнения упомянутой конкретной команды.
8. Способ по п. 7, отличающийся тем, что упомянутый этап выполнения включает выполнение второй стадии упомянутой последовательно выполняемой команды в ответ на завершение упомянутой конкретной команды до завершения выполнения упомянутой конкретной команды.
9. Способ по п.8, отличающийся тем, что упомянутая последовательно выполняемая команда является командой Store.
10. Способ по п.1, отличающийся тем, что дополнительно содержит этап запоминания указателя в буфере переупорядочения в ответ на невозможность исключительной ситуации для конкретной команды.
11. Способ по п.10, отличающийся тем, что упомянутый этап запоминания включает продолжение хранения упомянутого указателя в ответ на упомянутую конкретную команду, тип которой соответствует теоретически выполняемой команде.
12. Способ по п.10, отличающийся тем, что содержит этап стирания упомянутого указателя в упомянутом буфере переупорядочения в ответ на завершение упомянутой конкретной команды.
13. Способ по п. 1, отличающийся тем, что содержит этап запоминания указателя в буфере переупорядочения в ответ на конкретную команду, которая является командой с плавающей запятой для выполнения в режиме исключительной ситуации с неточной невосстанавливаемой плавающей запятой, даже если исключительная ситуация возможна в результате выполнения упомянутой команды с плавающей запятой.
14. Система обработки, содержащая: исполнительную схему для выполнения команд; схему диспетчеризации, связанную с упомянутой исполнительной схемой для передачи множества команд в последовательности на упомянутую исполнительную схему для выполнения и предварительного определения для каждой команды перед ее выполнением, возможна ли исключительная ситуация в результате выполнения упомянутой команды; а также схему завершения, связанную со схемой диспетчеризации, для завершения команды в ответ на определение, что исключительная ситуация не следует из выполнения упомянутой команды и из выполнения каждой из команд, предшествующих упомянутой команде в упомянутой последовательности, независимо от того, закончила ли упомянутая исполнительная схема выполнения каждой команды для которой невозможна исключительная ситуация.
15. Система по п.14, отличающаяся тем, что упомянутые команды включают преобразованную в последовательную форму выполнения команду, которой в упомянутой последовательности предшествуют конкретные команды.
16. Система по п.15, отличающаяся тем, что схема диспетчеризации обеспечивает определение невозможности исключительной ситуации в результате выполнения упомянутой конкретной команды.
17. Система по п.16, отличающаяся тем, что исполнительная схема обеспечивает выполнение упомянутой последовательно выполняемой команды в ответ на завершение выполнения упомянутой конкретной команды до завершения выполнения упомянутой конкретной команды.
18. Система по п.17, отличающаяся тем, что упомянутой последовательно выполняемой команде предшествуют в упомянутой последовательности различные команды, и упомянутая последовательно выполняемая команда информационно зависит от результатов выполнения упомянутых различных команд.
19. Система по п.18, отличающаяся тем, что исполнительная схема обеспечивает выполнение упомянутой, последовательно выполняемой команды дополнительно в ответ на завершение выполнения упомянутых различных команд.
20. Система по п.17, отличающаяся тем, что исполнительная схема обеспечивает выполнение первой стадии упомянутой последовательно выполняемой команды до завершения упомянутой конкретной команды.
21. Система по п.20, отличающаяся тем, что исполнительная схема обеспечивает выполнение второй стадии упомянутой последовательно выполняемой команды в ответ на завершение упомянутой конкретной команды до завершения выполнения упомянутой конкретной команды.
22. Система по п.21, отличающаяся тем, что упомянутая последовательно выполняемая команда является командой Store.
23. Система по п.14, отличающаяся тем, что дополнительно содержит схему управления, связанную со схемой диспетчеризации, для хранения указателя в буфере переупорядочения в ответ на невозможность исключительной ситуации для конкретной команды.
24. Система по п.23, отличающаяся тем, что схема управления обеспечивает хранение упомянутого указателя дополнительно в ответ на конкретную команду типа выполняемой теоретически.
25. Система по п.23, отличающаяся тем, что схема управления обеспечивает стирание упомянутого указателя из буфера переупорядочения в ответ на завершение упомянутой конкретной команды.
26. Система по п.14, отличающаяся тем, что дополнительно содержит схему управления, связанную со схемой диспетчеризации, для хранения указателя в буфере переупорядочения в ответ на конкретную команду с плавающей запятой для выполнения в режиме исключительной ситуации с неточной невосстанавливаемой плавающей запятой, даже если исключительная ситуация является результатом выполнения упомянутой команды с плавающей запятой.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US22132994A | 1994-03-31 | 1994-03-31 | |
| US08/221,329 | 1994-03-31 | ||
| PCT/EP1994/004313 WO1995027245A1 (en) | 1994-03-31 | 1994-12-27 | Processing system and method of operation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU96119968A true RU96119968A (ru) | 1998-11-20 |
| RU2142157C1 RU2142157C1 (ru) | 1999-11-27 |
Family
ID=22827362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU96119968A RU2142157C1 (ru) | 1994-03-31 | 1994-12-27 | Способ функционирования системы обработки |
Country Status (15)
| Country | Link |
|---|---|
| US (1) | US5548738A (ru) |
| EP (1) | EP0753172B1 (ru) |
| JP (1) | JP2682812B2 (ru) |
| KR (1) | KR100209831B1 (ru) |
| CN (1) | CN1099632C (ru) |
| AT (1) | ATE181161T1 (ru) |
| CA (1) | CA2137053A1 (ru) |
| CZ (1) | CZ9602771A3 (ru) |
| DE (1) | DE69419036T2 (ru) |
| HU (1) | HUT75823A (ru) |
| MY (1) | MY131679A (ru) |
| PL (1) | PL177404B1 (ru) |
| RU (1) | RU2142157C1 (ru) |
| TW (1) | TW260765B (ru) |
| WO (1) | WO1995027245A1 (ru) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5625835A (en) * | 1995-05-10 | 1997-04-29 | International Business Machines Corporation | Method and apparatus for reordering memory operations in a superscalar or very long instruction word processor |
| US5708837A (en) * | 1995-06-30 | 1998-01-13 | International Business Machines Corporation | Method and apparatus for register renaming in a computer system using a separate arithmetic available queue |
| US5881306A (en) * | 1996-12-17 | 1999-03-09 | International Business Machines Corporation | Instruction fetch bandwidth analysis |
| US5887161A (en) * | 1997-03-31 | 1999-03-23 | International Business Machines Corporation | Issuing instructions in a processor supporting out-of-order execution |
| US6098167A (en) * | 1997-03-31 | 2000-08-01 | International Business Machines Corporation | Apparatus and method for fast unified interrupt recovery and branch recovery in processors supporting out-of-order execution |
| US5805849A (en) * | 1997-03-31 | 1998-09-08 | International Business Machines Corporation | Data processing system and method for using an unique identifier to maintain an age relationship between executing instructions |
| US5870582A (en) * | 1997-03-31 | 1999-02-09 | International Business Machines Corporation | Method and apparatus for completion of non-interruptible instructions before the instruction is dispatched |
| US5913048A (en) * | 1997-03-31 | 1999-06-15 | International Business Machines Corporation | Dispatching instructions in a processor supporting out-of-order execution |
| US5875326A (en) * | 1997-04-25 | 1999-02-23 | International Business Machines Corporation | Data processing system and method for completing out-of-order instructions |
| US7089404B1 (en) | 1999-06-14 | 2006-08-08 | Transmeta Corporation | Method and apparatus for enhancing scheduling in an advanced microprocessor |
| JP3808013B2 (ja) * | 2002-07-05 | 2006-08-09 | 富士通株式会社 | 命令実行装置 |
| JP5168277B2 (ja) * | 2007-06-20 | 2013-03-21 | 富士通株式会社 | 命令制御装置及び制御方法 |
| JP5093237B2 (ja) * | 2007-06-20 | 2012-12-12 | 富士通株式会社 | 命令処理装置 |
| TWI383364B (zh) * | 2008-01-31 | 2013-01-21 | Chimei Innolux Corp | 液晶顯示裝置及其驅動模組 |
| GB2514618B (en) * | 2013-05-31 | 2020-11-11 | Advanced Risc Mach Ltd | Data processing systems |
| US9710272B2 (en) | 2014-04-25 | 2017-07-18 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Computer processor with generation renaming |
| US10209992B2 (en) * | 2014-04-25 | 2019-02-19 | Avago Technologies International Sales Pte. Limited | System and method for branch prediction using two branch history tables and presetting a global branch history register |
| JP7043985B2 (ja) * | 2018-06-13 | 2022-03-30 | 富士通株式会社 | 演算処理装置および演算処理装置の制御方法 |
| CN112506570B (zh) * | 2020-12-03 | 2023-09-08 | 长沙树根互联技术有限公司 | 设备指令下发方法、系统和服务器 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5051940A (en) * | 1990-04-04 | 1991-09-24 | International Business Machines Corporation | Data dependency collapsing hardware apparatus |
| US5341482A (en) * | 1987-03-20 | 1994-08-23 | Digital Equipment Corporation | Method for synchronization of arithmetic exceptions in central processing units having pipelined execution units simultaneously executing instructions |
| US4879676A (en) * | 1988-02-29 | 1989-11-07 | Mips Computer Systems, Inc. | Method and apparatus for precise floating point exceptions |
| JP2858140B2 (ja) * | 1988-10-19 | 1999-02-17 | アポロ・コンピューター・インコーポレーテッド | パイプラインプロセッサ装置および方法 |
| US5136697A (en) * | 1989-06-06 | 1992-08-04 | Advanced Micro Devices, Inc. | System for reducing delay for execution subsequent to correctly predicted branch instruction using fetch information stored with each block of instructions in cache |
| US5129067A (en) * | 1989-06-06 | 1992-07-07 | Advanced Micro Devices, Inc. | Multiple instruction decoder for minimizing register port requirements |
| US5077692A (en) * | 1990-03-05 | 1991-12-31 | Advanced Micro Devices, Inc. | Information storage device with batch select capability |
| US5261066A (en) * | 1990-03-27 | 1993-11-09 | Digital Equipment Corporation | Data processing system and method with small fully-associative cache and prefetch buffers |
| IL94115A (en) * | 1990-04-18 | 1996-06-18 | Ibm Israel | Dynamic process for creating pseudo-random test templates for pompous hardware design violence |
| US5214763A (en) * | 1990-05-10 | 1993-05-25 | International Business Machines Corporation | Digital computer system capable of processing two or more instructions in parallel and having a coche and instruction compounding mechanism |
| US5197135A (en) * | 1990-06-26 | 1993-03-23 | International Business Machines Corporation | Memory management for scalable compound instruction set machines with in-memory compounding |
| US5193167A (en) * | 1990-06-29 | 1993-03-09 | Digital Equipment Corporation | Ensuring data integrity by locked-load and conditional-store operations in a multiprocessor system |
| JPH04172533A (ja) * | 1990-11-07 | 1992-06-19 | Toshiba Corp | 電子計算機 |
| US5222244A (en) * | 1990-12-20 | 1993-06-22 | Intel Corporation | Method of modifying a microinstruction with operands specified by an instruction held in an alias register |
| EP0529303A3 (en) * | 1991-08-29 | 1993-09-22 | International Business Machines Corporation | Checkpoint synchronization with instruction overlap enabled |
| US5274818A (en) * | 1992-02-03 | 1993-12-28 | Thinking Machines Corporation | System and method for compiling a fine-grained array based source program onto a course-grained hardware |
| US5257216A (en) * | 1992-06-10 | 1993-10-26 | Intel Corporation | Floating point safe instruction recognition apparatus |
| US5257214A (en) * | 1992-06-16 | 1993-10-26 | Hewlett-Packard Company | Qualification of register file write enables using self-timed floating point exception flags |
| US5268855A (en) * | 1992-09-14 | 1993-12-07 | Hewlett-Packard Company | Common format for encoding both single and double precision floating point numbers |
| US5450560A (en) * | 1992-12-21 | 1995-09-12 | Motorola, Inc. | Pointer for use with a buffer and method of operation |
-
1994
- 1994-06-17 TW TW083105511A patent/TW260765B/zh active
- 1994-11-30 CA CA002137053A patent/CA2137053A1/en not_active Abandoned
- 1994-12-26 JP JP6323362A patent/JP2682812B2/ja not_active Expired - Lifetime
- 1994-12-27 HU HU9602594A patent/HUT75823A/hu unknown
- 1994-12-27 CZ CZ19962771A patent/CZ9602771A3/cs unknown
- 1994-12-27 AT AT95905592T patent/ATE181161T1/de not_active IP Right Cessation
- 1994-12-27 EP EP95905592A patent/EP0753172B1/en not_active Expired - Lifetime
- 1994-12-27 WO PCT/EP1994/004313 patent/WO1995027245A1/en not_active Application Discontinuation
- 1994-12-27 DE DE69419036T patent/DE69419036T2/de not_active Expired - Fee Related
- 1994-12-27 RU RU96119968A patent/RU2142157C1/ru active
- 1994-12-27 PL PL94316532A patent/PL177404B1/pl not_active IP Right Cessation
- 1994-12-29 MY MYPI94003557A patent/MY131679A/en unknown
-
1995
- 1995-01-16 CN CN95101692A patent/CN1099632C/zh not_active Expired - Fee Related
- 1995-03-30 KR KR1019950006996A patent/KR100209831B1/ko not_active IP Right Cessation
- 1995-06-07 US US08/483,905 patent/US5548738A/en not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU96119968A (ru) | Система обработки и способ ее функционирования | |
| KR100578583B1 (ko) | 코드 생성의 모드 전환 방법 | |
| SE8204000D0 (sv) | Industrirobot | |
| KR950027565A (ko) | 처리 시스템 및 그의 동작 방법 | |
| RU96120081A (ru) | Микрокомпьютер с развитыми средствами поддержки | |
| JPH0410081B2 (ru) | ||
| JP2589791B2 (ja) | ループ制御装置 | |
| JPH05334127A (ja) | Ｉ／ｏシミュレーション方式 | |
| JPS59105147A (ja) | マイクロプログラム制御装置 | |
| JPH04256023A (ja) | マイクロ命令実行方式 | |
| JPS59180755A (ja) | トレ−ス方式 | |
| JPS626245B2 (ru) | ||
| JPS61123904A (ja) | 論理演算装置 | |
| JPH04178734A (ja) | プログラム言語処理装置 | |
| JPS63211037A (ja) | プログラムデバツク方法 | |
| JPS6028023B2 (ja) | 入出力命令高速化方式 | |
| JPH0573335A (ja) | プログラムの自動インライン展開方式 | |
| JPH04128936A (ja) | プログラム実行環境切換え方式 | |
| JPS6160468B2 (ru) | ||
| JPH05151000A (ja) | 最適な内部呼び出し命令の生成処理方式 | |
| JPS62182843A (ja) | 高速コンパイル／リンク方式 | |
| JPH01298444A (ja) | プログラム実行制御方式 | |
| JPS6339037A (ja) | プログラム呼出し処理方式 | |
| JPH0432422B2 (ru) | ||
| JPS5968067A (ja) | 走行ステツプ数指定処理方式 |