JPS59103572A

JPS59103572A - スイツチング電源回路

Info

Publication number: JPS59103572A
Application number: JP21371482A
Authority: JP
Inventors: Kiyoharu Inao; 稲生　清春
Original assignee: Yokogawa Hokushin Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1982-12-06
Filing date: 1982-12-06
Publication date: 1984-06-15
Also published as: JPH0410311B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、出力電圧と基準電圧との比が一定になるよう
な制御を行って応答性や安定性を向上させたスイッチン
グ電源回路に関する。

１次電圧を制御信号によってオンオフしトランスを介し
て２次側に伝えるような所謂ＤＣ／ＤＣコンバータ方式
のスイッチング電源回路が知られている。第１図、第２
図は、従来のこの種の回路秒１ｊを示す図である。第１
図について説明すると、１次電圧Ｅ１はトランジスタＱ
によってオンオフされ、トランスＴを介して２次側に伝
えられる。２次廻すに誘起された電圧は、ダイオードＤ
□、Ｄ２、インタ゛クタＬ及びキャパシタＣよりなる整
流平滑謹１路で直流に変換されＥＯとして出力される。

誤差増幅器１は出力Ｅｏと基準電圧ＥＲとを受け、偏差
（ｎｎ　−Ｅｏ　）に応じた信号を出力してＡ）レス幅
変換回路２にｆｌ＋ｌＪｊｊｌ　（Ｍｊ　＠をＪうえる
。パルス幅変換回路２は、誤差増重１″；：’、　１の
出力を受けてデー−ティ比りの信号を出力しトランジシ
スタＱを駆動する。

どＣ２１図に示す回路（１，２次（１ｉ！ｌ　４と流平
渭回路がダイオードＤ１とキャパシタＣとで渭旬戊され
ていることと、トランクＴの接続極性が異なる点を除い
て第１図と同じである。何れも負帰還ループに誤差増幅
器を用いる方式である。この秒の従来方式では、１次電
圧Ｅｉの大きさによって一巡のループゲインが変化する
ため鏡制御特性が大きく変化し、応答性や安定性が悪く
なるという欠点をイ〕している。このような欠点を除去
するためにｆ＋；ｌ；、１次’ｉｊ＋：圧Ｅ１によるフ
ィードフォワード制御を行え１ｃシよいが、１次、２次
間を更に電気的に絶縁しなければならない場合も住じｔ
ｌＦ’；成が複雑になってしまう。

本発明ζづ、このような点に鑑みてなされたものであっ
て、偏差（ＥＲ−ＥＯ）が０になるような制御の代わり
に基ｆ！４　ｉ１圧ＥＲと出力Ｅｏと４の比Ｅ□／Ｅｏ
が一定になるような制御を行わせるようにして、応答１
′１゛と安定性を向上させたスイッチング電源回路を実
現したものである。

以下、図面を参照して本発明の詳細な説明する。

第３図は、本発明の一実施例を示す電気的構成１′２１
である。第１図と同一のものは、同一の番号を付して示
す。３は出力ＥＯと基準電圧ＥＲとの比ＬＲ／Ｅｏを演
算する割算器、４は該割算器の出力を受けて所定の制御
演算を行う演算器である。該演算器はパルス幅変換回路
２に制御信号Ｅ。′（ｉｌ：与える。

このように＋ｉ？成された回路において（づ−１出力Ｅ
ｏはＥＯ冨ｆ（Ｄ）Ｅｉ　　　　　　　　　　　　　　
　（１）と４ｊｌ算の１１・ｆ造で表わすことができる
。ここでｔ　（Ｄ）は、デー−ティ比りの関数である。

従って、偏差（ｈＲＥｏ　）によって制御するよりも比
Ｅｎ／Ｅｏによって！：ｆｌφ１１する方がより適舒す
る。今、ｆ（Ｄ）がｆ（Ｄ）＝Ｄ／ｎ　　　（ｎ　：定
数）（２）と表わすことができるものとする。このとき
でトランジスタＱのオンオフ制御を行うものとする。＜
２）　＋　（３）　ｋ　（１）に代入すると、ＥＯは次
式で与えらノｉ、る　。

（４）式をＥｏについて”？　＜と、Ｅｏは次式で与え
られる。

ｍが大きければ／ＥＯさ−となシ、ＥｏをＥＲに一致せ
しめるような制ワ１１が行えることがわかる。比が一定
になるような制御方式にょノ１ば、偏差（Ｅｎ−Ｅｏ）
による制御方式上同様にＥｏをＥＲに一致せしめるとと
ができ、しかも直接Ｅ１の値によらないので、−巡ルー
プゲインがＥｌによらなくなり制御特性が変化しなくな
る。従って、応登性や安定性が悪く７することかない。

なお、（５）式中のは、オフセット比と呼ばれ１に近くなるはどオフセット
が小さいことになる。

第４図（−ｉ、本発明の他の実施例を示す゛１１ｉ気的
イ１り成因である。第３図と同一のものは、同一の番号
を付して示す。第４図では、割算器３の出力は対数変」
４器５により対数変換され、続く演算器４で所定の演算
を行った後、逆対数変換器６で逆変換されてパルス幅変
換回路２に制御（Ｆｉ号Ｅ。を与える。

このように構成された回路では、次式が成立する。

即ち、入力電圧Ｅ１が完全に分２１１され一巡ループ特
性がＥｉに依存しなくなるので、応答性や安定性が改善
される。なお、嶋４図の割算器５を省略して対数変換後
、差をとるようにしてもよい。

第５図Ｌｌ１、本発明の他の実施例を示す電気的構成図
である。第５図と同一のものは、同一の番号を付して示
す。図では、ＥｏとＥｌｌの割算とこの割算（ｉｔｉを
帰還信号Ｅ。と乗介する演算器７と、該演算器出力をサ
ンプ−リンダしてホールドするサンプルホールド回路８
が帰還回路をＡ″１４成している５、サンプルホールド
回路８の出力がパルス幅変換回路２の制御信号Ｅ。とな
る。Ｅｏはまだ、演ｎ器７の入力側に帰フ〜゛ｔされて
いる。このように構成された回路において、演算器７の
出力Ｅｃ’は次式で与えられる。

このＥｃ’を新しいデー−ティ比Ｄ’、Ｅｏ’ｉもとの
デー−ティ比りとすると、上式ははＥｏ　＝　Ｅｉ　Ｄが成立する。従って、図に示す回路の第１回目のサンプ
リングによる出力電圧Ｅｏ’は次式で表わされる。

即ち、２ル１回目のサンプリングで最終値ＥＲに達する
。かつ、図に示す回路はＥＲとＥＯの比ＥＲ／　Ｅｏに
基づいて制御信号を発生するので、第３図について説明
したと同様の制御効果が生ずる。なお、図に示した実施
例の他に、殊一定の条件の下にＫＥｃ／Ｅ。

（Ｋは定数）に基いて制御信号を発生させる方式％式％上述の実施例において、ＥｏがＥＲに一致した時点で、
誤差増幅器を用いた通常の制御方式に移行させるように
すると、前述したようなオフセットは生じない。

以上、詳細に説明したように、本発明によれば偏差（Ｅ
ｎ　−Ｅｏ　）がＯＫなるような制御の代わりに基準電
圧ＥＩｔと出力Ｅｏとの比ＥＲ／　Ｅｏが一定になるよ
うな制御を行わせて、応答性を向上させたスイッチング
電源回路゛を実現することができる。まだ本発明によれ
ば、１次２次間の絶縁が容易である。

【図面の簡単な説明】

第１図、第２図は従来回路を示す図、第３図は本発明の
一実施例を示す電気的（，１４成図、第４図、第５図は
本発明の他の実施例を示す電気的ｉｆ？成図成因る。１・・・誤差増幅器、２・・・パルス幅変換回路、３・
・・割算器、４・・・演算器、５・・・対数変換器、６
・・・対数逆変換器、７・・・演算器、８・・・サンプ
ルホールド°回路、Ｔ・・・トランス、ＤＩＩＤ２・・
・ダイオード、Ｌ・・・インダクタ、Ｃ・・・キャパシ
タ、ＥＲ・・・基準電圧、Ｅｉ・・・１次１１Ｌ圧。Ｍ１図第２図第３図第４図爪５図

Claims

【特許請求の範囲】

（１）１次電圧をパルス幅変換回路からの制御信号↓ によってオンオフしフンスを介１７て２次側に伝、え２
次電圧を平滑１７て出力するスイッチング電源回路にお
いて、出力電圧と基準電圧との比を演算する割専器と、
該割ｍ器の出力を受けて所定の演算を行い前記パルス幅
変換回路に駆動信号を与える演算器とを具備したことを
特徴とするスイッチング電源回路。
（２）　　前記演算性として割算器出力を所定の値に制
御演算するよりな（ｊｑ成のものを用いたことを特徴と
する特許請求の範囲第（１）項記載のスイッチング電源
回路。
（３）　　前記演算器として、割算器出力を対数変換し
所定の制御演算の後逆変換するような構成のものを用い
たことを特徴とする特許請求の範囲第（１）項記載のス
イッチング電源回路。
（４）　　前記演ｌｎ器として、割算器出力を４−一ル
ドシその出力を演算器入力Ｉｌｌに帰遠するような４１
０見のものを用いたことを特徴とする特許請求の範囲第
（り項記載のスイッチング電ｄ・；（回路。