JPS5910251A - リ−ドフレ−ム - Google Patents

リ−ドフレ−ム

Info

Publication number
JPS5910251A
JPS5910251A JP58089103A JP8910383A JPS5910251A JP S5910251 A JPS5910251 A JP S5910251A JP 58089103 A JP58089103 A JP 58089103A JP 8910383 A JP8910383 A JP 8910383A JP S5910251 A JPS5910251 A JP S5910251A
Authority
JP
Japan
Prior art keywords
mold
resin
lead frame
lead
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58089103A
Other languages
English (en)
Other versions
JPS6233748B2 (ja
Inventor
Kunihiro Tsubosaki
邦宏 坪崎
Kunihiko Nishi
邦彦 西
Keizo Otsuki
大槻　桂三
Takeshi Shimizu
猛 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58089103A priority Critical patent/JPS5910251A/ja
Publication of JPS5910251A publication Critical patent/JPS5910251A/ja
Publication of JPS6233748B2 publication Critical patent/JPS6233748B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の封正において用いるリードフレー
ムに関する。
周知のように、半導体装着、半導体集積回路装置の製造
において、子導体素子、ワイヤ、υ〜ド内端部等の主要
部をレジンでモールドする工程がある。
ところで、このモールドをトランスファモールドで行な
う際、第１図で示すように、レジンはリードフＶ−ム１
を挾持するモールド上型２およびモールド下型３からな
るモールド空間４内に向かってモールド下型３の上部に
設けられた注入口（ケート）５から勢いよく流入する。
しかし、注入口５は一般にモールド上型２またはモール
ド下型３０表面部分に設けられる。したがって、注入口
５はリードフレーム１の一面に位置することになり、流
入するレジンは注入口５に最も近いリード６に対して斜
方向に衝突する。この結果、リード６の一面（図では上
面）側に流れのかけができ。
レジンモールド後この位置に気胞（ボイド）７が発生す
る。この気胞７は水分の浸入の原因ともなり半導体装置
の耐湿性の低下を来し好ましくない。
したがって１本発明の目的は耐湿性の優れた半導体装置
を形成できるようにしたリードフレームを提供すること
にある。
以下実施例により本発明の詳細な説明する。
第２図は本発明の半導体装置の封正に用いるリードフレ
ーム８とモールド型９との関係を示す。
このリードフＶ−ム８は２本の平行な外枠１０と。
この外枠１０に直交しかつ両端をそれぞれの外枠１０に
繋がる平行な２本の内枠１１と、一方の内枠１１から延
び内枠１１と外枠１０とからなる枠の中心に位ａｆる矩
形のタブ１２を支持する屈曲したタブリード１３と、こ
のタブ１２に向がってそれぞれ両側の内枠１１から延び
る複数のリード１４と、それぞれのリード１４および外
枠１ｏとを直線的に繋ぐタイバー１５とからなっている
。
また、このリードフレーム８の一方の外枠１０の内周縁
であって、タイバー１５とタイバー１５との間の部分に
はレジン注入空間１６となるように切欠部が外枠ＩＯの
外周縁近くまで形成されている。
このような形状のリードフレーム８のタブ１２上に半導
体素子１７を取り付けるとともに、この半導体素子１７
の電極とリード１４の内端とをワイヤ１８で接続する。
つぎに、このリードフレーム８を第２図に鎖線で示すよ
うなモールド型９に装着する。このとき、第３図で示す
ように、リードフレーム８はモールド型９の上型１９と
下型２゜との間に挾持される。そして、上型１９と下型
２゜とによって形成されるモールド空間２１は第２図で
示すように、平行な２本の外枠１ｏおよび平行な２列の
タイバー１５とからなる矩形枠よりもわずかに小さく形
成されるようになっている。
一方、前記下型２０の中央上面九は溶融状態のレジンが
流れるランナー溝２２が設けられている。
そして、このランナー溝２２はリードフレーム８のレジ
ン注入空間１６の設けられた外枠１０の外縁部と重なる
ようになっている。この結果、ランナー溝２２とリード
フレーム８のレジン注入空間１６とは連通ずるようにな
る。また、第３図で示すように、外枠１０のレジン注入
空間１６の両側壁と上型１９の下面およびＦ型の上面と
によってレジン注入口（ゲート）２３が形成される。と
ころで、このゲート２３はリードフレーム８の板を部分
的に切欠いて形成され、その流出方向はり−ド１４の側
面に当たるようになっている。また。
上型１９の下面には溝が設けられ、下型２ｏと合せられ
るとモールド空間２１内の空気抜孔２４を形作るように
なっている。また、下ｇ２０には上下動するノックアウ
トピン２５が配置され、上昇してモールド空間２１内か
らモールド製品を押し出すようになっている。
つぎに１本発明のリードフレームを用いて半導体装置を
封止する方法について説明する。まず。
第２図および第３図で示すようにペレットボンディング
およびワイヤボンディングされたリードフレーム８をモ
ールド型９に取り付ける。その後。
ランナー溝２２に溶融したレジン２６を圧入すると、レ
ジン注入口２３を通ってモールド空間２１内にレジン２
６が勢いよく流入する。この際、前記ゲート２３から流
入するレジン２６は第３図の矢印２７．２８で示すよう
に２　リード１４の上面および下面に接触しながら流れ
る。また、リード１４の板厚は０．２５ｍと薄いことか
ら、流れのかげとなるところ、すなわち渦を巻くところ
もない。
このため、従来のようにモールドされたレジン内に気胞
が発生することはほとんどなくなる。
また、レジ７２６がモールド空間２１内を突き進むにし
たがって、モールド空間２１内の空気は反対側の空気抜
孔２４がら按けでる。この場合。
レジンはリードフレームの側面から注入されているため
、リード１４の上側にレジンが注入されていくスピード
と、その下側にレジンが注入されていくスピードとをほ
ぼ等しくできる。したがって上記上側に注入されるレジ
ンと上記下側に注入されるレジ／とがほぼ同時に空気抜
孔２４に達することになる。したがってモールド空間２
１内部に空気が残っている状態で上記空気抜孔２４がレ
ジンによってふさがれてしまうことがない、したがって
、空気抜を十分行うことができる。このため。
ボイドのないモールド部を形成することができる。
その後、レジン２６が凝固した後、上型１９を取り外す
とともにノックアウトピン２５を上昇させて、モールド
製品を取り出す。
このような実施例によれば、モールド内部に気胞が生じ
ないので、耐湿性の優れた半導体装置を得ることができ
る。
また、この実施例ではモールド型のランナー溝から支流
を設け、それぞれのモールド空間に連通ずるようにしな
くとも、単にランナー溝の一部とリードフレーム８のレ
ジン注入空間１６が部分的に重なり合うようにすればよ
い。したかって、モールド型の単純化、統一化が図れる
ことがら製曲価格が安価となる“実益がある。
また、リードフレームの外枠に設けたレジン注入空間１
６がゲートの一部を分担しかつそれは常に新しいのを使
つこととなるから、＊耗によってゲートの大きさが大き
く変化することはない。
さらに、リードフレームのレジン注入空間の幅を選択形
成することによって、所望の注入条件を得ることができ
る。例えば、レジン注入空間１６０幅を内枠１１まで広
げることもできる。したがって、モールド型の統一化汎
用性の増大を図ることができる。
なお１本発明は前記実施例に限定されない。
以上のように１本発明のリードフレームによれば封止時
、モールド内部に気胞が発生することを防止できるので
、耐湿性の優れた半導体装置を得ることができる。
また、本発明によれば、モールド型を安価に製造するこ
とができるとともに、汎用性を増大するこ゛とができる
などの効果を奏する。
【図面の簡単な説明】
第１図は従来の半導体装置の封止状態を示す一部断面図
、第２図は半導体装置の封正に用いる本発明に係るリー
ドフレームとモールド型との関係を示す一部平面図、第
３図は第２図ｉｆ線に沿う断面図である。 １・・・リードフレーム、２・・・モール）”上型、３
・・・モールド下型、４・・・モールド空間、５・・・
注入口（ゲート）、６・・・リード、７・・・気胞（ボ
イド）。 ８・・・リードフレーム、９・・・モール）”ＬＩＯ・
・・外ｅ、ｔｔ・・・内枠、１２・・・タブ、１３・・
・タブリード、１４・・・リード、１５・・・ダイパー
、１６・・・レジン注入空間、１７・・・半導体素子、
１８・・・ワイヤ、１９・・・上型、２０・・・下型、
２１・・・モールド空間、２２・・・ランナー溝、２３
・・・レジン注入０（ゲート）。 ２４・・・空気抜孔、２５・・・ノックアウトピン、２
６・・・レジン、２７．２８・・・矢印。 代理人　弁理士　　高　倫　明　天　　１９．）第　　
１　　図 第　　２　　図 」 声

Claims (1)

    【特許請求の範囲】
  1. リードフレームの外枠の内縁側にレジン注入用切込空間
    部を形成してなることを特徴とするリードフレーム。
JP58089103A 1983-05-23 1983-05-23 リ−ドフレ−ム Granted JPS5910251A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58089103A JPS5910251A (ja) 1983-05-23 1983-05-23 リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58089103A JPS5910251A (ja) 1983-05-23 1983-05-23 リ−ドフレ−ム

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP9028675A Division JPS59969B2 (ja) 1975-07-25 1975-07-25 半導体装置の封止方法

Publications (2)

Publication Number Publication Date
JPS5910251A true JPS5910251A (ja) 1984-01-19
JPS6233748B2 JPS6233748B2 (ja) 1987-07-22

Family

ID=13961547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58089103A Granted JPS5910251A (ja) 1983-05-23 1983-05-23 リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS5910251A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02135765A (ja) * 1988-11-16 1990-05-24 Matsushita Electron Corp 半導体装置用リードフレーム
FR2685813A1 (fr) * 1991-12-30 1993-07-02 Fierkens Richard Dispositif d'encapsulage en matiere plastique d'un cadre de conducteurs de circuit integre et procede d'encapsulage.
JP2015133363A (ja) * 2014-01-09 2015-07-23 株式会社カネカ 光半導体用リードフレーム、光半導体用樹脂成形体及びその製造方法、光半導体パッケージ並びに光半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5029672A (ja) * 1973-07-17 1975-03-25

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5029672A (ja) * 1973-07-17 1975-03-25

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02135765A (ja) * 1988-11-16 1990-05-24 Matsushita Electron Corp 半導体装置用リードフレーム
FR2685813A1 (fr) * 1991-12-30 1993-07-02 Fierkens Richard Dispositif d'encapsulage en matiere plastique d'un cadre de conducteurs de circuit integre et procede d'encapsulage.
JP2015133363A (ja) * 2014-01-09 2015-07-23 株式会社カネカ 光半導体用リードフレーム、光半導体用樹脂成形体及びその製造方法、光半導体パッケージ並びに光半導体装置

Also Published As

Publication number Publication date
JPS6233748B2 (ja) 1987-07-22

Similar Documents

Publication Publication Date Title
US4301464A (en) Lead frame and semiconductor device employing the same with improved arrangement of supporting leads for securing the semiconductor supporting member
US8674487B2 (en) Semiconductor packages with lead extensions and related methods
US5623163A (en) Leadframe for semiconductor devices
KR960026692A (ko) 반도체 패키지 및 그 제조방법
JPH0680706B2 (ja) キャリアテープ及びこれを用いた半導体装置の製造方法
JPS5910251A (ja) リ−ドフレ−ム
JP2911906B2 (ja) 半導体装置の製造方法
JPS59969B2 (ja) 半導体装置の封止方法
CN114883288A (zh) 引线框架结构及其制备方法、封装结构、芯片组件、终端
JP2525555Y2 (ja) 樹脂封止型半導体装置用リードフレーム組立体
JPS59169162A (ja) リ−ドフレ−ム
JP3016661B2 (ja) リードフレーム
JP2855787B2 (ja) 樹脂封止型半導体装置製造用金型並びにそれを用いた樹脂封止型半導体装置の製造方法
KR100653041B1 (ko) 반도체 패키지 제조용 리드프레임
CN217562562U (zh) 引线框架结构、封装结构、芯片组件及终端
KR100448432B1 (ko) 에어-캐버티 플라스틱 패키지용 성형 금형
JPH1154685A (ja) 半導体装置およびそれに使用されるリードフレーム
JP2939096B2 (ja) 半導体装置の封止方法
JP4086534B2 (ja) メモリーカードとその成形方法
KR200177346Y1 (ko) 반도체 패키지(semiconductor package)
JPS5843900B2 (ja) 封止装置
JPS6197955A (ja) リ−ドフレ−ム
JPS638130Y2 (ja)
KR100258876B1 (ko) 반도체 시험용 패키지의 제조방법
KR100473338B1 (ko) 반도체패키지용 리드프레임 및 그 봉지 방법