JPS5898894A - 磁気バブルメモリ素子 - Google Patents

磁気バブルメモリ素子

Info

Publication number
JPS5898894A
JPS5898894A JP56196803A JP19680381A JPS5898894A JP S5898894 A JPS5898894 A JP S5898894A JP 56196803 A JP56196803 A JP 56196803A JP 19680381 A JP19680381 A JP 19680381A JP S5898894 A JPS5898894 A JP S5898894A
Authority
JP
Japan
Prior art keywords
transfer path
film
magnetic
garnet
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56196803A
Other languages
English (en)
Inventor
Makoto Suzuki
良 鈴木
Hiroshi Umezaki
梅崎 宏
Hitoshi Ikeda
池田 整
「あ」玉 直樹
Naoki Kodama
Ken Sugita
杉田 「あ」
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56196803A priority Critical patent/JPS5898894A/ja
Publication of JPS5898894A publication Critical patent/JPS5898894A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、磁気バブルメモリ素子に関し、詳しくは、イ
オン打込みにより磁気バブル転送路を作成するイオン打
込み磁気バブルメモリ素子の中で、転送路の形状と磁気
バブル制御用導体の形状が異なる素子に関するものであ
る。
イオン打込み磁気バブルメモリ素子は、T、J。
Nel  son  、   et、  az、   
t+Design  of  Bubble Devi
ceEIemeuts Employing Ion−
■mplantedpropagation patt
erns”Be1l  System’I’echni
cal  JoM+al VOl、59. A 21)
229〜257に詳しく述べられている。膜面に垂直な
方向に磁化が向いている磁性ガーネット膜に選択的にN
e” 、l[(e” 、H2+などノイオンを打込み、
該磁性ガーネットの表面に歪を与える。歪の入った表面
層の磁化は、磁歪の逆効果により面内方向を向く。この
ようにして、磁性ガーネット表面に磁化が面内を向いた
部分と膜面に垂直な部分とを作る。この磁化が膜面に垂
直な一!まの部分、すなわち、イオンが打込まれていな
い部分が磁気バブル転送路となる。代表的な転送路は第
1図記号10に示すように数珠状をしている。このよう
な転送路10に対して面内に回転する磁界を印加すると
磁気バブルは転送路の縁に沿って移動し、磁界が面内で
1回転するごとに転送路の1周期分移動する。実際の磁
気バブル素子では、このような転送路の上に磁気バブル
の動きを制御する導体を形成する。     ウ 第1図において、記$1.2および9は、それぞれ非磁
性基板、ガーネット膜およびイオン打込み頒域を示す。
磁性ガーネット膜の表面にイオンが打込ま牡ない仲域を
選択的に作るには、通常磁性ガーネット膜の表面に金属
またはホトレジストなどで所望のバタンを形成したのち
、磁性ガーネット全面にイオンを打込む。このようにす
ると、金属またはホトレジスト々どからなるバタンの部
分にはイオンが打込せれない。従来のイオン打込み磁気
バブルメモリ素子の作製工程では、イオン打込み後該金
属神たはホトレジストなどでできたバタンを除去し、そ
の後必要な工程を行なっていた。
ところが、このようにして作製した素子においては素子
完成後磁気バブル転送路のバタンを通常の光学顕微鏡で
観察することはできないので、素子を検査するためのバ
タンの異常の有無の観察が困難である。
したがって、従来の素子においてはイオン打込み直後、
金属またはホトレジストなどの残っている状態において
転送路形状を観察しなければならない。このような従来
法では、素子作製の途中で観察をするために、不必要な
ごみや汚へを導入したり、検査の結果不良であった個所
を素子完成時まで記憶していなければならないなどの欠
点があった。
本発明はこのような従来法の欠点を除こうとするもので
ある。従来法を改良する方法として、イオン打込みのマ
スクとなった金属またはホトレジストなどのバタンを除
去することなく素子を作製する方法が可能である。しか
し、このような方法では、金属またはホトレジストなど
のバタンの厚さが犬きく凹凸が太きすぎ、その上に形成
するバタンか切断する、金属またはホトレジストなどの
バタンによりガーネットに歪が入り転送特性が悪くなる
等の欠点がある。
そこで、本発明はさらに上記の欠点を改良した方法を提
供するものである。すなわち、イオン打込みのマスクと
なる転送路バタンを形成した後、イオンを打込む前また
は後に該転送路バタンをマスクとしてガーネット表面を
エツチングしてガーネット表面に転送路バタンと同じ形
状の凹凸を形成する方法である。
イオンを打込み、イオン打込みのマスクとなった転送路
パタンを除去した後、ガーネットのイオンが打込1れた
部分と打込才れていない部分のエツチング速度に差があ
ることを利用してガーネット表面に転送バタンと同じ形
状の凹凸を形成することも可能である。また、イオン打
込み後イオン打込みのマスクとなった金属またはホトレ
ジストなどのバタンの一部をエツチングしその厚さを小
さくして残して置いてもよい。
このようにして転送路と同じバタンの凹凸を形成するこ
とにより、転送路の欠陥等を容易に検査することが可能
となる。
以下、本発明を実施例を参照にして詳細に説明する。
実施例1 周期4μmの数珠状転送路バタンを厚さ6000人のA
ll膜によって形成した後、次の条件でイオンを打込み
転送路をガーネット表面に形成した。
Ne” 180keV2X10”イオン/an2.10
0keV2×1016イオン/ cm 2゜ その後、
Auの転送路バタンをマスクにしてイオンミリングによ
りガーネット表面を300人エツチングした後、Auを
周知のエツチングによって除去した。この状態ではガー
ネット表面に転送路と同じ凹凸が刻tttでいる。上記
工程によって凹凸が形成さnたガーネット膜2の上に第
2図に示すような第1給縁層3、パーマロイ層4、第2
v!縁層5、導体層6、保護@7、ポンディングパッド
8を周知の方法によって形成して素子を作製した。この
ようにして作製したチップでは、転送路パタンを容易に
観察することができるので、転送路の欠陥を顕微鏡を用
いて検査することができた。寸だ、転送特性を従来のチ
ップと比較したが何ら差は見られなかった。
本実施例ではイオン打込み後にガーネットをイオンミリ
ングでエツチングしたが、イオン打込み前にエツチング
をしてからイオンを打込んでも同様の結果を得ることが
できる。
実施例2 実施19す1の方法によりガーネット表面にイオン打込
み転送路を形状した後、化学エツチングによりAuのパ
タンを除去する。その後、リン酸中にてガーネット表面
をエツチングした。この時のエツチング速度は、イオン
を打込んだ部分と打込んでいない部分では異なるので、
イオン打込み部と非打込本部で(はエツチングされる量
は異なり、ガーネット表面に凹凸ができる。本実施例に
おいては、80′Cの熱リン酸で1分間エツチングした
結果、イオン打込み部と非打込み部の間に約400人の
段差ができた。その後、実施例1に述べたような工程を
経て作製したチップでは、容易に転送路形状を観察する
ことができた。
実1@例]と2の場合、磁性ガーネットをエツチングす
るだめの磁気バブルの動作特性に影響が現われる。第3
図にイオン打込み部のエツチング深さと磁気バブル転送
のバイアス磁界マージンを示す。エツチング深さが10
00人を越えると急激にマージンが狭くなる。したがっ
て、エツチング深さは1000Å以下とすることが好ま
しい。
実施例3 イオン打込み時のマスクを第4図に示すようなMO/S
 iの積層構造により形成する。磁性ガーネット膜2の
上にSL膜11/’(e200人被着した後、MO膜1
2を600o人被着し、周知のホトリソグラフィ技術に
より数珠状パタンを形成した後所望のイオンを打込む。
その後、室温のリン酸硝酸水溶液によりMO膜12を除
去する。この際、Si膜11およびガーネット膜2は室
温のリン酸および硝酸にはほとんど浸蝕てれないため、
2o。
人のSi嘆2はそのまま残る。siからなるパタン2は
非イオン打込み部と同じ形状をしているので、Siのパ
タンを観察することにより非イオン打込み部の欠陥検査
をすることができる。実施例1に述べた工程を経て作製
したチップは第5図に示すような構造になっていて、容
易にsiのパタンを観察することができる。また、si
パタンの段差も高々200人でありその後の製造工程に
悪影響を与えること(はない。
【図面の簡単な説明】
第1図は従来のイオン打込み磁気バブルメモリ素子を示
す模式図、第2図、第4図および第5図は、それぞれ本
発明の異なる実施例を示す断面図、第3図は磁性膜のエ
ツチング深さとバイアス磁界マージンの関係を示す曲線
図である。 ■・・・非磁性基板、2・・・磁性膜、3.訃・・絶縁
膜、4・・・パーマロイ膜、6・・・導体膜、9・・・
イオン打込第 1  図 ’Mz   図

Claims (1)

    【特許請求の範囲】
  1. 1、磁気バブルを保持し得る磁性膜の所望表面頓域にイ
    オンを打込みによって形成でれた転送路パターンをそな
    え、該転送路パターンの縁部に沿って磁気バブルを転送
    するものにおいて、上記転送路パターンの厚さは上記転
    送路パターン以外の部分における上記磁性膜の厚さと異
    なることを特徴とする磁気バブルメモリ素子。
JP56196803A 1981-12-09 1981-12-09 磁気バブルメモリ素子 Pending JPS5898894A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56196803A JPS5898894A (ja) 1981-12-09 1981-12-09 磁気バブルメモリ素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56196803A JPS5898894A (ja) 1981-12-09 1981-12-09 磁気バブルメモリ素子

Publications (1)

Publication Number Publication Date
JPS5898894A true JPS5898894A (ja) 1983-06-11

Family

ID=16363902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56196803A Pending JPS5898894A (ja) 1981-12-09 1981-12-09 磁気バブルメモリ素子

Country Status (1)

Country Link
JP (1) JPS5898894A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6182491U (ja) * 1984-11-02 1986-05-31

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6182491U (ja) * 1984-11-02 1986-05-31

Similar Documents

Publication Publication Date Title
JP3390208B2 (ja) 半導体装置製造方法
JPS5816548B2 (ja) 微小電子装置を選択的に金属化するための方法
US6391744B1 (en) Method of fabricating a non-SOI device on an SOI starting wafer and thinning the same
JPS5898894A (ja) 磁気バブルメモリ素子
JPS5933962B2 (ja) 磁気バブル・ドメ−ン・チツプ
JPS58125289A (ja) 磁気バブル素子
JP2506019B2 (ja) 透過マスクの製造方法
JPH0613549A (ja) 半導体装置
JPS58130488A (ja) 磁気バブルメモリ素子の製造方法
US4578775A (en) Magnetic bubble memory device
JPS6289324A (ja) 半導体装置の製造方法
JPS5952867A (ja) 絶縁層に識別記号を刻設した半導体装置及びその製造方法
JPS63142585A (ja) イオン注入転送路形成法
JPS63202034A (ja) 半導体装置の製造方法
JPH05259011A (ja) 半導体装置およびその製造方法
JPS61131284A (ja) イオン注入バブルメモリ素子製造方法
JPS59168913A (ja) 薄膜磁気ヘツドのギヤツプ形成方法
JPS6189633A (ja) 半導体装置の製造方法
JPS6074111A (ja) 薄膜磁気ヘッドとその製造方法
JPS5939041A (ja) 半導体装置の製造方法
JPS5893342A (ja) 半導体装置の製造方法
JPS59197164A (ja) 半導体装置の製造方法
JPS6312131A (ja) 半導体装置の製造方法
JPS5827914B2 (ja) バブルメモリチツプパタ−ン欠陥修正方法
JPH0155574B2 (ja)