JPS5896455A - フアクシミリ受信機の記録方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ファクシミリ受信機における記碌方法に係シ
、特に、高速で伝送されてぐる画偉を記録するのに好適
である。

従来のファクシミリ受信機の記録方法は、受信部からの
１ライ／画備信号ごとに、紙を１ライン移動させる可変
速記録方法と、メモリを設けて１ペ一ジ分の画像信号を
メモリに一旦記憶したのち定時間間隔でメモリデータを
読み出、すとともに、紙を一定速度で搬送する一定速記
録方法となっていた。高速画債記録の場合、前者では、
紙搬送の駆動モータに高速応答が要求される。しかしな
がら、駆動モータの性能にも限界があるため、ある限度
以上の可変速記録は実現不可能である。また、このよう
な高性能のモータは、装置の大形化とコストが高くなる
。後者では、高速記録には適するが、連続記録の場合に
は、２ペ一ジ分のメモリが必要ある。その丸め大容量の
メモリを必要としコストが高くなる欠点があった。

ファクシミリ伝送におけるｌラインごとの画像信号は、
一定時間ごとに伝送されるのではなく、ランダムな時間
間隔で伝達される。この場合、最小時間間隔（最高記録
スピード刃は、回線の伝送能力で規定される。ファクシ
ミリ受信機における紙搬送駆動モータは、低速記録スピ
ードから、上記最高記録スピードまで確実に追従する性
能でなければならない。しかしながら、一般に駆動モー
タの停止から最高記録スピードに加速するのには相当の
時間を要する。高速ファクシミリにおいては、この加速
時間よりも短かい時間間隔て画債信号が伝送されてくる
ため、追従が困難とな、り記録ミスを生ずる。そこで、
この駆動モータの停止から最高記録スピードに加速する
までに、伝送されてぐる画倫信号をラインメモリに記録
して副走査速度を制御する連続可変副走査方式が発表さ
れてで。

いるが、これには、１ライ／づつのきめの細かい制御を
行うことができず、大まかな速度を指令するもので、原
則として副走査の停止動作がない。

不発ｇＡの目的は、ラインメモリの記憶ライン数に応じ
た速度パターンで紙搬送モータを制御することによシ、
１ライ／づつのきめの細かい速度制御を行なってファク
シミリ受信機の高速ＷＩｉ像記碌を実現するとともに安
価なファクシミリ受信機の記録方法を提供することにあ
る。

本発明の特徴とするところは、符号化されたファクシミ
リ信号を画像データに復調するための受信部、核受信部
からの信号によって可変速で作動する紙搬送部、紙に画
倫を作るための記録部より成る可変速副走査方式を用い
九ファクシミリ受信機において、画像データをライン単
位で一時記憶するラインメモリを複数僧設け、記憶・読
み出しの順序を、エンドレス方式とし、前記ラインメモ
リの記憶済みラインメモリ数を検出する記憶メモリ数検
出部とこの記憶済みラインメモリ数に対応させて紙搬送
部へ可変速度指令をあたえる速度指令部を設け、画像デ
ータを一旦ラインメモリに記憶したのち、記憶済みライ
ンメモリ数に対応した速度パターンで紙搬送速度を制御
するとともに、記録紙が１ライン移動するととべ前記ラ
インメモリから１ライ／単位で画像信号を読み出し記録
部において記録紙に画倫を記録するものである。

以下、本発明の一一轡例を第１図にょシ説明する。第１
図は静電式ファクシミリの受信機の構成を示す門記録紙
１を搬送するための機構部はローラ２、パルスモータ３
、フーリ４、ヘル）５％軸受６よりなる。パルスモータ
３により各ローラ２を回転し、ローラ間に挾さんだ記録
紙１を移動させる。記録紙８の移動量は、パルスモータ
３の回転ステップ角度に比例する。記録紙ｌに靜電潜儂
を帯電させるための記録部は多針電極７と多針電極ドラ
イバ８とからなり、多針電極７により記録紙１に静電潜
儂を帯電させる。多針電極７は、電極を等間隔に一直線
に配列したくので、この多針電極７には多針電極ドライ
バ８、リード線９により高電圧が加えられる。多針電極
ドライバ８は９メモリーＯからの１ライ／画偉データ１
１、同転送りロック１２、同スタートパルス１３から、
白黒画偉データに相当する電圧を多針電極７に加えるよ
うに動作する。

ファクシミリ信号を受信する受信部は、モデム１４、デ
コーダ１５よシなシ、モデム１４は、電送回線１６で送
られてくる変調ファクス信号を復調してディジタル信号
としてのファクシミリ信号１７に変換する。デコーダ１
５は、ファクシミリ信号１７から、手順に従って、１ラ
イン画儂データ１８、同転送りロック１９、同スタート
パルス２０、リセットパルス２１を発生する。

画儂信号を蓄積するメモリ１０は、第２図に示すように
、１×ｍビットのラインメモリ２２〜２４をｎ＋１個配
列し、デコーダ１５からの面憎データ１８を一時記憶す
る。２５は記録紙搬送パルスモータ３を制御する速度制
御部、２６は速度制御駆動回路を示す。第２図はメモリ
１０の槽底を示すもので、メモリライト制御部、メモリ
リード制御部お′よびｎ＋１個の２インメモリよシなる
。

メモリ１０の動作を第２図および第３図の動作タイムチ
ャートにより説明する。

メモリ書き込み部は、画儂データ１８をラインメモリに
記憶するための、ライトラインメモリ選択カウンタ２７
、同デコーダ２８、ライトアドレスカウンタ２９、同デ
コーダ３０よりなる。

ライトラインメモシ選択カク／り２７および同デコーダ
２８はｎ＋１個の２インメモリのうちの１つのラインメ
そすを選択するための書き込み可能信号３１を供給する
。ここでリード線３２ＦｉＯ〜ｎの書き込み可能信号ラ
インを示す。同カク／り２７は、リセットパルス２１で
カウント値が０になる。また、ライトカウントパルス３
３の立上りで＋１加算される。ライトカウントパルス３
３は、ライトアドレスカウンタ２９のライトアドレス信
号３４をデコーダ３０でデコードして得られる。すなわ
ち、カウンタ２９がｍビットカウントした時点で出力が
ＯＮになる。ライトアドレスカウンタ２９は、１ライン
分の画儂データｍビットを、選択したラインメモリに書
き込むためのライトアドレス３４を供給する。そして、
受信部のデ：ｆｆ−ダ１５からの１ライン画儂スタート
パルス２０で０にリセットする。カウントは、ｌライン
画儂転面憎ロック１９でカウントを実行し、ｍビットカ
ウントしてカウントは停止する。このメモリアドレス３
４は、セレクタ３５により、書き込み可能信号３１がＯ
Ｎの場合に選択され、ラインメモリ２２のアドレス３６
となる。また、ライトラインメモリ選択カウンタ２７は
、カウント値ｎの次には０にカウント値が変化する。こ
のようにして、−次９〜ｎのラインメモリに面憎データ
１８を記録する。

メモリ読み出し部は、０〜ｎのラインメモリ２２〜２４
に記録してめる面憎データを読み出すための、リードラ
イ／メモリ選択カウンタ３７、同デコーダ３８、リード
アドレスカウンタ３９、同デコーダ４０およびパルス発
振器４１よりなる。

リードラインメモリ選択カウンタ３７および同デコーダ
４０は、ｎ＋１個のラインメモリのうちの１つのライン
メモリを選択するための読み出し可能信号４２を供給す
る。ここで４３は０〜口の読み出し可能信号ラインを示
す。同カウンタ３７ハ、リセットパルス２１でカウント
値を０にセットできる。また、リードカウントパルス４
４の立上りで＋１加算される。リードカウントパルス４
４はリードアドレスカウンタ３９のリードアドレス信号
４５をデコーダ４０でデコードして得られる。また、リ
ードメモリアドレスカウンタ３９は、１ライン分の画儂
データｍビットを、選択したラインメモリから読み出す
ためのリードアドレス４５を供給する。同カウンタ３９
は速度制御部２５のメモリリード信号４６でＯにリセッ
トする。

そして、パルス発振器４１のクロックパルス４７でカウ
ントを実行し、ｍビットカウントした時点でリードカウ
ントパルス４４がＯＮになりカウントは停止する。この
メモリアドレス４５ｔｉ、セレクタ３５により、読み出
し可能信号４２がＯＮの場合に選択され一ラインメモリ
２２のアドレス３６となる。また、リードツインメモリ
選択カフ／り３７は、カウント値ｎの次には０にカウン
ト値が変化する。このようにしてメモリリード信号４６
が入力されるごとに順次０〜ｎのラインメモリの面憎デ
ータ４８を読み出す。なお、多針電極ドライバ８への入
力信号として、メモリリード信号４６を１ライン画儂ス
タートパルス４９として供給する。ｉ九、１ライン＊僚
転送りａツク５０としてクロックパルス４７と、リード
カウントパルス４４のインバータ５１で反転し九信号と
ＡＮＤを取った信号を供給する。さらに、ｌライン画儂
デ面憎４８を供給する。

次にパルスモータを制御する速度制御部２５について、
第３図〜第５図にょシ説明する。速度制御部２５は、メ
モリ１０のライトラインメモリ選択カウンタ２７のカウ
ント値５２、ライトラインメモリアドレスとリードメモ
リ選択カウンタ３７のカウント値５３、リードラインメ
モリアドレスから、記録ずみのラインメモリ数（ライト
ラインメモリアドレス−リードラインメモリアドレス）
を算出し、第４図に示すパルスモータ加減速パルスＶ−
）パターンニジたがって、パルスモータ３へ供給する駆
動パルス信号５４のパルス発生間隔を制御する。また、
同時にメモリ１ｏへのラインメモリ読み出しのメモリリ
ード信号５５を供給する。

まず、メモリ１０の記録済みラインメモリ数は、ディジ
タル減算器５６で算出する。この場合、比較器５７でラ
インメモリライトアドレス５２とラインメモリリードア
ドレス５３の大小を比較して、ラインメモリライトアド
レス５２が小さい場合には、ラインメモリライトアドレ
ス５２のＭＳＢ５８に１を立てて減算を行なう。この操
作により、減算器５６の出力は、常に正の値の記録済み
ラインメモリ数５９が算出できる。算出した記録済みラ
インメモリ数５９は、デコーダ６０でデコードされる。

デコーダ６０では、記録済みラインメモリ数５９が０の
場合にデコード出力６１を０にする。

このデコード出力６１は、ＵＰ−ＤＯＷＮカウンタ６２
を０にクリア、レートマルチプライヤ６３をリセットす
る。またゲート６４をＯＦＦにする。

一方、ディジタル比較器６５は、前述の記録済みライン
メモリ数５９とＵＰ−ＤＯＷＮカウンタ６２のカウント
値６６を比較する。その結果、記録済みラインメモリ数
５９〉カウント値６６ならば出力６７をＯＮ、記゛録済
みラインメモリ数５９〈カウント値６６ならば出力６８
をＯＮ、記録済みラインメモリ数５９＝カウント値６６
ならば出力６９をＯＮする、出力６７は、ＵＰ−ＤＯＷ
Ｎカウンタ６２をカウントＵＰに、出力６８と６９は、
ＯＲ回路７０でＯＲをとり、その出カフ１は、ＵＰ−Ｄ
ＯＷＮカウｙタロ２ｔ−力＋７ｙ）ＤＯＷＮにセットす
る。ＵＰ−ＤＯＷＮカウンタ６２は、ゲート６４のパル
ス出力、すなわち、メモリリード信号５５でＵＰ又ｔ！
ＤＯＷＮにカウントする。

こＯ比較器６５、ＵＰ−ＤＯＷＮカウｙ１６２の作用は
、記録済みラインメそり数の増加、減少を判定してパル
スレートの増加、減少を決定する。

ＵＰ−ＤＯＷＮカウンタ６２のカウント値６６は、ＲＯ
Ｍ７：ｔのアドレスを指定する。ＲＯＭ７１の記憶パタ
ーンの１例を第４図に示す。第４図において、横軸には
ＲＯＭアドレス（記録済みラインメモリ数〕が、縦軸に
はＲＯＭ内容（パルスレート）がとっである。カウント
値６６によりアドレスが指定されると、ＲＯＭ７１は、
その記憶に従ってディジタル出カフ２を出力する。レー
トマルチプライヤ６３は、このディジタル出カフ２の大
きさによシ、パルス発振器７３のパルス７４を分周した
パルス７５を発生するすなわち、・ディジタル出カフ２
が小さい場合には、パルス間隔の長いパルスをディジタ
ル出カフ２が大きい場合ＫＦｉ短いパルスを出力する。

このようにして、パルス出カフ５は、ゲート６４におい
て、記録済みラインメモリ数が０以外は、メモリリード
信号５５．１）２６に送られパルスモータ２を駆動する
。

このようにして、画像データを−Ｈメモリに記憶したの
ち記憶済みラインメモリ数に応じた速度パターンで記録
紙の搬送および面憎を記録することにより、高速で送ら
れてくる画備データに対して、記録紙を搬送する駆動モ
ータの応答性能に合わせた加減速パターンで同モータを
駆動することができる。

次に、第１図のメモリ１０の他の実施例を第６図に示す
。

第６図では、ラインメモリ１０１から１０２のｉ個を１
ブロツクとして、−共通のアドレスバス１０３を設けた
。このラインメモリのブロックがｊ個設けて°ろシ、第
２図と同一符号のものは同一部分を示す。

ライトラインメモリ選択カウンタ２７および同デコーダ
２８でセレクトされるｉ個のラインメモリへの書き込み
可能信号１０４から１６７を、０Ｒ１０８で加算して、
この１個の信号の内、いづれか１つＯＮであればセレク
タ１０９を動作させ、ライトアドレス３４を共通アドレ
スバス１０３へ供給する。このようにして、ラインメモ
リ１０１から１０２へ面憎データ１８を記憶することが
できる。

また、リードラインメモリ選択カウンタ３７、および同
デコーダ４ｏでセレクトされるｉ個のラインメモリへの
読み出し可能信号１１０から１１３を、０Ｒ１１４で加
算して、このｉ個の信号の内いづれか１つＯＮであれば
セレクタ１０９を動作させ、リードアドレス４５を共通
アドレスバス１０３へ供給する。このようにして、ライ
ンメモリ１０１から１０２へ記憶した面憎データを読み
出すことができる。

このように、ｉ個のラインメモリを１ブロツクとして、
書き込み又は読み出しを行なうようにメモ１Ｊｔ−１１
１成すると、セレクタ１０９の数を第２図では、ライン
メモリの数だけ必要としたのに対して、第６図では、ｉ
個のラインメモリに１個必要とするだけで、コートの低
減になる。

次に、パルスモータ速度制御部２５の他の実施例を、第
７図〜第９図に示す。

第７図は、マイクロコンピュータ１１５を用いた回路の
構成を示し、第８図は動作フローを示す。

第７図のマイクロコンピュータ１１５の構成はディジタ
ル信号入力部１１６、中央演算処理部１１７、記憶メモ
リ部１１８、ディジタル信号出力部１１９よりなる。デ
ィジタル信号入力部１１６は１　メモリ１０のライトラ
インメモリアドレス５２と、リードラインメモリアドレ
ス５３のディジタル量を中央演算処理部１１７に入力す
るための回路である。゛また、記憶メモリ部１１８は、
第８図に示す操作手順プログラムを格納するＲＯＭ（リ
ード・オンリー・メモリ）あるいは、入力データなどを
記憶するＲＡＭ（ランダム・アクセス出力、四則演算、
論理演算などを行なうところでおる。ディジタル信号出
力部１１９は、メモリ１０又は、パルスモータ駆動回路
２６ヘパルス出力１２０乞出力するための回路を示す。

第８図の操作手順を説明する。

まず、ライトラインメモリアドレス５２およびリードラ
インメモリアドレス５３を入力し、それぞれメモＩＪＭ
Ｉ、Ｍ２に記憶する。次に、記憶ずみラインメモリ数を
算出するために、ΔＡ＝Ｍ１−Ｍ２の引算を実行し、Δ
Ａ＝Ｏならば、メモリＭ３．Ｍ４をＯにセット、また、
Ｍ３カウントフラグをセットする。ΔＡ＜Ｏならば、Ｍ
１データのＭＳＢに１を立てて、再度、ΔＡ＝Ｍ１−Ｍ
２を実行し、ΔＡ＞０の記憶ずみラインメモリ数を算出
する。次に、記憶ずみラインメモリ数に応じたパルスレ
ートを持つパルスの発生を行なう手順に入る。

まず、現在の記憶ずみラインメモリ数ΔＡと過去の記憶
ずみラインメモリ数Ｍ３を比較する。引算ΔＢ；ΔＡ−
Ｍ３の結果、ΔＡ＞Ｍ３、すなわち、記憶ずみラインメ
モリ数ΔＡが増加の傾向にある場合には、Ｍ３＝Ｍ３＋
１を実行し、パルスレートを増加するように制御する。

逆に、ΔＡ〈＝Ｍ３ならば、記憶ずみラインメモリ数Δ
Ａが減少する傾向にあるので、Ｍ３＝ＭＳ−１を実行し
、パルスレートを減少させるよう制御する。所定のパル
スレートを持つパルスの発生は第９図に示すようにメモ
リＭ３の内容が示すメモリアドレスの内容を、タイマカ
ウントメモリＭ４にセットし、プログラムが一巡すると
とＫＭ４＝Ｍ４−１を実行し、Ｍ４＝Ｏになったところ
で、パルス出力をディジタル信号出力部１１９よシ出力
して行危う。

そして、Ｍ４＝Ｍ４−１の引算の結果％Ｍ４が０でない
ならば、プログラムは、先頭に戻る。また、Ｍ４＝０な
らば、Ｍ３カウ／トフラグをセットし１出力にパルスを
発生させて、先頭へ戻る。

コＣ）ように、マイクロコンピュータ１１５を用いても
複雑なパルスモータの速度制御ができる。

第１０図−にメモリの構成として、ファストイン−ファ
ーストアウトシフトレジスタ（ＦｉＦＯ）を用いた実施
例を示す。

第１０図において、画儂データ１８のｍビットを並列に
０段シフトするためのｐｉｐｏを１２１に示す。このＦ
ｆＦＯ１２１は、入力データコントロール部１２２とコ
ミュニケーションバス１２３、データシフトコントロー
ル部１２４とコミュニケーションバス１２５，１２６，
１２７、出力データコントロール部１２８とコミュニケ
ーションバス１２９およびｍビット、０段シフトレジス
タ１３０よ多構成される。このｐｆｐｏ１２１は、デー
タ入力信号１３１によシ、面憎データ１３２をシフトレ
ジスタ１３０に取シ込むと同時に、出力側のシフトレジ
スタまでデータを自動的にシフトする。つまり、入力し
たデータを出方側゛シフトレジスタより順次記憶させる
。この方法にょシ、出力側シフトレジスタより入力した
順序でデー、りを取シ出すことが出来る。

まず、受信部１５からの面憎データ１８は、シリアル−
パラレル変換シフトレジスタ１３３によりパラレルデー
タ１３２に変換する。シフトレジｘ　ｌ　１３３　Ｆｉ
、１儂スタートパルス２０でクリアされ、出力が０にな
る。また、同時に、Ｌ８Ｂレジスタに、１をプリセット
しておく。このようにすることにより、面憎データをｍ
ビット入力した時点でシフトレジスタ１３３のＭＳＢレ
ジスタに１がシフトされ自動的に面憎データがｍビット
シフトされたことがわかる。このＭＯＢレジスタの信号
１３４の立上りでワンショットマルチ１３５を動作させ
データ入力信号１３１を発生させる。

また、データの読み出しは、速度制御部２５のメモリリ
ード信号４６が入力されると、ＦｉＦ０１３６よりデー
タをパラレル−シリアル変換シフトレジスタ１３７にセ
ットする。そしてパルス発振器１３８の転送りロック１
３９によりデータをシフトする。シフトレジスタ１３７
のシリアル端子からは、画儂データ４８がシリアルに出
力される。こｎと同時に、記録部多針電極ドライノ（８
には１儂スタートパルス４９、同転送りロック１３９、
面憎データ４８が送られる。

また％ＰＩＦＯ１２１の記憶ずみシフトレジスタ数は、
ＵＰ−ＤＯＷＮカウンタ１４０により得られる。ＵＰ−
ＤＯＷＮカウンタ１４０は、データの入力時に、データ
入力信号１３１によシ＋１され、記憶数を加算する。ま
た、データの読み出し時にメモリリード信号４６により
−１され、記憶数を引算する。、このようにして、常に
、ｐｉｐ。

１２１へ記憶されている画儂データ数を求めることがで
きる。この記憶ずみシフトレジスタ数１４１の信号は、
速度制御部２５に送られ、前述、第３図の５９の信号に
和尚する。パルス発振器１４２は、ＦｉＦＯ１２１のデ
ータをシフトするためのクロック１４３を供給する。

次に本発明の他の実施例を第１１図により説明する。第
１１図“は、転写式普通紙ファクシミリの受信機の構成
を示し、第１図と同一符号のものは同一部分を示す。前
記受信機は、記録紙２０１を挾さむ、ローラ２０２、同
軸受２０３、プーリ２０４、ベルト２０５の構成で、パ
ルスモータ２０６の回転ステップ角度に比例した距離だ
け、記録紙２０１を移動させる。

ドラム２０７は、パルスモータ２０６で面憎データの１
ラインごとに駆動される。／＜ルスモータ２０６の１ス
テップ角度当りのドラム外面の移動量と、記録紙２０”
１の移動量は一致する。

記録の方法は、ドラム２０７の外面上に、静電気を膏び
る記録媒体２０８を付着させ、多針電極２０９により、
記録媒体２０８に、静電潜債を帯電させる。この静電潜
傷に、現債機２０９において、トナーを付着させる。そ
して、転写チャージャー２１０において、ドラム上のト
ナーを記録紙２０１に転写し、トナーを紙に付着させる
方法で面前を作成する。さらに、転写されずに残ったト
ナーは除電チャージャ２１１により除電し、クリーナ２
１２によりドラム表面よりトナーを取り去って、連続を
実行する。

この一連の記録方法におけるパルスモータの駆動には、
第１図で説明したメモリを用いた制御方法が好適であり
、第１図をなんら変更することなしに適用できる。

本発明によれば、受信した面憎データを一旦メモリに記
憶したのち、記録紙を搬送する駆動モータの応答特性に
合わせてメモリに記憶し九面憎データを徐々に読み出し
て、同モータを加速あるいは減速しなから記録を制御す
るようにしたので、高速で送られてくる面憎データに対
して、記録紙を搬送する駆動モータの応答性能に合わせ
た加減速パターンで同モータを駆動するこ、とができる
ので、１ラインづつのきめの細かい速度制御を行なって
面前記録を実現することができる上、メモリの容量も、
同モータが最高記録速度に達するまでの応答時間内に蓄
積するに必要なメモリ数だけで多量のメモリを必要とし
ないなどコストの点でも高速処理ファクシミリ受信機に
効果がある。

【図面の簡単な説明】

第１図は本発明の記録方法を適用した静電式ファクシミ
リ受信機の構成を示す図、第２図は本発明の方法におけ
るメモリ部の構成を示すブロック図、第３図は速度制御
部の構成を示すブロック図、第４図はパルスレート記憶
パターンの１９’ｌｌを示す図、第５図は各部動作波形
を示す図、第６図は本発明方法におけるメモリの他の構
成を示すブロック図、第７図は本発明方法にマイクロコ
ンピュータを用いた回路の１例を示す図、第８図は第７
図に示す方法による制御フローを示す図、第９図はパル
スレート記憶パターンの１例を示す図、第１０図はシフ
トレジスタを用いたメモリの１例を示すブロック図、第
１１図は本発明の記録方法を適用した転写式普通紙ファ
クシミリ受信機の構成を示す図である。 １０・・・メモリ、１１・・・画イ象データ、１５・・
・デコーダー、２２〜２４・・・ラインメモリ、２５・
・・速度制御部、２６・・・速度制御駆動回路。 ′￥３３　　図 ＲＵＭ了関し入　（記金東Ｋｒ千チイ山メモ、リフ友）
電５図 福？信ルイ１′−−−−−−−−−−−−−−−−［−
一一一一一一一一一一一一一一一■ ■　７　　図 猶　８　　図 第　９　図

Claims (1)

1. 【特許請求の範囲】 １、符号化されたファクシミリ信号を画像データに復調
   するための受信部、該受信部からの信号によって可変速
   で作動する紙搬送部、紙に画像を作るための記録部より
   成る可変速副走査方式を用いたファクシミリ受信機にお
   いて、画像データをライン単位で一時記憶するラインメ
   モリを複数個設け、記憶・読み出しの順序をエンドレス
   方式とし、前記ラインメモリの記憶済みラインメモリ数
   を検出する記憶メモリ数検出部と、この記憶済みライン
   メモリ数に対応させて紙搬送部へ可変速度指令をあたえ
   る速度指令部を設け、画像データを一旦ラインメモリに
   記憶したのち、記憶済みラインメモリ数に対応した速度
   パターンで紙搬送速度を制御するとともに、記鋒゛紙が
   １ライン移動することに前記ラインメモリから１ライン
   単位で画像信号を読み出し、記録部において記録紙に画
   像を記録することを特徴とするファクシミリ受信機の記
   録方法。 ２、、ｎ個より成るラインメモリの構成をに個のブロッ
   クに分け、ｎ／に個のラインメモリ数ごとに書き込みお
   よび読み出しを操作することを特徴とする特許請求の範
   囲第１項記載のファクシミリ受信機の記録方法。 λ　ラインメモリをｍビット構成、シフト段数ｎのジフ
   トレジスタで構成し、書き込んだデータをｎ段目の出力
   側より蓄積し、ｎ段目の出力データが読み出される毎に
   ｎ−１段目以下のデータを１段シフトするように制御し
   、シフトレジスタの記憶済み段数に応じてモータ速度制
   御パターンを発生させるとともに、１ライン紙が移動す
   る毎にシフトレジスタｎ段目のデータを読み出し記録部
   において紙に記録することを特徴とする特許請求の範囲
   １１１項記載のファクシミリ受信機の記録方法。