JPS5894227A - スタテイツクリセツト機能を有する不揮発性フリツプフロツプ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は保謹ｍ能を有する集積回路、祥しくは、記憶内
容をある時点で記憶エレメントに不揮発的にに憶するこ
とができ、また記憶されたデータに従って復元すること
ができるフリップ７０ツブに関する。

本発明によれば、電源がしゃ断された場合フリップフロ
ップに蓄積されていた情報を記憶し、電算が復旧し／ｂ
場合フリッツノロッゾをリセットすることができる。

本発明は、特にＭＯ８型デバイス、即ち半導体（Ｓ）上
の絶縁ｍｔ例えば酸化−〇）上に形成された導電ゲート
（例えば金＠Ｍ）を有するデバイスに関する。

本発明による保禮回路の目的は次の＋Ｒ能を達成するこ
とにある。

一動作の安全性、時に： ・不揮発性記憶エレメントへフリップ７０ツブの状ＩＦ
Ｊｉ（ｌ−書き込むこと。これは、いかなる動作状綿に
おいても常に可能である。

電源が不揮発性記憶エレメントの状綿から復元する時お
よび正確な指令が与えられた時フリップフロップを正確
にリセットすること。

・リセット段階中以外、記憶エレメントによりフリップ
７０ツブが影響を受けないこと。

−使用の谷易さ ・保護憎能に必要な特定の制御数の減少。

・記憶及びリセット段階の速さ、特に出来るだけ短かい
ことが必要な記憶化の速さ。

これらの心安性を満たすため、本発明は不揮発性記憶機
能を有する保護回路が連結され、記憶及びリセットの制
御をたった１本の制御ラインで行うことができるフリッ
プ７０ツブを提供するにある。

この目的を達成するため、本発明は、−源区圧（ＶＯＯ
）と基準電圧（Ｍ）間に接続され、２つの記憶分岐回路
が付加された相補４子Ｑ及びＱ　を有する従来型のＭＯ
８フリッゾツノッゾを有する不揮発性記僧フリツノフロ
ップ１に提供する。ｄピ憶分岐回路の各々は、眠気的に
プログラムし併るしきい埴暖圧を有するＭＯＳ）ランノ
スタ型の不揮発性１憚エレメントとＭＯＳ型のスイッチ
ングエレメントとの租ダリ接続回路を有する。谷スイッ
チングエレメ／トの端子は電源電圧に接続されている。

４１４１分岐回路の記憶エレメントの主端子の一方と制
一端子とは夫々−字Ｑ及びＱ　に僧絖されており、第２
分岐回路の記１ｍエレメントに関してはこの逆でろる。

スイッチングエレメントの制ｄｉ子は制御信号源に接続
されている。制御信号は次の機能、即ち、不揮発性記１
回路から独立したフリップフロップの正常の動作と、フ
リップフロップの状すの記憶化と、記憶と、フリップフ
ロップのりセツティング機能を行うため供給され、制御
電圧はこれらの幾つかの機能を行う段階に対し電源１圧
の変化に関連して変化するようになっている。

上記従来型のフリップフロップは例えば相補型Ｍ０８ト
ランジスタか或いはエンハンスメントおよびディスブレ
ーションｆｉＭＯ８）ランリスタかで構成されている。

記憶エレメントはＭＮＯＳ（金属−窒化物一酸化吻一半
導体）トランジスタであり、その＆仮はソースと接続さ
れて、）る。これらの紀遣エレメントは又浮動ゲート型
であり得る。

スイッチングトランジスタはＰチャネル絶縁ゲート型Ｍ
Ｏ８）う／リスタであり、記憶エレメントはＮチャネル
型である。本発明による不揮発性フリップフロップを４
つの段階、即ち、紀憚に無関係な正常制作、１偉化動作
、記憶中ｔ１ｈ作及びリセット動作について０Ｔ能にす
るため、区源硫圧は、フリップ７０ツブの従来の動作を
可能にするｉｔレベルと８己憧エレメントのしきい１直
を叢えるととを０丁症にする編２レベル間で叢わり得る
。また、電源電圧は除去され易く、そのために不１１１
［発性記１′Ｊ１装；ｔが設けられるのである。スイッ
チングエレメントに適用された制御信号は、スイッチン
グエレメントをターンオフし得る第１の１直とこれらの
エレメント會ターンオンし得る第２の櫃間で変わり侍る
。

フリップフロップの正常の動作段階中、Ｋｉ＆圧は第ル
ベルにめり、市Ｉ］＃信号はＷｋｌの１直にある。ｍｌ
儂化段階中、醸算峨圧は第２レベルにあり、制御信号は
第ｌの憧にとどまるか或いは第２レベルに追従する。紀
１段階中、区源鉦圧と制御信号とは零であるか或いは浮
動している。Ｍ恢に、リセット段階中、醸韓嵯圧は第１
レベルで僧元され、池乃制−傷号は、フリップフロップ
の正常の動作状標に達するために第１の値にまで太きく
なる前に、最初に第２の埴にある。

本発明の利点によると、フリップフロップの内容が記憶
化される面にのみ、記憶エレメントは動作サイクルにな
ることに注目さｎたい。フリツノフロラ！の状態が変化
する＠Ｖにれらのエレメントの状態は変化しない。この
特徴は、ＭＮＯＳ）ランリスタの動作サイクルが１０６
乃至１０１サイクルの範囲内の値に制限されるため、Ｍ
ＮＯ８ｍ）ランリスタが記憶エレメントとして用いられ
るときは特に重要である。

本発明は前記利点と、更に記憶化がたった１つの制御サ
イクルにより特に藺単に急速におこなわれるという利点
とを提している。

これらの目的、特徴及び利点を、本発明の他の利点等と
共に添付の図面に関する好適具体例の次の説明により祥
細に説明する。

フリップフロップを示す図では人力／出力導体と、接続
点Ｑ及びＱ　と接続されたフリップフロップの周辺装置
とは図示されていない。それらは従来の方法で配置され
る。

ｍ１図は本発明による回路の一般図式図である。

この回路は相補端子又は接続点Ｑ及びＱ　を含む従来型
の双安定フリップフロップをＭしており、上記接続点の
各々は２つの論理状態の一方又は他方を取り得るが、し
かし決してＦＪじ状態は取り得ない、このフリップフロ
ップはレリえば５ボルトの（＠ＶＯＯと例えばアースの
ような眉準亀圧Ｍ関に接続さｔしている。従って２つの
論理状ＤＱ及び壷 Ｑ　は電圧ｖ００か威いはアース電圧かに対応する１通
常のフリツノフロソゾ動作においては、電圧■００は遡
常約５１ルトでおる。

フリップフロップｌは揮発性フリップフロップ即ち、Ｈ
源ＶＯＯが除去されるとフリツノフロラ！の破後の状態
が失われる型式のものである。電算の除去以前に記憶さ
れていた岐恢の情報を保護する友め、各々１憚エレメン
ト２又は４と、匍」御スイッチ３又は５とを有する２つ
の記憶分岐が７リツゾフロツプに付加されている。とｎ
らの２つの記憶分岐はフリッグフロツノ出力の一方と電
圧ｖ００闇に接続されている。制御スイッチ３及び５ｔ
ま同じ制御電圧ＯＲを供給され、同時にオン或いはオフ
の状態にある。記憶エレメント２及び４は２つの電気的
にプログラムし侍るしきい＋１ｍ圧を有するＭＯＳ）う
／リスタであり、２つの主へ子と１つの劃一端子とを有
する。この制御端子はフリップフロップ１の相補端子の
一方に接続され、またこの相補端子の他方に主端子の一
方が接続されている。

保繰動作、即ち６己惜エレメント２及び４を迩切な挾り
にするために、畷障がしゃ断される直前に１圧ｖ００を
上昇させる。蹴Ａ［圧を自発的にしゃ断する場合これは
おこない易い。電諒畦圧が偶然にしゃ断される場合、電
妹区圧の低Ｆが慣出さｎるやいなや、雉期間の間七のよ
りな尚′１圧を供紹するための回路は知られており、こ
の場合、七の堝覗圧源は列えばデバイスのＳ密の動作中
にコンデ／すに供給されているのである。−ｔして、鍋
電圧が現れると、尚電圧はフリップフロップの接続点Ｑ
／ｉびＱ　間に印加され、各記憶エレメント２及び４の
制御端子と主端子の１方との１…で逆に作用する。記憶
エレメントのプログラマゾルしきい罎電圧がフリツプフ
ロツプの通常の動作域圧よりも＾い場合、これは一般に
通常のデバイスに見られる場合だが、この場合には記憶
エレメント２及び４を柑峙状仲にセットすることが可能
になる。

紀ＩＪ１エレメント２＆び４にｄ己１着された状す鱗に
よって、醸痒が僅１日した時フリツプフロツプをリセッ
トする方法についてＶま、説明を簡略化するため本発明
の好適美体例の説明と共に以下で眸細に説明する。

［暖気的にゾログラムし得るしきい値′醒圧弐ＭＯ８）
ランリスタ」型の記憶エレメントは、例えばＭＮＯ８（
金嬌−窒化吻−酸化物一半卑体）セルか、又は最近では
フロドックス（Ｆｌｏｔｏｘｌ　　トランジスタと呼ば
れるような浮動ゲートトランジスタである。実際には記
憶エレメント２及び４は、双安定フリツプフロツプｌを
構成するエレメントと一例して製造され傅るエレメント
の中から選択される。例えば、フロドックス型の浮動ゲ
ートトランジスタを用いる場合、現任ではより容易に両
立し得る技術はエンハンス型／デプレッション型Ｎチャ
ネルＭＯ８）ランジスタ型のＭＯ８技術である。代りに
、ＭＮＯ８記憶エレメントは現在では０Ｍ０Ｓフリツゾ
フロツプの製造と両立する。この後者の具体例について
は以下で一例として説明し、この具体例に関連して本発
明による不憚妬性記憶フリツノフロツプの動作モードを
祥細に説明する。

４２図に図示された具体例ではフリッグフロソ！ｌは相
補ＭＯ８）ランリスタ（０ＭＯ８）を有する。

ぞｎは４−りのトランジスタＴ１乃至Ｔ４を含んでおり
、トランジスタＴＬ及びＴ　３ｒｉＮチヤネル型であり
、トランジスタＴ！及びＴ４はＰチャネル型である。ト
ランジスタＴＩ及びＴ２Ｆｉアースと電源電圧ｖ００間
に百列接枕され、トランジスタＴ３及びＴ４も同様に接
続されている。トランジスタＴｌ及びＴ２のゲートはト
ランジスタＴ３及びＴ４のＰレイン／ノース接続点と接
続されており、トランジスタＴ３及びＴ４のゲートはト
ランジスタＴ２及びＴ１のソース／ドレイン恢絖点と慣
絖されている。トランジスタＴ３及びＴ４のゲートの接
続点に対応する端子ｄＱ　　で示され、トランジスタＴ
ＩＮびＴ２のゲートの接続点はＱで示さｎている。

このフリツプフロツプの動作についてはそれ自体公知で
あるのでここでは峰細に説明しない。本発明ではこのフ
リツプフロツプに２つの記憶分岐が付υ口されている。

接続点Ｑ　に接続された第１分岐はＰチャネルＭＯ８）
ランノスタＴ５と直列縁続されたＭＮＯＳエレメントＴ
ＭＩを含んでおり、このトランジスタＴ５の他端は電源
板圧ＶＯＯに接続されている。同様に接続点Ｑと一籾区
圧■ＣＯ間に１ｊｋｄｃされた第２分岐はＭＮＯＳニレ
メン）ＴＭ２とＰチャネルトランジスタＴ６とを含む。

Ｐチャネルトラン、ノスタＴ５及びＴ６のゲートは制＃
信号源ＯＲに相互接続されている。ＭＮＯ８２５ｆｉニ
レメン）ＴＭＩのゲートは４１！続点Ｑと接続されてお
り、エレメントＴＭ２のゲートは接続点Ｑ　と接続され
ている。トランジスタＴＭＩ及びＴＭ３１の各々のソー
スと基板は夫々接続点Ｑ０及び接続点Ｑに相互接続され
ている。第２図には又トランジスタＴＭＩ及びＴＭ２の
基板とドレイン端子間に現れる浮遊ダイオードが図示さ
れている。

１源端子■００と制ｔｈ１４４子ＯＲに印）Ｊｌｌされ
た電圧を図示する第３図に関連してこのデノ（イスの動
作について説明する。

通常の動作の段階Ｉでは、電算電圧ｖ００はνＵえば５
ｚルトのフリツプフロツプの通常の動作１圧である。制
＠ｌ傷号ＯＲは、トランジスタＴ５及びＴ６をターンオ
フするために、■００と同様例えば５メルトの建いレベ
ルにある。このｍ１ｚＷにおいては、ニレメン）ＴＭＩ
及びＴＭ２のゲートとソースー基板間に印カロされた電
圧は約５ボルトであって、これらのエレメントのしきい
１１ＪＬ状仲を変えるには不光分である０便って、トラ
ンジスタＴ５及びＴ６のターンオフにより記憶分岐はフ
リップフロッグの動作に実際上杉響を与えない。ヤれら
の肩−の影−はＭＮＯＳエレメントの存在により接続点
Ｑ及びＱ　での相伸キャ、ｅンタノスにある。本舛明の
ｔ＊な特徴によると注目すべ睡ことに、ＭＮＯＳエレメ
ントのグロダラム化ケ生起しないフリップフロッグの状
フ（の変化中これらのＭＮＯＳエレメントに印すロさｆ
した５ｉルトの電圧はこれらのエレメントの老化をうみ
出さない。これらの状態では、双安定フリップフロッグ
（は無限数の状態変化を提示し得る。

記憶化の段階璽では、端子Ｖ　ＯＣでの電圧は、ＭＮＯ
Ｓエレメントのしきい値酸圧に作用するように世」えげ
１８ボルトの漬準電圧である昼いレベルにまで瞬間的に
上昇する。同時に信号ＯＲは電圧■００に枕いて１８ボ
ルトにまで上る。この状綿では、ＭＮＯ８エレメエレメ
ント及び１Ｍ２のゲートとソース−４板間に１８ボルト
の正又は負の１圧が印加される０％にフリップフロッグ
のｍｔ後の状態でＱ”がｍレベル、Ｑが低レベルにある
と仮定すると、エレメントＴＭＩはそのゲート上に０ゼ
ルトの電圧を、七のソース及び基板上に１８メルトの電
圧を印加され、他方ニレメン）１Ｍ２は七のゲート上に
１８メルトの電圧を、そのソース及び基板上に０ゼルト
の′１圧を印加されている。従ってエレメ／）ＴＭＩは
低いしきい値−圧に、エレメントＴＭ２は高いしきいｔ
ｆＬｌに圧にプログラムされる。従って、０に等しいゲ
ート−ソース電圧に対シ、エレメントＴＭＩはデイゾレ
７ヨン状態にあり、即ちドレインとソース間でターンオ
フされており（低いインピーダンス）、他方エレメント
ＴＭ２は工／ハンスメント状態にあり、即ちドレイ／と
ソース間でターンオフされている（問いインピーダンス
）。トランジスタＴ５及びＴ６がブロックされているた
め靜＊流の比れがなくともこのｄ己億化段階は生じる。

使って回路の消耗は非常に低い。

この記憶化段ＩＶｆ、デバイスのＳ常の動作が復元され
ると、ＭＮＯＳエレメントに配憶された状態により記ｊ
化の時に存在する七の秋すに７リツゾフロツプをリセッ
トすることがｕｒ紺になる。しかし逼帛、１億化段階の
次には区源電圧ＶＣＯと制御丁ぎ号ＣＩＬが零レベルに
あるか或いは浮動している記憶段端層が峨く。

フリップフロッグをリセットするには、第３図の段１′
４１Ｆ／に図示するように、［源嵯圧■００は再び供給
され、信号ＯＲは零に維持される。前述した場合には、
エレメントＴＭＩは導ｌ［！ｌ状懐にあり、エレメｙ）
１Ｍ２はゾロツクされた状物にある。

ＶＯＯ［圧が上昇する間で、Ｐチャンネルトラノノスタ
Ｔ２．Ｔ４．Ｔ５．Ｔ６のしきい臘電圧Ｖ　ＴＰＫ達し
ない間は、ＰテヤンネルトランノスタＴ２．Ｔ４゜Ｔ５
及びＴ６はターンオフされたままにとどまる。

電圧■００がこの値■ＴＰを越えると、Ｐチャネルトラ
ンジスタは導通し始め、接続点Ｑ及びＱ　での電圧は上
昇する。次に第１記憶分岐（Ｔ５．ＴＭＩ）の導通状態
により接続点Ｑ　の電圧は電圧■ＣＣの増加に従い増加
し、フリップフロッグの動作によりトランジスタＴ１及
びＴ２のゲート上に反対の電圧を生起する。即ちトラン
ジスタＴ２はターンオフされ、トランジスタＴ１はター
ンオンされる。撒一点Ｑでの電圧は低く、接続点Ｑ　で
の電圧は高い、第４図には電圧■００の変化と共に電圧
（■　及び■Ｑ）の変化がより詳細に図示されている。

リセット段階中の動作は１８号ＯＲが０ボルトに維持さ
れることを心安とする。こ扛は、リセット！１５Ｆ、１
″４中、周辺装置の動作と関連し九間趙を生起する。事
実、１源電圧が少くともＮチャネルトラ／ノスタのしき
い値嵯圧Ｖｃ達しない限り、即ちトランジスタがターン
オンしない限り、電圧が零にとど筐ることを確かめるこ
とは困難である。そして、出力成吠点Ｑ及びＱ　　Ｆｉ
ｓいイノビーダンスの状すＩｃあり、電圧？決可するの
は容ｉｌ結合曳けである。従って開示されたデバイスは
スタティックリセットνであるが、ＭＮＯＳエレメント
により導入さ扛たオフセットが低い市り限された場合に
ダイナミックなものも無情されてはならない。時に接続
点Ｑ及びＱ　は浮遊ダイオード、トランジスタのキャハ
ンタ／ス、及び浮遊キヤ・（／タンスを介１゜てＶＯＯ
に追従し得る。−圧ｖＣＯの立上り時１１Ｊ１の咳が考
慮されねばならない。立上り時間が艮い場合、谷１件の
而が無視さｔ″Ｌ得る。

技術に関し、萬２図に示された回路はバルク上又は絶縁
基板上で０ＭＯ８挟術を用いることにより４成され得る
。絶縁基板の場合、トランジスタは当然ｑ、いに絶縁さ
れている。バルク技術の場合、Ｎチャネルトランジスタ
ＴＩ及びＴ３とＭＮＯ８Ｎチャネルエレメンエレメント
びＴＭ２とはＰ型領域に打込まれている。これらの狽域
は図示されたように、アースか或いはこれらの領域に言
まれるＮチャネルトランジスタのソースに接続されてい
る。浮遊ダイオード鐵域／承仮はある接合キャパ７タン
スを有しており、その破壊電圧は回路に印加された電圧
よりも尚く、その浮遊＃Ｌ流はどくわｒかである。

フリツノフロツノの幾つかの％ｖＩ１．を、籍に復元段
階中の動作の安全性を改良し侮る＠紀具体例の幾つかの
ｆ型について以下で説明する。

第５図は図示された変形例では、回路は一般に第２図の
回路と同じであるが、しかし２つのＰチャネルトラ／ノ
スタＴ７及びＴ８が夫々ＭＮＯ８）ランジスタＴＭＩ及
びＴＭ２のソースと接続点Ｑ０及び９間に付力口された
。′＃Ｌ源（圧ｖＯＣと信号源ＯＲ上の異なる段階中の
作用は第２図の作用と−じである。トランジスタＴ７及
びＴ８は７リツゾフロノゾの正常な動作段階中ゾロツク
さＡ、［つてＦ、４ＮＯＳエレメノトに対し接続点Ｑお
よびＱ　を絶縁させることにより接続点Ｑ及びＱ　上に
印加さ７する６縦性〈句をｌ鷹らすことをｐＴ吐にする
。トランジスタＴ？＆びＴ８のゲート上の市ＩＩ　ｍ　
ｔｇ号は、こＣらのトラ７ジスタが４′シしてなけｎげ
ならない記憶化段４１１中以外の全ての段階中の制御１
呂号Ｃ）ｔとＩＯＪじである。このｆ杉列ではフリツノ
フロツノのダイナミック特性が改良されるが、しかし２
つの追カロトラ／ノスタと’ｈＷの市１１ｍライ／とが
６９口さｎる。

躬６ｄには第２の髪形し１」が図示さ７している。この
回路は一般に第２図の回路と同じであるが、しかしフリ
ツノフロツノの１諒電圧■ＣＣと記憶分岐回路の供給−
圧ＶＤＣ！２に対し別個の４６ラインが設けられている
。この変形例の目的は、主にリセッティング中のフリツ
ノフロツノの負（ｔｊＴ２及びＴ４の作用を減らすこと
によりリセット８階中の動作の安全７性を改良すること
、即ち主１１ＣＩＪ上セットステップ中フリツノフロツ
ノの負＃ＩＴ２およびＴ４の作用を除去ことである。ヤ
して、記憶分岐回路が負荷を構成しているのである。リ
セット段階ｙ中、電圧■００は最初に浮動状帖にとどま
るのに対して、電圧ｖ００２は増加する。従ってフリツ
ノフロツノのリセット中、電流は負荷の中を循環し侍な
い。フリツノフロツノかりセントされる（ＶＯＯ２が例
えば５ゼルトに達する）時にのみ、電圧■ＯＣは（例え
ば５Ｉルトの）公称値にまで上り、この時、双安定フリ
ップ７０ツゾの負性を接続する。一度リセツティングが
なされ、制御叶１ｄ号ＯＲがＰチャネルトランジスタＴ
５及びＴ６をターンオンすると、′電圧ＶＯＯ２の値が
ＶＯＯよりも蘭くない限０嵯圧ＶＯＯ＄＋の値はり・１
Ｆ関係である。

第７図に図示された第３の変形例は負荷を絶縁させると
いう第２の変形例と同じ目的を有する。

この回路は一般に第２図の回路と同じであるが、しかし
２つのトランジスタＴ９及びＴＩＯが夫々−万ではトラ
ンジスタＴ１及び′Ｆ２間に、他方ではトランジスタＴ
３及び′Ｆ４１…に神人されている。

こｊＬらのトランジスタは１８号ＯＲに関し相補的な劃
−ｆＦ！号Ｃ８により制御される。従って、これらのト
ランジスタは接続点Ｑ＆びＱ　の負荷を絶縁させるリセ
ット段階中以外は富にターンオンされている。ＧＥって
、復元中の電圧■ＯＣの立上りの緻初の部分では、信号
ＯＲはトランジスタＴ５及び’ｒ　６　覧ター７オ／さ
ぜるためθボルトに維持さ７Ｌ、四方１ｄ吋ＯＲは、電
圧ＶＯＣがＰチャネルトランジスタの立−ヒリ電圧を越
えるやいなやトランジスタ］′９及びＴＩＯをターンオ
ンするために電圧ｖｃＯＫｍ＜。従ってトランジスタＴ
２及びＴ４により偶ｂ′Ｘ、さ２した負荷は接続点Ｑ及
びＱ　に対し絶縁されており、〜（ＮＯＳエレメントは
それらの立丘す電圧（それらの４電状暢）に従ってこれ
らの接続点の電圧を制御する。

第８図は本発明の別の具体例を示しており、ここでは従
来型のフリップフロップ１はもはや相補型ＭＯ８）ラン
ジスタを含んでいないが、しかしエンハンスメント型お
よびディル−７ヨ／型ＭＯ８）ランノスタの結合を言ん
でいる。このフリップフロツノは４つのＮチャネルトラ
／ノスタＴｌｌ乃至Ｔｌｊを言む。トランジスタＴｌｌ
及びＴ１２ｒｉｌ−ランジメタＴ１３陵びＴＬ４と同様
直タリ接続されている。トランジスタＴｌｌ及びＴ１３
はエンハンスメント型でｔり０、即ち七れらは遡４オフ
にあり、トランジスタＴ１ｇ及びＴ１４はゲイプレーン
ヨｙ　４．であり、即ちそれらは進゛繻オンにある。ト
ランジスタＴ１２及びＴ１３のゲートは相互に接続さｎ
ており、トランジスタＴｌｌ及びＴ１２のドレイ／／ソ
ース接続部に接続されている。トランジスタＴｌｌ及び
Ｔ１４のゲートはトランジスタＴ１３及びＴ１４リドレ
イン／ソ一ス接続部と相互接続されている。

１惜分岐（ロ）路と紀僧エレメントとは第２図に関する
前記説明と同様に接続されている。第８図に図示さｒた
双安定フリップフロップ１′ｉぞｎ自身公知でめる。ヤ
れをここで説明したのは本元明が神足の型のフリソゲフ
ロップの使用に限定されないという！＃実を強調するた
めである。動作の女全性を高めるため、しさい憧−圧Ｖ
　ＣＯが４Ｌ口し、リセッティングを乱すと直ぐにセル
（Ｔ１２．Ｔ１４）のｄ寓の負荷がターンオンさｎるた
め、この型の挟置と共に第６図の叢形を用いることが可
能である。従ってリセッティング中これらのディシレー
７：１ノ型の負荷を絶縁させることが望ましい。従来型
のフリップフロップがエンノ・ンスメント／デイル−ノ
ヨン型Ｎチャネルトランジスタの結合を用いる場合、現
在では記憶ニレメン）ＴＭＩ及びＴＭＺを構成する七の
ようなフリノゾフロノプ浮動ゲートトランジスタと結合
させることが技術的に量率である。

以上、不揮発性機能を得るための２つのｍｌ憧分岐回路
と結合されたフリップフロップについて説明してきた。

前記従来型のフリップフロツノはｉｊ杯型であり、又記
憶エレメントＴＭＩ及びＴＭＺの２つのしきい値開の紺
錬が減少し、他方これらのデバイスが老化する時でもイ
＾足し得るように作用するため出来るだけ対称的でなけ
ればならなかった。史に記憶分岐回路がない時ある状、
四に自動的にリセットされる非対称フリップフロップを
提供し侍、このフリップフロップと結合さノｔた記憶エ
レメントが低いインピーダンス状態にある時、このフリ
ップフロップを他の状態にリセットし得るｌ掴の記憶分
岐回路を七のような非対称７リツゾフロノプに結合させ
ることがＯＴ能である。七のような非対称フリップフロ
ップの制鉤モードは前記フリップフロップの劃−モード
と同じである。

このＯ１ｌ造の利点はシリコンの使用された表面が城少
することであるが、しかし欠点は非対称フリップフロッ
プは？Ｊ称的フリップフロップより本感度が低いという
ことであり、これは軸に七の↓うなフリップフロップは
満足し得る１作を提供するたメ、ＭＮＯＳエレメントの
オフ法帖とオン状態間のより大きな差を必資とするとい
うことを、痙味する。

ＯＴＩ記変形例は、第２図で性別に、第１図でより一般
的に図示された基本回路に加えらｎ得る変形例ＶＣすぎ
ない。当然本発明の範囲から逸れることなく朋の変形も
ｏＴｒｔｅでめ９、時に図示嘔れた変形を結合すること
もｏＴ舵である。

【図面の簡単な説明】

ｍ１図は本発明による不揮発性フリップフロップの一般
図式図、第２図は従来型のフリップフロップが相咄型Ｍ
Ｏ８）ランジスタを宮むことを待憚とする本発明による
デバイスの第１の具体例を示す説明図、Ｊ３図は悼々な
動作段階中デバイスに印力０され九−圧を示す図、第４
図は把憚段階後のフリップフロップ・・）リセッディン
グ甲デバイスに印加され九祇圧の変化を示す図、編５図
、第６図、・嶋７図は第ｌのＪ４坏例の変形を示す図、
第８図は従来型の７リツプフロツノが工／ハ／スメント
／ディプレーンヨン型ＭＯ８）ランノスタｔｆｆむこと
ヲ待偵とする本発明によるデバイスの第２の具体例を示
す図である、 ｌ・・・フリップフロップ、２　、４　山ｋｔ［エレメ
ント、ａ、ｓ−スイッチ、ＴＩ、Ｔ２．’ｌ’３．Ｔ４
．’［’５゜Ｔ６．ＴＭＩ　、ＴＭト・・トランジスタ
。 代理人Ｐｍ直今　　村　　　　元 ■ＣＣ

Claims (1)

1. 【特許請求の範囲】 ｆｒ）　　−源電圧と徳準電圧間に接続された相補接続
   点Ｑ及びＱ　を南゛するＭＯ８トランジスタフリノグフ
   ロツゾを具備し九不１４発性記儂フリツゾ７０ノゾであ
   って、上記不揮発性記憶フリップフロップは、各々が不
   揮発性紀１エレメント（−気的にグロダラムし得るしき
   い値電圧を有するＭＯＳ）ランリスタ）とＭＯＳ）ラン
   ジスタ型のスイッチングエレメントとの直列接続回路か
   らなる２つの記憶分岐回路を有しており、上記各スイッ
   チングエレメントの端子は電源電圧に接続されており、
   上記分岐回路の第１分岐回路の記憶エレメントの主層子
   の一方と制御端子とは夫々上記接続点Ｑ及び接続点ＱＫ
   接続されており、上目己分岐回路の第２分岐回路の記憶
   エレメントの主費端子の一方と劃一端子とは夫々上記接
   続点Ｑ　及び接続点Ｑに接続されており、両スイッチン
   グエレメントの各ＦｂｌＪ御端子上端子信号源に接続さ
   れており、史に、上記不揮発性記憶フリップフロップは
   、フリップフロップの正常動作、７リツグフロツグの状
   暢の記憶化、不揮発性記憶、フリツノ７０ツブのリセッ
   ト機能を達成するために制御信号に関連して電源電圧を
   変える丸めの手段を有することを特徴とする不揮発性記
   憶フリツゾフロツ！。 （２）上記ＭＯ８）う／ジスタフリップフロツノは相補
   形トランジスタを有することを特徴とする％、ｆ’Ｆｄ
   求の範囲第１項にに２畝の不揮発性記憶７リツグフロツ
   ！。 （３）上記ＭＯ８）ランジスタフリップフロップはエン
   ハ／スメントデイ！レーション型トランジスタを有する
   ことを特徴とする特許請求の範囲第１項に記載の不揮発
   性記憶フリップフロップ。 （４）　　−ヒ紀ｉピ１エレメントはＭＮＯＳ型であり
   、七の基、＆は七のソースに接続されていることを特徴
   とする特許請求の範囲第２項に記載の不揮発性に２ｔｉ
   ｉフリノゾフロツゾ。 （５）　　上ｄ己６己僧エレメントは浮動ゲートＭＯ８
   型であることを特徴とする特許請求の範囲第３項にに２
   畝の不を発性記憶フリップフロップ。 （６）　　上ｄ己スイッチングエレメントはＰチャンネ
   ル型ＭＯＳトランジスタであり、ｂ己億エレメントはＮ
   チャンネル型ＭＯ８）う／２スタであることを特徴とす
   る特許請求の範囲・君１工員にｄ上載の不揮発性紀惜フ
   リッグフロツノ。 （７）電源電圧は不揮完配１１１フリソゾフロノゾの正
   常の動作のための第ルベル、記憶エレメントを適切な状
   仲に設定するだめの第２レベル、或いはしゃ断された基
   準′１圧にあり、制御信号はスイッチングエレメントの
   ターンオフヲ可能にするＭｌの櫨と、これらのエレメン
   トのターンオンをｏｆＷｅにする５ｇ２の；直との１１
   ５でに化することができ、不揮発性紀僧フリッグフロソ
   ゾの正常の動作期間中は、電源電圧は第ルベルにあり、
   １ｔｉｌＪ呻信号は第１の値にあることを軸値とする％
   ！Ｉｆ８ｊｌ求の範囲第１項に記載の不揮発性記憶フリ
   ツプフロツプ。 （８）　　記１麓化の段階中、電源電圧は制御１号と共
   に第２レベルにあることを特徴とする特許請求の範囲第
   ７項にｂ上載の不憚晃性記１ノリングフロソゾ。 （９）記憶段階中、Ｔｔ電源電圧制御信号の値とは土建
   であることを特徴とする請求 ７墳に記載の不揮発性記１フリツゾフロツプ。 （１０　　０ｉ元段階中、制＠信号は徐々に第１レベル
   にまで上り、他方制御信号は最初に第２の値にあり、そ
   れから、一度竃源電圧が一立されると、第１レベルに対
   応する第１の値になることを特徴とする特許請求の範囲
   第７唄に記載の不揮発性に．憚フリツプフロツプ。 αυ　史に、紀憧エレメントの各々と接続点Ｑ及壷 びＱ　間に夫々配役された第２のＰチャネル間０８トラ
   ンジスタが設けられて＆リ、これらのＭＯＳトランジス
   タのダートに印加される電圧Ｕ記道化段階中以外の制御
   信号の瀘と同じで廓ることを時愼とする特許請求の範囲
   第６墳に記載の不揮発性記憶フリップフロップ。 （６）第１分岐回鮎と第２分岐回路とは不揮発性に憶フ
   リツノフロツゾの上紀駐源′亀圧にではなく、別の竃ａ
   ｔ圧に接続されー〔おり、この別の供給電圧の値は、こ
   の直が上記不揮発性記憶フリップフロップの電源電圧の
   立上り繭に上る上記復元段階中以外は重要でないことを
   ％黴とする時１ｆ’ＦｇｌＩＩ求の範囲第６横に記載の
   不揮元性記憶フリツプフロツプ。 （自）更に、相補トランジスタを有するフリップフロッ
   プの各分岐回路を構成している相補トランジスタ間に追
   ７ＪｆＩＰチャネルトランジスタを有しており、これら
   の相補形Ｐチャネルトランジスタはスイッチングエレメ
   ントに印加さ扛た制りｌｌＩ４ｌ傷号に対して相補的な
   制御信号により制御されることを特徴とする特Ｗ！ｆ請
   求の範囲第２項又は第６項に記載の不揮発性記憶フリツ
   ゾ７口ノ！。 ０４　　記憶分岐回路の１方が除去されていて、残りの
   記憶分岐回路が作動しない所足の状態、即チｄ己憧エレ
   メントが尚いインピーダンス１７１６所定の状態にリセ
   ットされるように、上ｍｌＭＯＳトランジスタクリップ
   フロツプが非対称１しに構成されていることを特徴とす
   る％許情求の範囲第１項に記載の不揮発性記憶フリップ
   フロップ。