JPS5893355A - マザ−ボ−ド型セラミツクパツケ−ジ及びその製造方法 - Google Patents
マザ−ボ−ド型セラミツクパツケ−ジ及びその製造方法Info
- Publication number
- JPS5893355A JPS5893355A JP19245681A JP19245681A JPS5893355A JP S5893355 A JPS5893355 A JP S5893355A JP 19245681 A JP19245681 A JP 19245681A JP 19245681 A JP19245681 A JP 19245681A JP S5893355 A JPS5893355 A JP S5893355A
- Authority
- JP
- Japan
- Prior art keywords
- package
- sheet
- motherboard
- hole
- printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000002184 metal Substances 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 229910000679 solder Inorganic materials 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 7
- 238000004080 punching Methods 0.000 claims description 6
- 239000000843 powder Substances 0.000 claims description 5
- 239000000853 adhesive Substances 0.000 claims description 4
- 230000001070 adhesive effect Effects 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 3
- 239000011347 resin Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000005245 sintering Methods 0.000 claims 1
- 150000002739 metals Chemical class 0.000 abstract 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体素子搭載用パッケージを搭載す短絡欠陥
を解消した構造改良とその製造方法に関するものである
。
を解消した構造改良とその製造方法に関するものである
。
このマザーボード型パッケージは高密度集積回路搭載用
として熱放散性や取付を容易にするために用いられるも
のであり、主にミニコンピユータ−関係に使用されてい
る。
として熱放散性や取付を容易にするために用いられるも
のであり、主にミニコンピユータ−関係に使用されてい
る。
このパッケージの構造について、第1図に示し。
A図はマザーボードパッケージの上面平面図でB図は半
導体素子搭載用パッケージの裏面平面図で0図は半田等
で接着搭載したA及びB図のそれぞれ線に−に’と線L
−L’よりの断面側面図である。
導体素子搭載用パッケージの裏面平面図で0図は半田等
で接着搭載したA及びB図のそれぞれ線に−に’と線L
−L’よりの断面側面図である。
この従来のマザーボードパッケージ1の上面に素子搭載
用パッケージ5を接着搭載する金属化面2が、パッケー
ジ5の金属化面6と同位置で同個数設置されていて、こ
の金属化面2は約0.5 X 1.2X0.02〜0.
10hm寸法であり、隣の金属化面との間隔寸法は約0
.3 wm’・である、この金属化面上に半。
用パッケージ5を接着搭載する金属化面2が、パッケー
ジ5の金属化面6と同位置で同個数設置されていて、こ
の金属化面2は約0.5 X 1.2X0.02〜0.
10hm寸法であり、隣の金属化面との間隔寸法は約0
.3 wm’・である、この金属化面上に半。
田等の金属を溶着して素子搭載用パッケージ5を接着搭
載するために、溶着した半田等が迫り出して、隣位置と
の間隔がより小さくなり1通電使用中に短絡する事故が
唇1発生した。
載するために、溶着した半田等が迫り出して、隣位置と
の間隔がより小さくなり1通電使用中に短絡する事故が
唇1発生した。
本発明は以上の欠点を解決するために成された構造改良
と能率及び作業性を考慮したその製造方法であり、その
要旨は特許請求の範囲に記載した内容によるものである
。
と能率及び作業性を考慮したその製造方法であり、その
要旨は特許請求の範囲に記載した内容によるものである
。
本発明では、半導体素子搭載用パッケージとそわを搭載
するマザーボードパッケージの接着位置である両端子の
金属化部またはマザーボードパッケージのみの端子金属
化部を凸状のセラミック突起頂面上に形成して、半田等
で溶着した時でも隣位置との金属間の距離が大きく、か
つ電流の放電し番ζくい段差の絶縁のために通電使用中
の短絡事故の発生が殆んど解消出来た。またその製造方
法では、グリーンシートと同一材質のペーストを導通す
るスルーホールの孔を残して30〜1000μmの厚さ
で凸部を印刷形成し、その孔と凸部の頂面上に金属粉末
をペースト状にしたインキを印刷にて端子部形成と孔埋
めを同時に行って製作するか。
するマザーボードパッケージの接着位置である両端子の
金属化部またはマザーボードパッケージのみの端子金属
化部を凸状のセラミック突起頂面上に形成して、半田等
で溶着した時でも隣位置との金属間の距離が大きく、か
つ電流の放電し番ζくい段差の絶縁のために通電使用中
の短絡事故の発生が殆んど解消出来た。またその製造方
法では、グリーンシートと同一材質のペーストを導通す
るスルーホールの孔を残して30〜1000μmの厚さ
で凸部を印刷形成し、その孔と凸部の頂面上に金属粉末
をペースト状にしたインキを印刷にて端子部形成と孔埋
めを同時に行って製作するか。
または所要厚さ30〜1000μ扉のグリーンシートに
各スルーホールを穿設し、その孔埋めとシート上の全面
に金属粉末のペーストを印刷と圧入を同時に行って、打
抜用型で打抜きと同時に接着して頂面上に印刷された端
子凸状の突起部を形成する以上こわらの形成方法では1
作業時間もあまり掛らず作業性も容易であった。
各スルーホールを穿設し、その孔埋めとシート上の全面
に金属粉末のペーストを印刷と圧入を同時に行って、打
抜用型で打抜きと同時に接着して頂面上に印刷された端
子凸状の突起部を形成する以上こわらの形成方法では1
作業時間もあまり掛らず作業性も容易であった。
以下、実施例により詳細に説明する。
実施例1
第3図は積層接着して製作するマザーボードパッケージ
の8個取りを1個の一部斜視図に省略して示したもので
あり、A図が本発明の構造で積層した時、最上層に位置
するもの、その線M−M′よりの断面図をB図に示す、
C,D、Eの各図は積層順序に従って示したもので0図
とD図の間に配線を形成された3層が省略されている。
の8個取りを1個の一部斜視図に省略して示したもので
あり、A図が本発明の構造で積層した時、最上層に位置
するもの、その線M−M′よりの断面図をB図に示す、
C,D、Eの各図は積層順序に従って示したもので0図
とD図の間に配線を形成された3層が省略されている。
厚さ0.7 wx、のグリーンシートを150X13Ω
−寸法に裁断して図示していない位置合せ孔を端面位置
に穿設したちの7枚を準備する。その内の5枚に各々違
った規定位置にスルーホールを穿設し。
−寸法に裁断して図示していない位置合せ孔を端面位置
に穿設したちの7枚を準備する。その内の5枚に各々違
った規定位置にスルーホールを穿設し。
その孔にW金属粉末をペースト状にしたインキにて孔埋
め34を行い、その3枚のシート表面にC図に示すよう
な細線で各々違った位置に上記と同じWインキにて配線
32を形成し、また別の1枚とスルーホールを設けてい
ない1枚の計2枚にD図に示すような大巾の配線36を
形成する。またスルーホールに孔埋めした1枚のシート
にはA図に示すWインキでの印刷面20とB図に示すシ
ート表面の、孔埋め24を中心にして一辺を0.4 t
mの正方形状で印刷面25を形成し、その上面にグリー
ンシートと同一材質のペーストにて、中央部にスルーホ
ールとなる孔形状を残して凸状22の0.7 X 1.
5 X O,05h1法を印刷法で形成し1次にその孔
と凸部の頂面上にWインキにて端子部23の形成と孔埋
め248を同時に行って形成した。
め34を行い、その3枚のシート表面にC図に示すよう
な細線で各々違った位置に上記と同じWインキにて配線
32を形成し、また別の1枚とスルーホールを設けてい
ない1枚の計2枚にD図に示すような大巾の配線36を
形成する。またスルーホールに孔埋めした1枚のシート
にはA図に示すWインキでの印刷面20とB図に示すシ
ート表面の、孔埋め24を中心にして一辺を0.4 t
mの正方形状で印刷面25を形成し、その上面にグリー
ンシートと同一材質のペーストにて、中央部にスルーホ
ールとなる孔形状を残して凸状22の0.7 X 1.
5 X O,05h1法を印刷法で形成し1次にその孔
と凸部の頂面上にWインキにて端子部23の形成と孔埋
め248を同時に行って形成した。
以上にて形成した各シートと最下段に位置するE図に示
す無印刷シートとを積層接着して、!!断し、その側面
部に取り出し端子部をWインキにて印刷形成層、300
℃中で樹脂抜きしてから1500℃の水素と窒素の混合
ガスからなる雰囲気中で1時間焼結して目的の製品を得
た。また半導体素子搭載用パッケージも同様にして作成
する。
す無印刷シートとを積層接着して、!!断し、その側面
部に取り出し端子部をWインキにて印刷形成層、300
℃中で樹脂抜きしてから1500℃の水素と窒素の混合
ガスからなる雰囲気中で1時間焼結して目的の製品を得
た。また半導体素子搭載用パッケージも同様にして作成
する。
実施例2
積層する最上層のみを残して他層は総て実施例1と同様
にして製作した。
にして製作した。
最上層の形成方法について第4図の一部斜視図と断面図
に示し、A図とB図に示す加工シートをC図の断面図に
打抜きと接着状態を示したものである。先づ厚さ0.0
5閣のグリーンシートを裁断して、その規定位置にスル
ーホールを穿設し、そのシート表面にWインキにて全面
に印刷層42と孔埋め43の圧入を行いA図に示すもの
を製作する。また別にグリーンシート44にスルーホー
ルを穿設し、その孔埋めをWインキにて行い、そのシー
ト上面にWインキにて印刷面4oと孔埋め箇所を中心に
して一辺0.4 mにて正方形の印刷面45を形成した
B図に示しんものを製作し、その印刷面45の上面に接
着液を塗布した。次にC図の断面図に示すように打抜き
金型板48の上面に上記A図に示す加工シート41を規
定位置に載置し。
に示し、A図とB図に示す加工シートをC図の断面図に
打抜きと接着状態を示したものである。先づ厚さ0.0
5閣のグリーンシートを裁断して、その規定位置にスル
ーホールを穿設し、そのシート表面にWインキにて全面
に印刷層42と孔埋め43の圧入を行いA図に示すもの
を製作する。また別にグリーンシート44にスルーホー
ルを穿設し、その孔埋めをWインキにて行い、そのシー
ト上面にWインキにて印刷面4oと孔埋め箇所を中心に
して一辺0.4 mにて正方形の印刷面45を形成した
B図に示しんものを製作し、その印刷面45の上面に接
着液を塗布した。次にC図の断面図に示すように打抜き
金型板48の上面に上記A図に示す加工シート41を規
定位置に載置し。
また金型板48の下面に上記製作したB図に示すシート
44を規定位置に載置して、打抜金型棒49によりシー
ト41を打抜くと同時に下面に載置したシート44の印
刷面45を中央にて圧着し、成形した。
44を規定位置に載置して、打抜金型棒49によりシー
ト41を打抜くと同時に下面に載置したシート44の印
刷面45を中央にて圧着し、成形した。
以上の形成したシートを実施例1と同様にして積層接着
して、裁断し、側面印刷して樹脂抜き后焼結して目的の
製品を完成した。
して、裁断し、側面印刷して樹脂抜き后焼結して目的の
製品を完成した。
本発明は以上の方法で製作した端子金属化部を凸状のセ
ラミック突起頂面上に形成したマザーボード型セラミッ
クパッケージであるために通電使用中の短絡等の事故が
殆んど発生しないものである。
ラミック突起頂面上に形成したマザーボード型セラミッ
クパッケージであるために通電使用中の短絡等の事故が
殆んど発生しないものである。
第1図は従来のマザーボード型パッケージであり、/1
g!曽ザーボードパツケヤジの上面L B図は半導体素
子搭載用パッケージの裏面平面図。 C図はその搭載接着した断面図、第2図は本発明の一部
分の拡大断面図、第3図は本発明の一実施例を示しA、
C,D、Eの各図は一部分の斜視図であり、B図はA図
の線M−M′よりの一部分の断面図、第4図は別の実施
例であり、A及びB図は一部分の斜視図、C図はそれを
打抜き接着した加工状態の一部分の断面図である。 1.11・・・マザーボードパッケージ、2,6゜12
・・・金属化面、5・・・半導体素子搭載用パッケージ
、7・・・半田、8.18・・・導通金属線、13・・
・凸状突起部、20,23.32,36,40,42゜
428.45・・・金属インキの印刷部、21,31゜
35.38,41.44・・・グリーンシート、22・
・・凸状突起部、24,248,43.46・・・導通
の孔埋め配線。 第1図 (A) (B)(C) 第2図
g!曽ザーボードパツケヤジの上面L B図は半導体素
子搭載用パッケージの裏面平面図。 C図はその搭載接着した断面図、第2図は本発明の一部
分の拡大断面図、第3図は本発明の一実施例を示しA、
C,D、Eの各図は一部分の斜視図であり、B図はA図
の線M−M′よりの一部分の断面図、第4図は別の実施
例であり、A及びB図は一部分の斜視図、C図はそれを
打抜き接着した加工状態の一部分の断面図である。 1.11・・・マザーボードパッケージ、2,6゜12
・・・金属化面、5・・・半導体素子搭載用パッケージ
、7・・・半田、8.18・・・導通金属線、13・・
・凸状突起部、20,23.32,36,40,42゜
428.45・・・金属インキの印刷部、21,31゜
35.38,41.44・・・グリーンシート、22・
・・凸状突起部、24,248,43.46・・・導通
の孔埋め配線。 第1図 (A) (B)(C) 第2図
Claims (1)
- 【特許請求の範囲】 1、半導体素子搭載用パッケージと、それを搭載するマ
ザーボードセラミックパッケージにおいて。 半導体素子搭載用パッケージの底面端子金属化部を半田
等で装着する対向のマザーボードパッケージの端子3!
を属化部の両端子金属化部またはマザーボードパッケー
ジのみの端子金属化部を凸状のセラミック突起頂面上に
形成したことを特徴とするマザーボード型セラミックパ
ッケージ。 2、特許請求の範囲第1項記載の凸状の突起頂面までの
高さ寸法は30〜11000ILであることを特徴とす
るマザーボード型セラミックパッケージ。 3、半導体素子搭載用パッケージと、それを搭載するマ
ザーボードセラミックパッケージを結合したパッケージ
の製造方法に詔いて、セラミックグリーンシートを接着
積層して構成する際の下層配線と結線するためのスルー
ホールを各グリーンシートに穿設し、その孔を金属粉末
をペースト状にしたインキにて孔埋めを行い、その各グ
リーンシート表面に各々の別装置の配線を数種類、上記
の金属インキにて印刷形成したものと、積層した際に最
上層に位置するグリーンシートには、下層配線と結線す
るためのスルーホール穿設と、上記と同じ金属のインキ
にて孔埋め24とを行うと同時に、孔埋め位置を中心と
してシート上に一辺を。 0.3〜0.5■の正方形または円形又はその類似形の
金属インキでの印刷面25を形成して、その印刷面25
を被覆する状態でグリーンシートと同一材質のペースト
にて、中央部にスルーホールとなる孔形状をへして凸状
の矩形突起部22を印刷形成し、この突起頂面上とスル
ーホール部に上記の金属ペーストを印刷23と圧入24
aして形成するか、または、上記最上層のグリーンシー
ト形成と同様にしてスルーホール孔埋めと印刷面を形成
しその印刷面上に広い範囲で接着剤を塗布したものに、
別に製作した薄厚のグリーンシートの規定位置にスルー
ホールを穿設し、その孔埋めとシート上の全面に金属の
ペーストにて印刷塗布42し。 それを打抜型板48上の定位量に載置し、また上記73
0工した最上層のシートを打抜型板48の下面の定位置
に載置して、打抜全型棒49で打抜くと同時に下面に載
置したシートの印刷面45を中央にして接着して、凸状
の突起頂面に金属のペースト印刷面42aをもつ最上層
に位置する加工シートを製作し、前記した各々の加工シ
ートを積層し加熱圧着したのち、裁断して、その側面部
に取出ル端子部を印刷形成后、樹脂抜きして1500〜
1600℃の非酸化雰囲気中で焼結して得ることを特徴
とするマザーボード型セラミックパッケージの製造方法
。 4、特許請求の範囲第3項記載の金属粉末はWまたはM
Oか、或いはその混合金属であることを特徴とするマザ
ーボード型セラミックパッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19245681A JPS5893355A (ja) | 1981-11-30 | 1981-11-30 | マザ−ボ−ド型セラミツクパツケ−ジ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19245681A JPS5893355A (ja) | 1981-11-30 | 1981-11-30 | マザ−ボ−ド型セラミツクパツケ−ジ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5893355A true JPS5893355A (ja) | 1983-06-03 |
JPH0330315B2 JPH0330315B2 (ja) | 1991-04-26 |
Family
ID=16291597
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19245681A Granted JPS5893355A (ja) | 1981-11-30 | 1981-11-30 | マザ−ボ−ド型セラミツクパツケ−ジ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5893355A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5482192A (en) * | 1991-03-29 | 1996-01-09 | Shinagawa Refractories Co., Ltd. | Plate brick cartridge for a slide gate valve, and slide gate valve of using the cartridge |
-
1981
- 1981-11-30 JP JP19245681A patent/JPS5893355A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5482192A (en) * | 1991-03-29 | 1996-01-09 | Shinagawa Refractories Co., Ltd. | Plate brick cartridge for a slide gate valve, and slide gate valve of using the cartridge |
Also Published As
Publication number | Publication date |
---|---|
JPH0330315B2 (ja) | 1991-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3147666B2 (ja) | 積層電子部品およびその製造方法 | |
US6924429B2 (en) | Electronic device and production method therefor | |
JP3531573B2 (ja) | 積層型セラミック電子部品およびその製造方法ならびに電子装置 | |
EP1921904B1 (en) | Ceramic electronic component and method for manufacturing the same | |
US4696851A (en) | Hybrid and multi-layer circuitry | |
US4525597A (en) | Ceramic leadless packages and a process for manufacturing the same | |
US20220240389A1 (en) | Ceramic substrate manufacturing method | |
US3768986A (en) | Laminated lead frame and method of producing same | |
JPS5893355A (ja) | マザ−ボ−ド型セラミツクパツケ−ジ及びその製造方法 | |
JP3769514B2 (ja) | 配線基板 | |
CN211404489U (zh) | 叠层板及立体封装结构 | |
JP3499061B2 (ja) | 多層窒化アルミニウム回路基板 | |
JP7122939B2 (ja) | 配線基板およびその製造方法 | |
JPS63239999A (ja) | セラミツク多層積層体の製造方法 | |
JPH0427155Y2 (ja) | ||
JP2003243562A (ja) | 樹脂封止基板とその製造方法および該基板中間製品とその製造方法 | |
JP3301915B2 (ja) | 半導体素子収納用パッケージ及びその製造方法 | |
CN115073148A (zh) | 一种陶瓷封装基座及其制备方法 | |
CN111192861A (zh) | 叠层板、立体封装结构及封装方法 | |
JPS6233342Y2 (ja) | ||
JPH06216276A (ja) | 半導体装置 | |
JPH0287557A (ja) | Icチップの製造方法 | |
JPH0719162Y2 (ja) | 集積回路パッケージ | |
JPH0438159B2 (ja) | ||
JP2878046B2 (ja) | 電子部品収納用パッケージ |