JPS589287A - 不揮発性半導体メモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ζＯＩｉ―紘、信頼性を向上できる不揮−性亭導体メモ
リに関する・ 一般に１不揮発性半導体メ％Ｗにおいて、浮遊ｒ−）構
成をし九Ｍｏｌ　ｍ！電界効果トランジスｊＩ（ＭＯｌ
　Ｆｍ？　）をメモリ”割ルとする％Ｏ紘、例ａ％記憶
内容の書き換えが出来る大め、マイターフンビ＾−メ等
Ｏ１普及にと％１に９て戴（Ｎいもれるようになりえ、
ζｏ＊＊ｒ−ト構造をしたＭＯＩ　Ｆ酊祉、周知０４１
１に％半導体基板に形威され大拡散部と浮遊ｒ−ト、制
御ｒ−）から威る。そして、浮遊ｒ−）に電子が注入さ
れている状態では、制御ｒ−）に所定Ｏ電位（例えばＳ
Ｖ）を与えても導通せず、浮遊ｒ−）が中性状部にある
時状導通する。したがって、トランジスタの導通状部に
よ）ｒＯＪおよび「１」の情報を記憶できる・ ところで、浮遊＃”−）Ｋ電子を注入する際には、制御
ｒ−）及びドレインに高電圧（１！ＯＷ〜２５ｖ）を印
加し、ドレイン近くのチャネル領域のピンチオフ領域で
生ずるインｄタト電離によ〕尭生じ大電子・正孔対Ｏう
ち、電子を浮遊ｒ−）Ｋ注入していゐ・このようなピン
チオフ領域は、Ｍｏｌ　）ツｙジスタが！極管動作をす
る時に生じゐこと紘良く知られている・もし、トランジ
スタが！極管動作するよう１に状態で仁のメモリセルを
用いると、貌み出し状態、すなわち、ドレイン、制御ｒ
−１間に高電圧が印加されない状態であってもｆンチオ
７領域が存奄するため、インパクト電離が虫じてし重う
、こＯ場金、電圧が低い（ＳＶ）丸めチャネル電流が少
１＜、＊生ずる電子・正孔対もわずかで、確率的に非常
に少ないが、わずかずつ電子が浮遊ｒ−）に注入される
・したがうて、長時間使用するうちに浮遊＃’−）Ｋ電
子が蓄積され、記憶内容＃変化してし會う＊＊がある。

ζＯ良め、メモリセルのドレイン電圧はｒ−）電圧よ〉
低く設定され、トランジスタに三極管動作を行なわせて
、前記ビンチオツ領域を作も表い状態で使用されていゐ
。

第１図は、このような不揮＊＊半導体メ毫すＯＩ回路閣
で参る。すなわち、＊＊される一方向に設定される豪数
の行Ｓ凰１−１１１％およびヒＯ行−に直交するように
設定しえ、複数の列−ｍｌ−ｌ１ｍで設定される壺交差
位健に対応して、メモリセルＭｌｌ〜ＭＩｌ、が配置さ
れる。そして、行−紘行デフーメＯ制御償奇によ）、メ
４ψ−ルなスイッチンダ制御し、列線は凋デ冨−メＯ出
力によ）、列ｒ−トＦツｙジ＾メ！１〜！亀をスイＶチ
ンダ制御して、メ毫シーｋＡ−中の曽穢を読み出し、あ
るいはメモリセルに書き込んでいる。さらに、上記メモ
リセルのドレインに電源を供給するために、トランジス
タＴｒ１〜〒１４で構成されゐ電源供給回路が設けられ
る。この回路は、メモリセルのドレイン電圧を低く設定
すゐためのもので、トランジスタＴｒｙ　、〒ｒ４によ
シ所定の電位とし、トランジスタＴｒ１　ｅＴｒｌのｆ
−）電圧を低く設定して導通させ、メモリセルのドレイ
ンＫｔｌｌを供給している。ｔた、トランジスタ〒２１
と、後述する差動蓋センスアンプ１１を構成するトラン
ジスタＩｌｌ、、１との間に、負荷素子として働くディ
プレッジ曹ン型トランジスタＴｒ、を配置し、電源ｖ１
を供給して、トランジスタテｒ　１　Ｂ　Ｏｒ　−）に
供給される列線電位（メモリセルＭｌｌ〜Ｍ□から読み
出された信号）゛の振幅を大きくしている・上記差動蓋
センスアンｆｌｌは、トランジスタＴｒ１〜Ｔｒ１４　
Ｋよって構成され、トランジスタＴｒ□およびテＢ＠Ｏ
ａｆ’−ト儒入力電位Ｖ、、Ｖ、の電位差を検出し、こ
の検出値によル、次段の出力バッファ回路へ信号ムを供
給するようにして成る。差動製センスアンプ１１の他方
の入力端には、比較電位発住回路−コーーー １２が設けられる。この比較電位発生回路１２紘、トラ
ンジスタＴｒｙ’〜Ｔｒｌ’、およびトランジスタ１１
′、メモリセルと同じ構造をしたトランジスＩ　Ｍ’に
よって構成されるもので、メモリセルのしきい値電圧の
変化に対応して、差動＠竜ンスアンデの入力電位ｖ１を
制御し、メモリセルのしきい値電圧の変化：（よる「０
」と「１」の読み出し速度の変化を防止するものである
。上記比較電位発生回路１２のトランジスタＭＩを導通
制御する制御電位発生回路Ｊｊは、電＠Ｖｃと接地点Ｖ
、との間に直列接続され、Ｐ−）が電源ｖｃおよび接地
点Ｖ、に接続された、ディプレシシ■ン製トランジスタ
’ｉ’ｒｌｌ　、　Ｔｒ！−によって構成される。

とζろで、メモリセルから供給される列線電−位Ｖ、は
、トランジスタＭ■〜ＭＩ１１１すなわち、メそリセル
の記憶内容によ〉二種類の電圧値を持っている。そして
、記憶内容が「０」の時、メそリセルのＰ−）Ｋ電圧が
印加されて４メモリセルはオンせず、記憶内容が「１」
の時は、選択され九メモリセルがオン状態となる。この
選択されたメモリセルの列線電位祉、徐々に下がシ始め
、第２　＠０（４Ｊで示す区間の様になる。′″この時
の列線電位が、比較電位よシ高いか低いかによって、「
Ｏ」あるいは「１」の状態が設定される。したがって、
第２図の実線１４．および破線１５で示すように、メモ
リセルのしきい値電圧Ｖｔｈが変動すると、出力特性が
変化してし會う・すなわち、例えばメモリセルのしきい
値電圧ｖｔｈが高（なると、メモリセル電Ｒが減少する
ため、列線の放電時間が遅くなる（第２図の実線１４）
・これに対し、列線の充電は速くな、９、ｒｌＪおよび
「０」の読み出し速度にアンバランスが生ずる。このた
め、メモリセルと同等のトランジスタＭＩを用いて、メ
そリセルのしきい値電圧Ｖｔｋの変化に対応して比較電
位を変えることによ〕補正している（第２ｓの実＠１１
．および破線１５′）。第２図の実線１４に対応して１
４’がその比較電位である・メモリセルのしきい値電圧
が変わったため、列線の充放電時間が変化し九第２図の
破線１５に対応した比較電位が、第２図の破線１１であ
る。

列線電位と比較電位は、メモリセルのしきい値電圧がか
わっても、充電、放電とも、第２図の一点鎖線で示した
様に、同じ所（同じ時間）で交わる。すなわち、メモリ
セルのしきい値電圧が羨わ〕、これによシ列線の充放電
時間に変化が生じても、比較電位がそれに対応して変わ
るため、「０」および「１」の読み出し速度に変化はな
い。

ところで、第１図に示す回路では、メそリセルと同勢の
トランジスタＭｌｔ）？”　−’）電位、すな“わち、
制御電位発生回路２５の出力Ｖｌａ、電源ｖｃよル低い
値になっている。ｔた、正規のメモリセルのｒ−）電位
、す々わち行線電位社、選択された時には電源ｖｃと同
レベルになる・したがって、このメモリセルと岡等のト
ランジスタＭ′は、正規のメモリセルよシも五極管に近
い動作をしている。また、製造工程からくるしきい値電
圧のばらつき、トランジスタの寸法のばらつＩ勢によっ
ては、トランジスタＭ′紘五極管動作になシうる危険性
がある。さらに、正規のメモリセルは、選択、非選択あ
るいは／譬ワーダウン尋の状態があシ、常時ドレイン、
ダートに電圧が印加されているわけでれないが、トラン
ジスタＭ／には常時電圧がかかつている・このため、正
規のメモリセルに比べて大きなストレスがかかる。この
ような層内から、比較電位発生のためにメそりセルと同
等のトランジスタを使用することは、信頼性の上から好
ましく表い。

この発明は、上記のよう表事情を鑑みて麦されたもので
、その目的とするところは、比較電位発生のためＫ１１
ｌＳｋけられるメモリセルと同勢のトランジスタのスト
レスを低減することによシ、信頼性の高い不揮発性半導
体メモリを提供することである。

以下、図面を参照してこの発明の一実施例を説明する・ 館３図紘その構成を示す。最近のメモリにおいては、非
動作状態にある時、その消費電流を低減する九めに／ぐ
ワー〆ウンモードとされるもの７ｆｉあるが、この発明
にお艷ては、このパワーダウンモード時にメモリセルと
同等のトランジスタＭ／にも電圧が印加されないように
したものである・すなわち、上述した比較電位発生回路
Ｌ１および制御電位発生回路ＪＪの電源ＶｃＩＩＩＩＫ
トランジスタ’ｒｒ、、〜ｔｒ、・を付加したもので、
これらのトランジスタのＰ−）に社Ｉ譬ワーメウン信号
ＰＤを供給する。を九、トランジスタ〒１′のＦ−）ｋ
％電源ｖｃＫ換えて上記パワーダウン信号ＦＤを印加す
る。この／＃ワーメクン信号ＦＤは、パワーダウン時に
、れｒＯＪとしてトランジスタテｒｔｙ〜Ｔｒｌ・をオ
フ状態とし、通常動作時には「１」としてオン状態とす
る・ このような構成によれば、パワーダウン時にトランジス
タＭＩへの電流供給を阻止してストレスがかからないよ
うにできるばか）で表く、比較電位Ｉ＠佑副回路Ｊおよ
び制御電位発膨回路１３の消費電流もはは零にできる。

なお、第３図の回路において、トランジスタＴｒｔｙ〜
Ｔｒ１・は全て設ける必要はなく、例えばトランジスタ
〒１′のｒ−）に／クワ−ダウン信号を供給するだけで
も良い。また、トランジスタＴｒ１ｇだけを設けて一臂
ワーメウン時に電流供給を阻止してもトランジスタＭ′
のストレスを減少できる・あるい祉、トランジスタ〒１
ｆ〜Ｔｒｌ・のいずれか１つを設けても東い。

第４図は、この発明の他の実施−を示すもので、比較電
位発生回路１２を構成するトランジスタＴｔ／およびＭ
′を列ｆ−）トランジスタの数だけ設け、選択されたメ
モリセルの列に対応するトランジスタＭ′のみが動作す
るようにし友ものである・ここで、トランジスタＴ　１
−１　’〜Ｔｌ−，’ｌｄ列ｒ−）トランジスタと同勢
のトランジスタとし、そのｒ−）には列デコーダの出力
ＣＩ％Ｃｎを供給する・ このような構成によれば、トランジスタＭ′のドレイン
に電圧が印加されるの社、その列が選択された時、すな
わち、トランジスタ’ｒｔ−ｔ’〜Ｔトユ′のいずれか
が選択されて導通した時のみであるので、トランジスタ
Ｍ′にかかるストレスは大幅に低減できる。この回路を
第３図に示し九回路と併用して屯良いのはもちろんであ
シ、まえ、この回路は列グコー〆の出力信号Ｃ１〜ｃｎ
を利用したが、この信号は列アドレス出力でも東く、こ
の場合はトランジスタＭ’Ｃ）数を減らすことができる
・しかじ、トランジスタＭ′の数を減らすと１つのトラ
ンジスタにかかるストレスは増加する。

第５図（、）　、　（ｂ）はそれぞれ、さらに他のｌＩ
！施例を示す回路図で、この回路においては行ｒコー〆
の出力信号からつくる信号■１〜ｖＲ１を利用してメモ
リセルと同等のトランジスタを導通制御するものである
・すなわち（、）図に示す回路を比較電位発生回路１２
のトランジスタＴ、’、Ｍ’のかわシに設け、伽）図に
示す回路を制御電位発生回路ＩＳとする。そして、トラ
ンジスタ〒ｒｍ・のｆ−）には行デコー〆の出力信号を
供給する。”上記行デコーダの出力信号が「０」の場合
、第５図６）に示した制御電位発生回路ｔ’ｓの出力Ｖ
Ｒは「０」となり、出力信号が「１」の場合は出力ＶＲ
は所定の電位に設定される。なお、トランジスタＴ、／
のｒ−）にはパワーダウン信号ＰＤを供給したが、電源
Ｖ、を供給しても良い。

このよう表構成によれば、選択された行線に対応したト
ランジスタＭ′のゲートが「１」になシ、他のトランジ
スタＭ′のｒ−）に祉電位が供給され々いので、トラン
ジスタＭ′のストレスを低減できる。

表お、この発−は上記ｌ！施例に限定されるものではな
く、上述した回路を各々組み合わせても実施可能である
。例えば第３図に示した回路と第５図に示した回路の組
み合わせ、あるいは第４図に示した回路と第５図に示し
た回路、さらに第３図、第４図、第５図に示した回路を
併用すれば、トランジスタＭ’にかかるストレス祉よシ
低減できる・ 以上説明したようにこの発明によれば、比較電位発生回
路に用いるメモリセルと岬価外トランジスタのストレス
を軽減することができる丸め、よシ信頼性の高い不揮発
性半導体メモリが得られる。

【図面の簡単な説明】

第１図は従来の不揮発性半導体メモリを示す回路図、第
２図は浮遊ｒ−）構造をしたメモリセルのデータ読み出
しにおける特性図、第３図社この発明の一実施例に係る
不揮発性半導体メモリの比較電位発生回路および制御電
位発生回路を゛示す図、第４図および第５図（ａ）　、
　（ｂ）はそれぞれこの発明の他の與施例を示す図であ
る。 Ｒ，″′Ｒｍ行＠ｔ　８１″８Ｂ”列線−Ｍ、、〜Ｍ、
、、、・メモリセル、　１１−差動■センスアング、Ｌ
ｌ−・比較電位発生回路、　Ｉ　Ｊ−・・制御電位発生
回路。 Ｔｒ　ｔｖ　〜Ｔｒ　ＩＩ　ｓｅａ　）ランジスタ、Ｐ
Ｄ−パワーメウン信号。

Claims (2)

【特許請求の範囲】
1. （１）　　ＩＩ数の行−と複数Ｏ刑線とで設定されゐ各
   交差位１１に対応して配ｌｌ畜れゐメ噌す竜ルと１上記
   列ｍから一方Ｏ入力信号が供給される差動瀝センスアン
   ブト、ζｅ差動ｓ＋竜ンスアンデの他方の入力信号とし
   てメモリ竜ルＯＬ會い値電圧に対応しえ電゛飲を供給す
   ゐ比、Ｉｌ！電位発生−路と、とＯｊｔ験電位尭麹−路
   を構成すゐメ螢す令ルと同等のトランジス１０ストレス
   を低減する苧殴と、上記比較電位＊＊ｇｉｉ路のメ彎リ
   セルと岡等のトランジス２０ｓ′通を制御する制御電位
   発生回路とを具備するヒとを特徴とす１不揮発性半導体
   メモν・
2. （２）　　上記メモリーにルと同勢のトランジスタのス
   トレスをａｍする手段として、比較電４１１員組。 回路ある％Ａ＃ｉ制御電位員生−際、の電榔供給儒にト
   ランジスタをＷｋ妙、パワーメウン令−ド時にこのトラ
   ンジスタをオフ状態として電流Ｏ供給を阻止する如く構
   成した仁とを特徴とする特許請求Ｏ範■第１項記載の不
   ＊ａ性半導体メ毫り・（３）　　上記メモリセルと岡等
   Ｏ）ツシジスー〇ストレスを低減する手段として、メ４
   ９−にルと同ｅｇｏ複数個Ｏトランジスタｔ−備え、こ
   れらＯトランジスタを各々所定の出力で導通制御してス
   トレスを分担するように構成したことを特徴とする特許
   請求Ｏ範ｌｌｉ館１項記載の不揮斃性半導体メそすｅ