JPS5890812A - 自動利得制御回路を備えた雑音除去回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はトランジスタ回路に関し、特に、ノ（ルス性雑
音除去回路等のパルス信号を扱う回路に使用される自動
利得制御回路に適し九トランジスタ回路に関する。

自動車用ラジオ受信機等で杜、受信信号に含まれるパル
ス性雑音を除去するための回路が必要であプ、このパル
ス性雑音除去回路には自動利得制御回路が用いられる。

すなわち、第１図は本発明の回路が使用されるパルス性
雑音除去回路のブロック構成図である。

入力端子１の音声信号は、ゲート回路２を介して出力端
子３に導かれている。入力信号の一部は分岐されて、増
幅器４により増幅され、その出力はＰ波器５を介して、
トリガパルス発生器６に与えられている。このＰ波器５
はパルス性雑音に含まれる高い周波数の信号を分離する
丸めのもので、端子ＩＫ現われる通常の音声周波数より
高い周波数に、その通過域が設定されている。このＰ波
器５の出力の一部は自動利得制御回路７の入力に加えら
れ、この回路７は増幅器４の増幅利得を制御するよう構
成されている。

このようなパルス性雑音除去回路では、入力端子１の信
号にパルス性雑音が到来すると、Ｐ波器５の出力に信号
が現われ、トリガパルス発生器６からパルスが送出され
、このパルスの持続時間だけゲート回路２を開いて、入
力端子ｌの信号が出力端子３に至る通路を遮断する。し
かし、パルス性雑音が長時間続くと、この時間中に出力
端子３に線出力信号が全く現われない。この不都合をな
くする丸め、Ｐ波器５の出力に連続的に信号が現われる
ときには、自動利得制御回路７が動作して増幅器４の増
−利得を下げたり、あるいは増幅器４０入力端子を減衰
させたシしてトリガパルス発生器６からパルスが発生し
ないように制御される。

第２図はこの丸めの自動利得制御回路７の従来例回路を
示す。すなわち、前述のＰ波器５０出力に信号が埃われ
ると、抵抗器Ｂ・およびＢ！の分割電圧により、トラン
ジスタＱ４．Ｑ−およびＱ。

が導通し、コンデンサＣＩに充電が始する。この充電速
度は＝ンデンナＣ１の容量および抵抗１！ｌＲ＊。

Ｒ１によシ定まるが、このコンデンナＣ凰の両端電圧に
従ってトランジスタＱＩ　Ｏコレクタ・エイツタ間の等
価抵抗値が低下し、増幅器４の入力電圧を下げる。

このような従来回路に唸次のような欠点がある。

Ｑ４のベース・エンツタ間電圧Ｖｌｌにより定まるので
、温度依存性がある。

（２）　　）　９　ｙ　’）ｘ　ｆｉ　Ｑ４　ｓＱｓ　
ｓＱｓが飽和スイッチング動作をするため５回路の直流
電流が急激に変化し、他のアナログ信号回路にクリック
雑音妨害を与える。

（３）コンデンサＣ１の充電時定数（Ｔ１）はほぼＲ，
・Ｃｈ放電時定数（Ｔ３）はほぼ凡８＠ＣＩで定まるの
で％；コンデンサ１の両端電圧をトランジスタＱ１のベ
ースーエきツタ間電圧（Ｖｍｇ）よ）高くとろうとする
と、 Ｔｌ　）Ｔｌ なる条件を作ｐ出すことが困難になり、自動利得制御回
路の復旧動作が遅れる。

このように、この回路を半導体集積回路にょ如構成する
とき、温度の影響を受は島くなシ、密接した回路からＯ
ｎ導妨害を受は易くなり、さらにコンデンサＣ１の容量
に制限が加わるため、上記欠点はさらＫＪ［著になる。

本発明の目的は、温度の影響を受けがたく、まえ回路電
流の変化による雑音発生を防止し、さらに回路定数設定
も容易となる利得制御回路に適したトランジスタ回路を
提供することにある。

本発明によれば、好ましぐはエンツタが共通に接続され
定電流源に接続されるとともに一方のトランジスタのベ
ースに入力が導かれ九差動トランジスタ対回路と、この
差動トランジスタ対回路の動作出力により制御される電
流源回路と、この電流源回路により制御される時定数回
路と、この時定数回路の電圧により制御された可変イン
ピーダンス素子とを備えたことを特徴とするトランジス
タ回路が得られる。

以下、実施例を図面により説明する。

第３図は本発明の一実施例を示す回路図である。

この図紘第１図に示すパルス性雑音除去回路の自動利得
制御回路７０部分を特に詳しく示す図であって、ゲート
回路２あるいはトリガパルス発生器６は図から省かれて
いる。

第３図で、自動利得制御回路７に供給される直流電源Ｖ
ＣＣは、ダイオードＤ１およびツナ−ダイオードＤ３の
直列対回路によυ安定化されている。

この安定化電位をｖｐとする。トランジスタＱ−とＱｖ
は、互いにエンツタが共通に接続され、そのエンツタと
接地との闇に定電流回路１１が接続されている。このト
ランジスタＱｖのコレクタは。

上記電位点ＶｐＫ、）ランジスタＱ・のコレクタは、ダ
イオードＤ、を介して、同じく電位点Ｖ、にそれぞれ接
続さ減ている。これらトランジスタＱ　ｓ　、Ｑ　ｖの
ベースｒｉ、それぞれ電位点ｖｐと接地との間に挿入さ
れた分割抵抗器”　１１　ｅ　Ｒ１ｍおよびＲ・、Ｒ１
゜０分割点に接続されている。また、トランジスタＱ・
のベースにはＰ波器５の出力が導かれ、この自動制御回
路７０入力点となりている。

トランジスタＱ・の＝レクタ社、上記電位点ｖｐにエン
ツタの接続されたトランジスタＱ−のベースにさらに接
続され、そのトランジスタＱｉのコレクタは、−：１ン
デンサＣ■と抵抗Ｒ−の並列回路からなる時定数回路に
接続されている。このコンデンサＣ，の両端電圧は、ト
ランジスタＱ１のべ−ス・エイツタ閣に供給され、この
トランジスタＱ１は、入力抵抗Ｒ１と共に増幅器４０入
カレベルを変化するための抵抗回路として動作するよう
構成されている。

このように構成され九回路では、トランジスタＱ−およ
びＱｌが、差動スイッチング回路として動作し、定電流
回路１１を流れる一定電流工。は、トランジスタＱ−ま
たはＱｔのいずれかく集中して流れる。すなわち、−波
器５の出力電圧が低いときには、トランジスタＱ１が導
通し、Ｐ波器５の出力電圧が一定９１１　（ＶＡＧＣ）
を越えると、トランジスタＱ・が導通して電流■、はト
ランジスタＱ・に集中して流れ、トランジスタＱｙのコ
レクタ電流はなくなｈａこの一定値（ＶＡＧＣ）は、こ
の自動利得制御回路７の制御レベルで６０て、となる。

ζこで、Ｃ１）式の電圧ｖｐはダイオードＤ！およびゼ
ナーダイオードＤ３の直列回路による安定化電圧であり
て、ダイオードＤ窓とゼナーダイオードＤ、Ｏ温度特性
はちょうど反対符号となるため。

互いに打消しあってほとんど温度変化の影響を受けない
。また、抵抗Ｂ・〜ａＳＳは同一種類の抵抗であって、
Ｃ１）式に示すようにその分母および分子にそれぞれ一
次式として存在するので、温度の影響は打ち消される。

このように、制御レベルＶＡＧＣはほとんど温度の影響
を受けない値となる。

また、上記説明で述べたように、自動制御回路６０入力
電圧によって、トランジスタＱｓとＱｖが差動的に動作
して、トランジスタＱｓ　とＱｖのコレクタ電流の合計
は、常に一定値工、であるから、端子Ｖｃｃを流れる電
流はこの回路の動作によって変化しない◎従って、自動
制御回路の開閉動作が他回路に対してクリック雑音妨害
を与えるようなことは起こらない。

次に、トランジスタＱ−に定電流Ｉ０が流れると。

ダイオードＤ、の電圧降下分がトランジスタＱ−ノヘー
ス・Ｚ（ｙり関に加わシ、トランジスタＱｓのコレクタ
電流１１が生じる。この電流■１は、ダイオードＤＩを
流れる電流が一定値１．であるため。

トランジスタＱｓのコレクタ電位が変化してもほぼ一定
になる。

トランジスタＱ−を流れる電流■１は、コンデンサＣｓ
を充電する。このコンデ／すＣ寓の両端電圧の変化に従
って、トランジスタＱ１のコレクタ・エイツタ関の等価
抵抗値が変化し、抵抗器Ｒ１との相互作用によ〕、増幅
器４０人力レベルが変化する。

この自動利得制御回路７０入力電圧がＶＡＧＣよシ下る
と、トランジスタＱｓを流れる電流Ｉ！は零になる。こ
のとき、コンデンサＣＩに充電された電荷は、抵抗Ｂ−
を通じて放電される。従って、この回路では時定数回路
の放電時定数Ｔｓｔｔ−コ／デンｔＣ諺と抵抗Ｒ−の積
で定型）、充電時定数ＴＩは一定電流Ｉ、を適当に設定
することによ如、放電時定数Ｔ、と紘独立に定めること
ができる。すなわち、ツンデンサＣ璽の両端電圧Ｖｃが
、トランジスタＱ１のベース・エイツタ間の導通電圧Ｖ
１ｍを越えて上昇する場合にも、 ＴＩ　＞Ｔｓ なる状態を容品に作シ出すことができる。

これをグラフで説明すると第４図のようになる。

第４図は横軸に電流■１の持続時間、縦軸にコンデンサ
の両端電圧ｖｃをとった図で、Ｃイ）は第２図に示す従
来例、イロ）は第３図に示す本発明の一実施例回路につ
いて示す。すなわち、従来例回路（イ）では電圧ｖｃが
Ｖ晶を越えると、ｖｃの上昇が急に鈍化し、これは抵抗
Ｂｌを小さくしても変わらない。

一方本発唄実施例回路ｃ口）では、Ｖｃの上昇は時間の
経過Ｋかかわらず一定であり、電流■１あるいは抵抗Ｒ
―の僅に影響されない。

第５図に本発明の第２実施例として、半導体集積回路に
よｐ構成された自動利得制御回路を示す。

この回路は、二系統の電圧検出回路２１および２２と、
−個の直流電圧発生回路２３よ構成る。ＶＩＮＶ躇はそ
れぞれ別系統の入力であ３１．Ｖｏｔｒｔは自動利得制
御電圧の出力である。Ｖ、には安定化電圧が与えられる
。Ｅは接地端子である。それぞれの電圧検出回路２１お
よび２２には、差動的に動作するトランジスタ対回路が
備えられ、この動作出力はトランジスタＱ宜ｔｔたはＱ
１０に得られる。この動作出力はトランジスタＱ１ｍの
ベース回路でｍ個Ｋまとめられ、トランジスタＱ　１４
を制御するよう構成されているトランジスタＱ１４は第
３図に示す実施例のトランジスタＱｓに対応する。

以上説明しえように、本発明によれば、（１）自動利得
制御の制御レベルは温度の影響を受けることなく、 （２）他のアナ曹グ回路にクリック雑音妨書を与えるこ
七なく、 （３）　　任意の充放電時定数の設定できる自動利得制
御回路が得られる。本発明の回路は各トランジスタの直
結回路によシ構成できるので。

半導体集積回路として好適であプ、これを応用したパル
ス性雑音除去回路は、安価に高性能のものが得られる。

本発明性この他、プリスケーラ、位相同期回路等に応用
することができる。

【図面の簡単な説明】

第１図は本発明による自動利得制御回路が使用されるパ
ルス性雑音除去回路の構成図、第２図は第１図の自動利
得制御に使用される従来例回路の構成図、第３図は本発
明の一実施例を示す回路の構成図、第４図Ｌ″：１ンデ
ンサの両端電圧ｖｃα柵経過を示す図であってＳ（イ）
は従来例回路について、ＣＧ４は本発明実施例回路につ
いて示す。第５図は本発明の第２実施例を示す回路の構
成図である。 １・・・・・・入力、２・・・・・・ゲート回路、３・
・・・・・出力、４・・・・・・増幅器、５・・・・・
・Ｐ波器、６・・・・・・トリガパルス発生器、７・・
・・・・自動利得制御回路％１１・・・・・・定電流回
路、２１．２２・・・・・・電圧検出回路、２３・・・
あ　１　口 ％２　　回 ′！Ａ　３　口 児　４　図

Claims (1)

【特許請求の範囲】
1. 一方のトランジスタに制御入力が導かれた差動トランジ
   スタ対回路と、この差動トランジスタ対回路の出力によ
   シ制御される電流源回路と、諌電流源回路からの電流が
   導かれる時定数回路と、皺時定数回路の出力により制御
   される可変インピーダンス素子とを備えてなることを特
   徴とするトランジスタ回路。