JPS6334649B2

JPS6334649B2 -

Info

Publication number: JPS6334649B2
Application number: JP55010871A
Authority: JP
Inventors: Kuroodo Jeraaru Shisu Jan; Kuroodo Kaiiru Jan
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1979-02-02
Filing date: 1980-02-02
Publication date: 1988-07-12
Also published as: FR2448251A1; EP0014506B1; EP0014506A1; JPS55133122A; CA1154106A; US4338530A; DE3064464D1

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ある信号レベルの一方の側にある第
１の信号部分と他方の側にある第２の信号部分と
を有する低周波信号用の低域フイルタに関するも
のである。

また、本発明は、小形家庭用機器あるいはデー
タ転送システムにおける低周波の電流等にのる擬
似信号（スプリアス信号）をろ波するのに用いて
好適である。

〔従来の技術〕

最近の小形家庭用器具におけるタイマ回路の重
要性は増大している。さらに、これら家庭用器具
を小型化するため、および経済性の点から、タイ
マ回路を集積化し、集積回路の形で構成すること
は重要である。

このような器具は、多くの場合、特定の間隔だ
け離間されたほぼ方形のパルスを発生する装置を
具えている。これらパルスは、計数装置に供給さ
れる。特定の時間にプリセツトされた計数装置が
前記時間に相当するパルス数を受信すると、タイ
マは必要な動作を開始させるための信号を供給す
る。

このような使用に対しては、周波数基準または
クロツクとして電源周波数を用いるのが効果的で
ある。この電源周波数は、主要国では一定値に非
常に安定に保たれている。たとえば、ヨーロツパ
では50Hzであり、米国では60Hzである。

〔発明が解決しようとする課題〕

不運なことに、基本周波数は電源では安定に保
持されているが、周波数が数百Hzよりも一般に大
きい擬似信号によつて主電源がしばしば妨害され
る。これら擬似信号は、電源の信号波形を損な
い、この信号波形に基づく計数動作を妨害する。
１〜3KHzの範囲の擬似信号は、頻繁に発生し、
非常に厄介である。

長い間、前記擬似信号を低域フイルタによつて
除去することが試みられてきたが、現在の技術レ
ヘルでは、このような低域フイルタをモノリシツ
ク基板上に集積化することは不可能である。この
ような従来の低域フイルタは、実際に、集積化す
ることのできない数マイクロフアラツドの容量を
用いることを必要とするからである。

例えば、フランス国特許出願第2363220号明細
書は、この目的のためのろ波電源を開示してい
る。この電源は、コンデンサ以外は集積化されて
いる。

従つて、本発明の目的は、入力信号にのる擬似
信号を除去するための集積化が可能な低域フイル
タを提供することにある。

この発明では、ろ波は論理回路に対して主に必
要とされ、このような回路においては、特にI²L
（Integrated Injection Logic）技術で、小さい
値の電流を供給する電源を容易に実現できること
を考慮に入れている。

本明細書では、“主電極”は、大きな電流が流
れる電極、すなわちバイポーラトランジスタで
は、ベースによつて構成される制御電極とは異な
るエミツタおよびコレクタであることに留意すべ
きである。

〔課題を解決するための手段および作用〕

本発明は基準信号レベルの一方の側に位置する
第１信号部分と他方の側に位置する第２信号部分
とを有する低周波数信号をろ波して通過させるた
めの低域フイルタにおいて、前記第１信号部分に
対して主として動作する第１電圧反転積分器を含
む第１回路と、この第１回路に直列に接続され、
かつ前記第２信号部分に対して主として動作する
第２電圧反転積分器を含む第２回路とを具備し、
前記第１、第２電圧反転積分器の各々が、非反転
入力端子が定電圧点に接続された電圧反転電流増
幅器と、この増幅器の反転入力端子と出力端子と
の間に介挿された容量素子と、上記増幅器の出力
端子に接続された定電流積分電流源と、を有し、
前記第１、第２回路の各々が更に、しきい値比較
器と、定電流制御電流源と、上記しきい値比較器
の出力により制御されて上記定電流制御電流源を
対応する電圧反転電流増幅器の反転入力端子に接
続するスイツチ手段と、を有し、前記第１回路の
しきい値比較器の入力端を当該低域フイルタの入
力端子に接続し、前記第１電圧反転積分器の出力
端を前記第２回路のしきい値比較器の入力端に接
続し、前記第２電圧反転積分器の出力端を出力し
きい値比較器を介して当該低域フイルタの出力端
子に接続したことを特徴とする。

本発明はいくつかの利点を有している。接近し
た時間幅の狭い擬似信号の場合にはろ波は特に効
果的である。第１積分器は、信号の第１部分（特
に平均値の一方の側にある半周期）の擬似信号を
完全に除去する。この場合擬似信号は前記積分器
の前記積分時間よりも小さい持続期間を有してい
るものとする。比較器と関連する第２積分器は、
第２信号部分すなわち前記平均値の反対側の信号
部分に関係した半周期に影響を及ぼす擬似信号の
かなり部分を除去する。これは、負帰還によつて
説明することができる。すなわち、増幅器の出力
端子の電圧が増大するときに、増幅器の入力端子
にこれを阻止するよう作用が生じる。これら作用
は制動効果を呈し、装置は非常に低速にのみ変化
しうる。また、コンデンサがすべての高周波をア
ースに対して分路し、低周波を通過させるという
こともできる。

前記積分時間は、前記積分器が動作する最短信
号部分の期間の0.7倍よりも小さくするのが好適
である。

本発明装置は、信頼性が高い。さらに、小形化
でき、かつ、モノリシツクチツプに集積化するこ
とができる。

前記低域フイルタにおいて、第２積分器の出力
端子と出力しきい値比較器の入力端子との間に第
３電圧反転積分器を設け、この積分器は、 −第３電圧反転電流増幅器を具え、その反転入力
端子と出力端子との間に追加のコンデンサを設
け、非反転入力端子を一定電圧点に接続し、 −前記第３増幅器の出力端子に接続した追加の定
電流積分電流源を具え、前記第３増幅器の入力
端子を、反転しきい値比較器によつて制御する
スイツチを経て、前記第３積分器に対応する定
電流制御電流源に接続し、前記反転しきい値比
較器の入力端子を第２積分器の出力端子に接続
し、前記第３積分器の出力端子を前記出力しきい値
比較器に接続して構成する。

前記第３積分器は、特に第２信号部分（第１積
分器によつてろ波された第１部分とは違つて平均
値の他方の側にある信号部分）中程に発生する高
振幅の擬似信号を除去する。

実際上、方形波パルスは正弦波信号をクリツプ
することによつて一般に得られるので、各半周期
の中程に発生するたいていの擬似信号はクリツピ
ングの結果除去され、あいは減少した振幅を有す
る。従つて、完全なろ波が必要とされる場合に
は、第３積分器を用いるのが有益である。

本発明は、“実効容量マルチプライヤ”として
知られている効果を用いていることに留意すべき
である。このような“ミラー”回路は、ニユーヨ
ークのマグローヒル社によつて1948年に刊行され
た“Radiation Lad.Series”の第21巻の
“Electronics Instruments”の78ページの
“Integration”の章に記述されている。この回路
は、たとえば可変リアクタンスを得るために米国
特許第3553609号明細書において用いられている
が、この目的は本発明の目的と全く異なつてい
る。

第２積分器が動作する前記半周期内に発生する
前記非常に短時間幅の擬似信号を、第１積分器の
積分時間よりも長い（たとえばこの積分時間の２
倍まで）積分時間を第２積分器に与えることによ
つても除去することができる。

この回路は、前の回路よりも一層容易に実現す
ることができる。第１積分器の増幅器の非反転入
力端子を接続する一定電圧点をフイルタの他の積
分器の増幅器のうちの少なくとも１つの増幅器の
非反転入力端子を接続する一定電圧点と同一にす
るのが好適である。好適には、この一定電圧点を
接地する。

第１積分器の積分電流源と第２積分器の制御電
流源とを同一にするのが好適であり、これにより
回路は簡単になり、電力消費を減少させる。

前記フイルタに、以後出力電流源と称する電流
源を設け、出力しきい値比較器が、この出力電流
源とフイルタの出力端子との間に設けたスイツチ
の状態すなわち開閉を制御するようにしてもよ
い。

第３の積分器の積分電流源と前記出力電流源と
を同一にするのが好適であり、これにより回路が
簡単になり電力を節約する。

入力端子と第１しきい値比較器との間にダイオ
ードを逆方向に設けるのが好適である。このダイ
オードは、入力端子が高レベルにあるときに、入
力端子から外部電流がフイルタに流入するのを防
止する。

しきい値比較器に対して同一の基準電圧を用い
るのが好適である。これにより回路が簡単とな
る。しきい値比較器とこれにより制御されるスイ
ツチとをバイポーラトランジスタによつて構成
し、このトランジスタの一方の主電極を制御電流
源に接続し、他方の主電極を対応する増幅器の入
力端子に接続し、ベースを基準電圧に接続するの
が好適である。

所望の利得に従つて、増幅器を、エミツタ接地
配列に好適に接続され、100のオーダの電流利得
を得ることができ、簡単であるという利点を有す
る１個のトランジスタにより構成するか、あるい
は複数個のトランジスタを有する回路により構成
することができる。

好適な実施例では、増幅器として同一導電形の
２個のバイポーラトランジスタを用いる。第１ト
ランジスタは入力トランジスタであり、第２トラ
ンジスタは出力トランジスタであり、これらトラ
ンジスタを“標準ダーリントン”配列に接続し、
ベースが前記増幅器の入力端子を構成する第１ト
ランジスタのエミツタを第２トランジスタのベー
スに接続し、第２トランジスタのエツタを接地
し、前記２個のトランジスタのコレクタを相互接
続して、対応する積分電流源に接続し、前記増幅
器の出力端子とする。この回路は、高電流利得
β、たとえばNPNトランジスタの場合には10000
の電流利得を可能にする。このことは、容易に集
積化することができる非常に小さい容量のコンデ
ンサの使用を可能にし、およびまたは非常に低い
周波数のろ波を可能にする。

〔実施例〕

以下、本発明を図面に基づいて説明する。

なお、以下の説明を参照する図は正確な寸法で
表わしたものではなく、特に第３図におけるコン
デンサの放電時間については正確な比例割合で表
わしたものでないことに注意すべきである。

また、たとえば第１１図および第１２図におけ
るNPNトランジスタはPNPトランジスタで置き
換えて逆にすることも可能である。これに伴う変
更は当業者には明らかである。

さらに以下の説明において、信号の第１部分す
なわちその平均値レベルの上側部分は、第１積分
器によつて完全にろ波されることに留意すべきで
ある。信号の第１部分は平均値レベルの他方の側
にも位置させることができ、この場合にはしきい
値比較器を反転させればよいことは明らかであ
る。

第１図において、フイルタの２個の直列接続し
た積分器を１０１および１０２で示す。これら各
積分器は、電圧反転電流増幅器１１１，１２１と
定電流積分電流源（以下、積分定電流源と称す
る）１０４，１０６とにより構成する。これら増
幅器の非反転入力端子Ｚ，Z′を接地し、それらの
反転入力端子Ｍ，Ｐと出力端子Ｎ，Ｑとをコンデ
ンサ１１０，１２０を経て相互に接続する。前記
電流源は、対応する増幅器の出力端子Ｎ，Ｑに接
続する。これら２個の電流源は、電流I_C1，I_C2を
それぞれ供給する。

前記各増幅器１１１，１２１の反転入力端子
Ｍ，Ｐを、組合せ回路１０７，１０８により構成
され、しきい値比較器１０７ａ，１０８ａにより
制御されるスイツチＫ，Ｊを経て、定電流制御電
流源（以下、制御定電流源と称する）１０３，１
０５に接続する。これら２個の電流源は、電流
I_b1，I_b2をそれぞれ供給する。

ＭまたはＰに接続されたコンデンサの極板を以
後“第１極板”といい、ＮまたはＱに接続された
極板を“第２極板”という。

供給電圧V_a（例えば、ろ波すべき交流電源電
圧）を受けるフイルタの入力端子Ｅを、第１比較
器１０７ａの入力端子に接続し、第１積分器１０
１の出力端子Ｎを、第２積分器１０２の第２比較
器１０８ａの入力端子に接続する。第２積分器１
０２の出力端子Ｑを、スイツチ１０９ｂを制御す
る出力比較器１０９ａに接続する。比較器１０９
ａとスイツチ１０９ｂの組合せ回路を１０９で示
す。スイツチ１０９ｂは、出力電流源１１２から
の電流I_a3の通過または阻止を制御する。この電
流は当該フイルタの出力信号を形成する。フイル
タの出力信号は、実際に比較器１０９ａの状態を
表わす。出力信号は端子Ｓに発生する。

勿論、第１比較器１０７ａのしきい値V_T1は供
給電圧V_aの高レベルV_ahと低レベルV_abとの間に
設定しなければならない。比較器１０７ａの出力
端子における電圧を以後V_eで示す。第１積分器
１０１の出力V_oの低レベルV_obは第２比較器１０
８ａのしきい値V_T2よりも低く、第２積分器１０
２の出力V_qの低レベルV_qbは前記出力比較器１０
９ａのしきい値V_T3よりも低い。この場合、高レ
ベルV_ohおよびV_qhは、上記しきい値V_T2および
V_T3に各々等しいか又はそれらよりも高い。な
お、ここでは前記３個の比較器は同一基準電圧
V_Rによつて制御する。

本発明回路の動作は、以後、方形波入力電圧に
基づいて説明する。この電圧波形を選ぶ理由は、
正弦波に比べて、回路動作の説明が容易となるか
らであるが、この種の波形にのみ制限されるもの
ではない。さらに、正弦波の供給電圧V_aを、し
きい値比較器１０７ａによつて方形波電圧に変換
する。その結果、各半周期の中程に存在す擬似信
号がすでに除去され、あるいはかなり減少する。
220Vの主電源電圧では、擬似信号は100V以上の
振幅をほとんど有さない。

容量値がＣのコンデンサを、同時に電流増幅器
および電圧変換器を構成し電流利得βを有し非反
転入力端子を接地した素子の反転入力端子と出力
端子との間に設けると、前記増幅器の出力端子と
アースとの間にいわゆる“ミラー効果”が得られ
る。

この状態は、増幅器と、この増幅器に並列に接
続されたコンデンサと、しきい値スイツチとから
成る組合せ回路を、出力端子とアースとの間にし
きい値スイツチに並列に設けた容量値がβCのコ
ンデンサにより構成される回路と置き換えた場合
と同様である。たとえば、容量値がＣのコンデン
サ１１０の出力極板Ｎにおける電圧変動dV_cに対
する等価電荷量は、CβdV_Cに等しい。電流源１０
４が電流I_c1を供給すると、コンデンサは積分時
間Ｗ＝CβdV_C／I_c1の後前記電荷を受け取る。好適には、この積分時間は、前記積分器が動作する信号
部分の最短時間幅の1/3倍と0.7倍との間、すなわ
ち対称周期信号の半周期の1/3倍と0.7倍との間に
なければならない。

説明を簡単にするために、第１図のフイルタに
おおよそ等価な回路を第２図に示す。まず第１
に、積分器１０１について考える。この積分器
は、コンデンサC′と、電流I_c1を供給する積分定
電流源１０４と、前記積分器の出力比較器１０８
ａと、Ｎに正確に等しい点N′と、組合せ回路１
０７の比較器１０７ａと、スイツチK′とを具え
ている。この場合、上記等価回路のスイツチ
K′は、第１図の点Ｍが存在しなくなるため、ス
イツチＫとは端子同志が等しくはならないが、
略々等価である。

同様に、積分器１０２は、コンデンサC″と、
電流I_c2を供給する積分定電流源１０６と、フイ
ルタの出力比較器１０９ａと、Ｑに正確に等しい
点Q′と、スイツチJ′とを具えている。この場合
も、上記スイツチJ′は、点Ｐが存在しなくなるた
め、スイツチＪとは端子が等しくはならないが、
略々等価である。

この構成は、C′およびC″がβ′Cおよびβ″Cに等
しい値を有する場合と同じである。ここにβ′およ
びβ″は２個の各増幅器１１１，１２１の電流利得
である。スイツチ（すなわちK′）が閉じると、
点Ｎが接地される。スイツチＫ（すなわちK′）が
開くとコンデンサC′は、式I_c1dt＝C′dV_cに従つて
電流I_c1によつて充電される。

第２積分器においても、このことは、スイツチ
Ｊ（すなわちJ′）、点Ｑ、コンデンサC″および電流
I_c2に対しても同様である。

第１積分器１０１に対し以下の計算を行う。

Ｃ＝3pF、β′＝10000、I_c1＝3μA、dV_c＝1Vと
すれば、 C′＝β′C＝10000×３×10^-12 ＝３×10^-8F ＝0.03μF dt＝３×10^-8／３×10^-6 ＝10ミリ秒／ボルトすなわち、50Hzの周波数での半周期となる。

従つて、充電電流を非常に小さい値に制限する
ことによつて、前記電荷を得るのに必要な期間を
得ることができる。その期間は、ろ波すべき周波
数の半周期の期間に匹敵し、最適値は前記半周期
の半分である。コンデンサが急速に充電されるの
を防止する前記制限動作は、厄介な短時間幅の擬
似信号を伝達されないようにする。

フイルタによつて除去すべき擬似信号は、計数
動作に悪影響を及ぼす擬似信号、すなわちスイツ
チK′すなわちＫが開いている期間内でのスイツ
チK′すなわちＫの短時間の閉に相当する擬似信
号、およびK′すなわちＫが閉じている期間内で
のスイツチK′すなわちＫの短期間の開に相当す
る擬似信号である。前記擬似信号は、入力電圧に
よつて決まる正しい回路状態を妨害しようとす
る。このことは、正の半周期の間装置を低レベル
状態にセツトする負の擬似信号を意味し、および
負の半周期の間装置を高レベル状態にセツトする
正の擬似信号を意味する。

逆に、入力によつて決まる正しい状態を保持し
ようとする擬似信号は、なんら問題がなく、この
信号は伝達されない。

入力端子Ｅに入力する信号は、出力端子Ｓに到
達するためには次の径路をとる。すなわち、入力
端子Ｅ、回路１０７、点Ｍ，Ｎ、回路１０８、点
Ｐ，Ｑ、比較器１０９、出力端子Ｓである。この
信号を除去するためには、前記径路の１点でこの
信号が伝達されないようにすることで十分であ
る。

第３図に時間ｔの関数として示す波形は、本発
明フイルタを通過する周期2Tを有する対称方形
波の変化状態を表わしている。波形３Ａは、供給
電圧V_aを示し、この供給電圧は平均値Vmoyaに
対して上側部分と下側部分とを具えている。波形
３Ｂは入力比較器１０７ａの出力電圧V_eを示し、
波形３Ｃは第１積分器１０１の出力端子Ｎの電圧
V_oを示し、波形３Ｄは第２積分器１０２の出力
端子Ｑの電圧V_qを示し、波形３Ｅは出力端子の
電流I_q3または電圧V_sを示す。これら各電圧は添
字ｈを付して示す高レベル、および添字ｂを付し
て示す低レベルを有している。

第１図に関係した第３図、および第４，５，
６，８，９，１０，１２図においては、供給電圧
V_aの高レベルV_ahに相当する半周期信号部分は、
第１信号部分であり、第１図の第１積分器１０１
によつてろ波される。インバータおよび／または
反対に動作する比較器１０７ａによつて、逆の状
態が得られるが、原理は同じである。

第３図は、それぞれＤ１０，Ｄ１１，Ｄ１２で
示し、それぞれt0、t3、t′3で始まる“第１”信号
部分の３つの半周期を示している。最初の２つの
半周期は、t1およびt′1で終了する。供給電圧V_a
の低レベルV_abに相当する半周期は、“第２”信
号部分である。第３図では、２つのこれら半周期
をＦ１０およびＦ１１で示している。これら半周
期はそれぞれt1およびt′1で始まり、t3およびt′3
で終わる。

供給電圧V_aの低レベルV_abよりも高い第１比較
器１０７ａのしきい値V_T1を、第３図の波形３Ａ
の部分にプロツトする。

さらに、基準電圧V_RはV_ehとV_ebとの間に設定
する。第３図では、V_ebは一般的に、すなわち零
でない値で表わす。図に示される回路の実施例で
は、V_ebは零とする。電圧V_eが例えばt0とt1との
間にて高レベルを有する場合、この電圧はスイツ
チＫ，K′を閉じ、等価コンデンサC′は短絡され
る。従つて、電流源１０４からの電流I_c1はアー
スに直接流れ、電圧V_oは低レベルV_obの電圧とな
る。

時刻t1で、低レベルV_ebになる電圧V_eは、スイ
ツチＫ，K′を開き、等価コンデンサC′を充電す
る。これにより、点Ｎ，N′の電圧は増大するが、
この増加は電流I_c1の小さな値によつて低速とな
る。その期間はt1からt2までの期間W1である。
時刻t2で、点Ｎの電圧V_oは高レベルV_ohに達す
る。この高レベルの値は、第２比較器１０８ａの
しきい値V_T2の値である。t2−t1に等しい積分時
間W1は、t3−t1すなわち半周期の期間Ｔよりも
小さい。第３図では積分時間W1は、前記半周期
の1/3である。コンデンサ１１０，C′の電荷およ
び点Ｎの電圧レベルV_ohは、t2からt3までは変わ
らない。時刻t3は、“第２”値の半周期Ｆ１０の
終期である。

t3で電圧V_eが高レベルV_ehに復帰すると、スイ
ツチＫ，K′が再び閉じて、コンデンサ１１０，
C′が放電する。このため点Ｎ，N′の電圧はt43で
低レベルV_obにもどる。放電時間W′1は、t3とt43
との間の時間である。

放電は式Ｃ・dV_c＝I_b1・dtに従つて電流I_b1で増
幅器１１１を経てアースに行われる。従つて、
I_b1＝I_c1ならば、充電よりもβ倍短い。すなわち、
β＝100ならばほとんど瞬時である。放電時間
W′1を、I_b1またはβを小さくすることによつて延
長することができる。

波形３Ｄは、第２積分器１０２の出力端子Ｑの
電圧を示す。第２積分器は、第１積分器１０１と
同様に動作する。半周期Ｆ１０内のt2とt3との間
に、点Ｎの電圧が高レベルV_ohを有すると、スイ
ツチＪ，J′が閉じ、等価コンデンサC′が短絡され
る。点Ｑの電圧V_qは低レベルV_qbとなり、電流源
１０６からの電流はアースに直接流れる。

たとえばt3で、低レベルV_obに向かう電圧V_o
が、スイツチＪ，J′を開く。コンデンサC″が充電
され、点Ｑ，Q′の電圧が増加する。電流I_c2の小
さな値によつて低速となる前記増加は、t3からt4
の期間W2を有している。この期間は、半周期Ｔ
よりも短く、第３図では半周期の1/3に等しい
（t′4およびt″4はt4に相当する他の半周期の点を示
す）。

時刻t4で、点Ｑの電圧は高レベルV_qhに達する。
この高レベルは、第３比較器１０９ａのしきい値
V_T3に等しい。V_oが低レベルにある限り、スイツ
チＪ，J′は開いたままであり、コンデンサ１２
０，C″の電荷は不変である。

例えばt′1でV_oが低レベルから上昇し始めても、
スイツチＪ，J′は開いたままであり、点Ｎの電圧
がt′2で高レベルV_ohに達するまで、コンデンサ１
２０，C″の電荷は不変である。高レベルV_ohは、
しきい値比較器１０８ａのしきい値電圧V_T2の値
である。V_oがt′2（またはt2）で高レベルに達する
と、スイツチＪ，J′が閉じ、コンデンサ１２０の
等価容量C″は、t′2からt′42の期間W′2中放電す
る。この結果、電圧V_qは低レベルV_qbとなる。

波形３Ｅは、電流源１１２によつて供給される
出力電流I_s3またはこの出力端子において点Ｓと
共通点（図示せず）との間に設けた抵抗（図示
略）の両端間に現れる出力電圧V_sを示す。

点Ｑの電圧V_qが出力比較器１０９ａのしきい
値電圧V_T3よりも小さいと、スイツチ１０９ｂが
開き、電流源１１２から出力端子Ｓに電流I_a3が
流れなくなる。

点Ｑの電圧V_qがV_T3に等しくなると、すなわち
高レベルV_qhに達すると、電流源１１２は出力端
子Ｓに電流I_a3を供給する。後続の論理回路が電
圧入力を要求するならば、出力端子Ｓとアースと
の間に抵抗（図示せず）を設けると、出力端子Ｓ
に電圧V_sが得られる。

第４図は、擬似信号を有する第３図の信号の変
化を示す（第４図は各半周期をＤ１０，Ｆ１０，
Ｄ１１，Ｆ１１，Ｄ１２により表わす）。第３図
と対比的に、放電時間に対しても同一のスケール
を採用した。放電時間は一般に非常に短く、図に
は表われないものである。

第４図の信号は、“第１”値を有する半周期で
あるＤ１０上の擬似信号Ｂ１，Ｂ４とＤ１１上の
擬似信号Ｂ２とを有し、“第２”値を有する半周
期であるＦ１０上の擬似信号Ｂ５，Ｂ６とＦ１１
上の擬似信号Ｂ７とＢ３を有している。

V_aが高レベルV_ahにあるときにＫ，K′に対して
発生する厄介な擬似信号は、スイツチを開かせる
負の擬似信号であり、V_aが低レベルにあるとき
には、スイツチを閉じさせる正の擬似信号であ
る。

電流源１０４による電流のかなりの制限の結
果、V_aが高レベルV_ahにあるときに発生しスイツ
チＫ，K′を開かせる負の擬似信号は、これらが
短期間であるならば、点N′の電圧を、比較器１
０８ａが応答するようなレベルに増大させること
ができない。

“第１”値の半周期の間に、スイツチＫ，
K′が閉じ、点Ｎが接地されると、電流I_c1を非常
に小さい値に制限することは、コンデンサ１１
０，C′の急速な充電を防止し、従つて厄介な短時
間幅の擬似信号の通過を防止し、このため擬似信
号が除去される。

擬似信号Ｂ４は、入力に対応する正しい回路状
態を保持しようとし、従つてなんらの問題も生じ
ない。

擬似信号Ｂ１の振幅（V_ah−V_abよりも小さい）
は、スイツチＫを開くには十分でないため、この
擬似信号は点Ｎには伝達されない。

擬似信号Ｂ２の振幅（V_ah−V_ab以上である）
は、スイツチＫを開くには十分であるが、電流
I_c1の非常に小さい値は、擬似信号Ｂ２の期間の
関数として、点Ｎの電圧変動を非常に小さな値に
制限する。点Ｎでは、この擬似信号は非常に小さ
い電圧増加B′２を発生させる（波形４Ｃ参照）。
この電圧増加は、比較器１０８ａのしきい値V_T2
によつて定められるV_ohよりもかなり小さく保た
れるので、この電圧増加は伝達されない。

Ｂ１またはＢ２の直後の擬似信号が、同様にし
て除去されることは明らかである。

第４図は、積分時間が“第１”信号部分の期間
の半分（この場合には半周期）よりも小さい場合
を示している。積分時間が前記半分よりも大きい
場合も、“第１”信号部分の擬似信号は同様に除
去される。

“第２”値の第１半周期Ｆ１０上の擬似信号Ｂ
５は、入力に対応する正しい回路状態を保持しよ
うとし、従つて問題とはならない。

V_aが低レベルV_abにあるときに発生し、しかも
（V_ah−V_ab）よりも小さい振幅を有する正の短時
間幅の擬似信号、たとえばＢ６は点Ｎに伝達され
ない。

他方、V_aが低レベルV_abにあるときに発生し、
しきい値レベルV_T1−V_abに等しいかまたはこれ
より大きい振幅を有する正の短時間幅の擬似信号
は、点Ｎに伝達される。

第４図において、この２つの例は、時刻t5で発
生し、時刻t6で消滅する擬似信号Ｂ３と、時刻t7
で発生し、時刻t8で消滅する擬似信号Ｂ７とであ
る。このような擬似信号が発生すると、これらは
コンデンサ１１０，C′を放電させ、V_oを低レベ
ルに低下させる。前記擬似信号が終了するまで、
V_oは低レベルV_obに保たれる。この瞬間、コンデ
ンサC′の新しい充電サイクルが開始する。擬似信
号Ｂ３に対しては、この充電動作はスイツチＫ，
K′が時刻t′3が閉じることによつて中断される。
擬似信号Ｂ７に対しては、この充電動作は時刻
T9の電圧レベルV_ohに到達させる。

このような擬似信号の存在の結果は、前記半周
期の期間の値と第１積分器の積分時間とにより変
化すると共に、“第２”値の前記半周期の間の擬
似信号の状態により変化する。

前記積分時間が“第２”値の半周期の半分より
も小さい（第４図に示す）場合には、前記半周期
の初めまたは終りで、しかもこの半周期の端部か
ら積分時間W1よりも小さい間隔内で擬似信号が
発生すると、点Ｎの電圧はV_ohよりも小さいピー
クB′７およびB′３を呈する。これらピークは、
比較器１０８ａによつて伝達されない。擬似信号
を搬送する半周期に相当する出力パルスは伝達さ
れるから、パルスの数が変化しないので問題とは
ならない。従つて、計数動作は影響されない。実
際上、擬似信号Ｂ７の場合には、点Ｎの電圧が
V_ohに達する時刻t9は遅れ、スイツチＪ，J′が閉
じる時刻も遅れる。擬似信号Ｂ３の場合、点Ｑの
電圧がV_qhに達する時刻t10は進み、スイツチＪ，
J′が開く時刻も進む。

連続する短時間幅の擬似信号が同様に除去され
ることは明らかである。

逆ではあるが同様にして、前記積分時間W1が
前記“第２”部分の半分よりも大きい場合に、前
記部分の初めまたは終りに、かつ該部分の端部か
ら前記半周期の期間と積分時間との間の差よりも
小さい距離で擬似信号が発生するならば、パルス
の数は変化せず、従つて計数プロセスは影響を受
けない。

１つのパルスの中程に、特に一様な信号の場合
にはその半周期の中程に大きな擬似信号が発生す
ることはほとんどない。例えば220Vの主電源の
信号波形は、110Vを越える擬似信号をほとんど
含まない。従つて、これら擬似信号は、入力比較
器１０７ａに影響を与えず、かつ、除去される。

第５図において、波形５Ａは“第２”値の第２
半周期Ｆ１５の中程に擬似信号Ｂ２１を有する電
圧V_eを示す。この擬似信号は、高レベルV_ehと低
レベルV_ebとの間の差に等しい振幅を有してい
る。この擬似信号は時刻t21で発生し、時刻t22で
終了する。期間t22−t21は、例えば半周期の期間
の0.01倍および0.1倍のオーダである。

波形５Ｂは、第１積分器１０１のコンデンサ１
１０の放電時間W′3がその充電時間W3の1/3であ
る場合のＮの電圧を示す。時刻t3でスイツチＫが
閉じると、電圧V_oはt20−t3に等しい時間内に、
V_ohからV_obに減少する。

時刻t21で擬似信号Ｂ２１が発生すると、コン
デンサ１１０が放電を開始するが、この放電は終
了しない。擬似信号Ｂ２１が終了する時刻t22で
V_eが再び値V_ebに達するとき、V_oはV_obよりも大
きい。従つて、コンデンサ１１０は再充電され、
点Ｎの電圧は時刻24で値V_ohに達する。擬似信号
Ｂ２１はB′２１に転換されるが、この擬似信号
B′２１は値V_obには達していない。

波形５Ｃは、急速に放電する第２積分器１０２
に対する点Ｑの電圧を表わす。V_oのスパイク
B′２１は、V_qには全く影響を及ぼさない。

従つて、前記積分器が動作する信号部分の最短
のものの期間の0.2倍までの放電時間を有する積
分器を有することが効果的である。

第６図の波形６Ａは、“第２”値の第２半周期
Ｆ２０の中程に擬似信号Ｂ３１を有する電圧V_e
を示す。この擬似信号は、高レベルV_ehと低レベ
ルV_ebとの差に等しい振幅を有している。この擬
似信号は、時刻t31で発生し時刻t32で終了する。
期間t32−t31は、第１積分器１０１の積分時間に
対して短い。

波形６Ｂは、積分時間W5が半周期の1/3である
第１積分器１０１に対するＮの電圧を示す。t31
で、スイツチＫを閉じさせる擬似信号Ｂ３１は、
V_oをV_ohからV_obに減少させる。時刻t32でスイツ
チＫが開き、点Ｎの電圧V_oがV_ohに徐々に増加す
る。V_oは時刻t33でV_ohに達し、そのレベルは時
刻t′3まで続く。このように擬似信号B′３１は、
時刻t31からt33まで発生する。

波形６Ｃは、第２積分器１０２に対する点Ｑの
電圧を示す。この積分器の積分時間W6は第１積
分器１０１の積分時間よりも長く、図中、半周期
の2/3である。

時刻t31で、V_ohからV_obへの低下は、コンデン
サ１２０を充電させる。第２積分器１０２の積分
時間W6は、擬似信号の期間t32−T31と第１積分
器の積分時間W5との和であるt33−t31よりも大
きいので、この充電プロセスはV_qがV_qhに達する
前に中断される。その結果、擬似信号B″３１は
出力比較器１０９ａによつて除去される。波形６
Ｄは、出力信号を示す。このように計数動作は妨
害されない。

従つて、第２積分器１０２には、第１積分器１
０１の積分時間の１〜２倍の積分時間を与えるの
が好適である。

“第２”値を有する部分または半周期の期間の
0.5倍以下の積分時間を有する積分器を選ぶこと
により、また第２積分器１０２の出力端子と出力
しきい値比較器１０９ａとの間に、前記第１およ
び第２積分器と同じか、または類似し、インバー
タが前段に設けられる追加の電圧反転積分器を設
けることによつて、すべての擬似信号を高信頼度
で除去することができる。第７図は、第２積分器
の出力端子Ｑと出力比較器１０９ａとの間に追加
の積分器１９０を加えた第１図の装置を示す。第
１図に相当する回路部品には、２０６で示す第２
積分器の積分電流源を除いて、同一番号を付して
示す。

追加の積分器１９０は、電圧反転電流増幅器１
７１と積分定電流源１７６とにより構成する。前
記増幅器１７１の非反転入力端子Z″を接地し、
その反転入力端子Ｇと出力端子Ｈとをコンデンサ
１７０によつて相互に接続する。前記電流源１７
６は、電流I_c4を供給し、増幅器１７１の出力端
子Ｈに接続する。

増幅器１７１の反転入力端子Ｇを、回路１７８
を経て、電流I_b4を供給する制御定電流源１７５
に接続する。前記回路１７８は、しきい値比較器
１７８ａにより制御されるスイツチＬとインバー
タ１８０とにより構成する。

しきい値比較器１７８ａの入力を、第２積分器
の出力端子Ｑにより制御する。さらに比較器１７
８ａを、基準電圧V_Rに接続する。積分器１９０
の出力端子Ｈを、出力比較器１０９ａの入力端子
に接続する。

積分器１９０は、前述した各積分器と全く同じ
ように動作する。

第８図において、時間ｔの関数としての波形８
ａは、半周期がＴの入力電圧V_eの３つの周期を
示す（高レベルはV_ehであり、低レベルはV_ebで
ある。）第１半周期（t0〜t1のＤ３１）、第３半周
期（t3〜t′1のＤ３２）、第５半周期（t′3〜t″1のＤ
３３）は“第１”値を有している。すなわち、こ
れらは第１積分器１０１によつてろ波される。第
２半周期（t1〜t3のＦ３１）、第４半周期（t′1−
t′3のＦ３２）、第６半周期（t″1で開始するＦ３
３）は“第２”値を有している。Ｆ３２の中程
に、t13で始まりt14で終る振幅がV_eh−V_ebに等し
い擬似信号Ｂ１３を示す。

波形８Ｂは、Ｎの電圧V_oを示す。その高レベ
ルはV_ohであり、低レベルはV_obである。第１積
分器１０１の積分時間は、W10＝T2−t1である。
これは、半周期Ｔの1/3のオーダである。放電時
間W′10（図示略）はほぼ零であり、放電はほとん
ど瞬間的に行われる。

時刻t13で、電圧V_eが値V_ehに達すると、スイ
ツチＫ，K′が閉じる。時刻t′2から高レベルにあ
つたV_oはV_obに減少し、時刻t14からスイツチＫ，
K′が開いてコンデンサ１１０が充電され、V_oは
時刻t15でレベルV_ohに再び達する。t15はt′3の前
にあり、時刻t′3で半周期が終了する。ここで、
V_oは低レベルにもどる。擬似信号Ｂ１３は、
B′１３に変換され、これは半周期を２つに分け
る。

波形８Ｃは、点Ｑの電圧V_qを示す。その高レ
ベルはV_qhであり、低レベルはV_qbである。第２
積分器１０２の積分時間は、W11＝t4−t3であ
る。これは、半周期Ｔの1/3のオーダである。放
電時間W′11（図示略）は、ほぼ零である。

時刻t′2でスイツチＪが閉じるために、時刻t′2
まで高レベルV_qhにあつたＱの電圧が低レベル
V_qbに低下し、このレベルはt13まで続く。t13で、
電圧V_oを高レベルから低レベルに低下させる擬
似信号Ｂ１３が、スイツチＪ，J′を開くと、コン
デンサ１２０が充電され、電圧V_qが低レベルV_qb
から高レベルV_qhに上昇し、時刻t16で高レベルに
達し時刻t15まで続く。

時刻t15で、高レベルに達するV_oがスイツチＪ
を閉じると、V_qは低レベルV_qbに復帰し、時刻t′3
まで続く。この時点から、時刻t″4で点Ｑの電圧
が高レベルV_qhに達するまでコンデンサ１２０が
再充電される。高レベルV_qhは、“第１”値の３
番目の半周期Ｄ３３の全期間中続く。

波形８Ｄは点Ｇの電圧を示し、その形状は点Ｑ
の電圧の形状と全く逆となる。

波形８Ｅは、点Ｈの電圧V_hを示す。この波形
は、高レベルV_hhから低レベルV_hbまで変化する。
第３積分器１９０の積分時間W12は、t17−t4に
等しい。それは、半周期Ｔの1/3のオーダである。
放電時間W′12（図示略）は、実質的に零である。

時刻t2で、点Ｇの電圧の高レベルV_qhがスイツ
チＬを閉じ、点Ｈの電圧は低レベルV_hbとなり、
時刻t4まで続く。時刻t3でV_gが高レベルから低レ
ベルに変化すると（t4で低レベルに達する）、ス
イツチＬが開きコンデンサ１７０は時刻t17まで
充電される。この時点で、V_hは高レベルV_ohに達
し、このレベルは時刻t′2まで続く。

時刻t′2で、V_gの高レベルV_ghへの変化はスイツ
チＬを閉じ、点Ｈの電圧が減少し、低レベルが時
刻t16まで続く。時刻t16で、点Ｇの電圧が低レベ
ルに達すると、スイツチＬが開くが、コンデンサ
１７０の充電プロセスは時刻t15で中止される。
これは、スイツチＬが閉じて時刻t″4まで閉じた
ままであるためである。このように、大きな擬似
信号Ｂ１３は小さい擬似信号B″１３に変形され
る。擬似信号B″１３は、振幅が非常に小さいの
で比較器１０９ａを通過することができない。

波形８Ｆは、パルス数が入力電圧のパルス数と
同じである出力電圧V_sを示す。このように、計
数プロセスは、擬似信号Ｂ１３によつて妨害され
ない。

第９図は、周期がT2の周期信号を示す。この
信号は、図では平均値V_E2nより高いレベルV_E2h
を有する期間T′2の短期間電圧パルス（デユーテ
イサイクルR₁＝T′2／T2）の形態の部分Ｄ４１，
Ｄ４２，Ｄ４３と、図では、前記平均値より低い
レベルV_E2bを有する期間T′2の長期間パルス（デ
ユーテイサイクルR₂＝T″2／T2）の形態部分Ｆ
４１，Ｆ４２とを有している。

この形状の信号をろ波するためには、本発明フ
イルタの２個の積分器は相違させるのが好適であ
り、短期間パルスに対して動作する積分器の積分
時間は前記短期間パルスの期間T′2の0.30〜１倍
とし、長期間パルスに対して動作する積分器の積
分時間は前記長期間パルスの期間T″2の0.30〜１
倍とするのが好適である。各積分器は、前述した
ように構成する。

本発明は、すべてのデユーテイサイクルに対し
て用いることができる。

第１０図は、非周期的なデータ伝送信号を示
す。この信号は、平均値V_E3nより大きいレベル
V_E3hを有し、持続期間の異なる５個のパルスＤ
１，Ｄ２，Ｄ３，Ｄ４，Ｄ５を有している。最短
期間パルスＤ３およびＤ５の持続時間は既知の値
T3である。これらパルスは、間隔F1、F2、F3、
F4だけ離間している。これらの間隔は、平均値
V_E3oより低いレベルV_E3bを有する異なる持続時間
を有し、最短間隔F3は既知の値T′3を有してい
る。

この形状の信号を本発明フイルタでろ波するた
めには、パルスＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５を
ろ波するようにした積分器は、最短期間パルスＤ
５の持続時間T3のほぼ0.30〜１倍の積分時間を
有し、パルス間隔の間の信号をろ波するようにし
た積分器は、最短間隔F3の持続期間T′3のほぼ
0.3〜１倍の積分時間を有するのが好適である。

たいていの場合、以下に説明する図面のNPN
トランジスタをPNPトランジスタで置き換える
ことができ、その逆も可能である。これに関する
変形は当業者には明らかである。

第１１図には、第１反転積分器を１で示し、第
２積分器を２で示し、追加の反転積分器９０を反
転しきい値比較器８０の後段に設ける。

第１積分器は、特に、コンデンサ１０を具えて
いる。このコンデンサの第１極板を点Ｍ１を経て
NPN増幅器トランジスタ１１のベース２１１に
接続する。このトランジスタはエミツタ接地配列
に接続し、そのコレクタ３１１を出力端子に接続
し、そのエミツタ４１１を接地する。

前記コンデンサ１０の第２極板を点Ｎ１を経て
トランジスタ１１のコレクタ３１１に接続する。

第１積分器は、また、点Ｎ１に接続した積分定
電流源１４を具えている。

さらに、制御定電流源１２をPNPトランジス
タ１３を経て共通点Ｍ１に接続する。このトラン
ジスタのエミツタ４０３に前記電流源１２を共通
点３を経て接続する。この切換えトランジスタ１
３のコレクタ２０３を点Ｍ１に接続する。トラン
ジスタ１３自身は、しきい値比較器１０７ａと、
これによつて制御されるスイツチＫにより構成す
る第１図の回路１０７の機能を実行する。ベース
３０３は、基準電圧V_1Rによつて駆動する。

第２積分器は、特に、コンデンサ２０を具えて
いる。その第１極板をＰ１を経てNPN増幅トラ
ンジスタ２１のベースに接続する。このトランジ
スタはエミツタ接地配列に接続し、そのエミツタ
を接地する。前記コンデンサ２０の第２極板を、
Ｑ１を経てトランジスタ２１のコレクタに接続す
る。

前記第２積分器は、また、点Ｑ１に接続した積
分定電流源２４を具えている。さらに、電流源１
４を、PNP切換えトランジスタ２３を経て、点
Ｐ１に接続する。電流源１４を、トランジスタ２
３のエミツタに接続する。切換えトランジスタ２
３のコレクタを点Ｐ１に接続し、そのベースを基
準電圧V_1Rに接続する。

従つて、電流源１４は第１積分器の積分定電流
源だけでなく、第２積分器の制御定電流源として
も機能する。トランジスタ２３は、トランジスタ
１３が回路１０７の機能を有するのと同様に、回
路１０８の機能を有する。

追加の積分器９０は、特に、コンデンサ７０を
具えている。その第１極板を、エミツタ接地配列
に接続したNPN増幅器トランジスタ７１のベー
スにＧ１を経て接続し、第２極板をＨ１を経てト
ランジスタ７１のコレクタに接続する。トランジ
スタ７１のエミツタを接地する。

前記追加の積分器は、また、点Ｈ１に接続した
積分定電流源８４と、一定制御電流I_b4を供給す
る電流源７４とを具えている。電流源７４を、
PNPトランジスタ７３を経て共通点Ｇ１に接続
する。この切換えトランジスタ７３のエミツタを
前記電流源７４に接続し、コレクタを点Ｇ１に接
続する。従つて、トランジスタ７３はスイツチと
して働く。

第２積分器２と追加の積分器９０との間に、反
転しきい値比較器８０を設ける。すなわち、第２
積分器の出力端子Ｑ１を、NPN反転トランジス
タ８０のベースに接続し、このトランジスタのエ
ミツタを基準電圧V_1Rに接続し、そのコレクタ
（電流源７４からの電流I_b4を受け取る）を、切換
えトランジスタ７３のエミツタに接続する。

定電流源８４を、点Ｈ１だけでなく、トランジ
スタ６のエミツタにも接続する。このトランジス
タのコレクタを出力端子Ｓ１に接続し、ベースを
基準電圧V_1Rに接続する。トランジスタ６は、回
路１０９（出力比較器１０９ａおよびスイツチ１
０９ｂ）の機能を実行し、定電流源８４は出力電
流源１１２の機能を実行する。従つて、電流源１
４と同様に、電流源８４は２つの機能を実行す
る。Ｓ１はフイルタの出力端子である。トランジ
スタ１３のエミツタと電流源１２との間の共通点
３は、実際のフイルタの入力点を形成する。この
入力点の前段にはダイオード４を設ける。このダ
イオードは、入力端子Ｅ１を前記入力点から分離
し、入力電圧が高い場合に前記入力端子Ｅ１から
外部電流がフイルタに流入するのを防止する。

４個のトランジスタ１３，２３，７３，６をベ
ース接地配列に接続する。それらのエミツタを各
電流源１２，１４，７４，８４に接続し、３個の
トランジスタ１３，２３，７３のコレクタを対応
するコンデンサの第１極板に接続し、トランジス
タ６のコレクタは出力端子を形成する。これらト
ランジスタのベースには、基準電圧V_1Rを並列に
供給する。

この回路では、切換え比較器１３，２３，７
３，６のしきい値電圧V_Tは、内部エミツタ−ベ
ース電圧の値V_EBだけV_1Rと異なる。従つて、し
きい値電圧はV_1R＋0.5ボルトに等しい。入力電圧
の高レベルV_E1hはこの値よりも大きくなければな
らず、入力電圧の低レベルはこの値よりも小さく
なければならない。

トランジスタ１１，２１，７１はそれぞれ点線
枠内に示す。その理由は、これらトランジスタを
第１２図に基づいて以下に説明する回路の１つに
よつて置き換えることができるからである。これ
らトランジスタは、点ＡとA′、点Ａ０とA′０、
点Ａ００とA′００との間に設けられている。Ｅ
１，Ｍ１，Ｎ１，Ｐ１，Ｑ１，Ｇ１，Ｈ１，Ｓ１
における電圧を、V_E1，V_M1，V_N1，V_P1，V_Q1，
V_G1，V_H1，V_S1で示す。これらの高レベルは添字
ｈを付して示し、これらの低レベルは添字ｂを付
して示す。トランジスタ１３，２３，７３，６の
ベースに供給される電圧、すなわち基準電圧を
V_1Rで示す。トランジスタの内部ベース−エミツ
タ電圧をV_BEで示し、内部コレクタ−エミツタ電
圧をV_CE（飽和している場合にはV_CEsat）で示す。
これら表示には、関連するトランジスタの番号を
付す。

切換えトランジスタ１３が導通しないとき電圧
V_1Rが印加されていると、電流源１２はこのトラ
ンジスタ１３を介して電流を供給することができ
る。これは、切換トランジスタ２３，７３および
６に対しても同様であり、対応する電流源はそれ
ぞれ１４，７４および８４である。高レベルは次
の通りである。

V_M1h＝V_p1h＝V_G1h＝V_BE11＝V_BE21 ＝V_BE71＝0.7V 対応するトランジスタが導通するまでは、トラ
ンジスタ１１、トランジスタ２１またはトランジ
スタ７１のベースに電流は流れ得ない。トランジ
スタ１１，２１，７１が導通しないときは、Ｎ
１，Ｑ１，Ｈ１はV_Tに等しい高レベルにある。

V_N1h＝V_Q1h＝V_H1h＝V_1R＋V_BE（23、73、６）＝
V_1R＋0.5V＝V_Tであり、V_1R＝3Vならば、V_T＝
V_N1h＝V_Q1h＝V_H1h＝3.5Vである。

入力信号の高レベル（たとえば5V）より低く
なければならないしきい値電圧V_Tは、増幅トラ
ンジスタ１１，２１，７１が導通しているときの
これらトランジスタのベース電圧（0.7V）より
も高くなければならない。

低レベルは次の通りてある。正常動作の間、 V_M1b＝V_P1b＝V_G1b＝0.6V Ｍ１，Ｐ１，Ｇ１の電圧はわずかにしか変化せ
ず、トランジスタ１１，２１，７１の内部ベース
−エミツタ電圧の近辺を変動する。その理由は、
これら電圧が、オン／オフモードで動作しないか
らである。この状態は開始の瞬時にはわずかに異
なるが、これは本発明とは無関係である。

V_N1b＝V_Q1b＝V_H1b＝対応するトランジスタの
V_CEsat＝0.1V Ｎ１，Ｑ１，Ｇ１が低レベルにあるとき、対応
するトランジスタが飽和し、そのベースは高レベ
ルである。

コンデンサの第１極板が高レベル（0.7V）に
あるとき、このコンデンサの第２極板は低レベル
（0.1V）にあり、コンデンサは、第１極板が第２
極板よりもかなり高くなるように充電される。

前記コンデンサの第１極板の電圧が0.7Vより
も小さくなると（たとえば0.6V）、対応するトラ
ンジスタは不飽和にされる。ミラー効果のため、
不飽和への移行は低速である。第２極板の電圧
は、高レベル（3.5V）に増大する。コンデンサ
が放電し、続いて逆方向に再充電される。第２極
板の電圧は、第１極板の電圧よりも高い値に達す
る。

3.4VのＮ１の電位変動に相当する等価電荷変
動は、3pFのコンデンサおよび100のβに対して
は１ナノクーロンである。

第１積分器において、入力電圧が高レベル（た
とえば5V）に上昇すると、カツトオフされてい
たトランジスタ１３がターンオンし、電流源１２
からの電流I₁が分岐点M₁に流れ、コンデンサ１
０が急速に充電される。この充電時間は、電流源
１２によつて供給される電流I₁に基づく。M₁の
電圧が低レベルから高レベルに急速に上昇し、
N₁の電圧よりも高くなる。点N₁の電圧は高レベ
ルから低レベルに低下する。トランジスタ１１が
飽和し、電流源１４からの電流I₂は分岐点Ｎ１に
流れる。

定常状態では、電流I₁はもはや分岐点Ｍ１を流
れず、ダイオード４および入力端子Ｅ１を経て流
れる。

トランジスタ１１は、入力電圧のほぼ半周期の
間（１ミリ秒または10ミリ秒）飽和状態にあり、
Ｎ１の電圧は低レベルを有し、電流I₂が分岐点Ｎ
１を連続的に流れる。

入力電圧V_E1が零に低下すると、導通状態にあ
つたトランジスタ１３がカツトオフし、電流I₁は
もはや分岐点Ｍ１を流れず、ダイオード４および
入力端子Ｅ１を経て流れる。前述したトランジス
タ１１の不飽和への低速移行が始まる。この不飽
和への低速移行の間、点Ｍ１の電圧はゆつくりと
低レベルに減少し、点Ｎ１の電圧は高レベルに増
大する。電流I₂が分岐点Ｎ１に流れ（トランジス
タ２３は導通していない）、コンデンサを放電し、
前とは反対の方向に再充電する。点Ｎ１の電圧
は、点Ｍ１の電圧よりも大きくなる。前に与えた
電荷量と3μAの電流I₂に対しては、不飽和への移
行プロセスは0.3ミリ秒かかる。積分時間はI₂の
値を決定するが、βが1000であればI₁の値はかな
り小さく、例えば10倍または15倍小さくできるこ
とに注意すべきである。実際には、簡単にするた
めI₁はI₂と同じ値とする。

不飽和への移行が終了した後、分岐点Ｍ１およ
びＮ１の電圧は、入力電圧V_E1が低レベルに留ま
る限り安定に保持される。分岐点Ｍ１に電流は流
れず（I₁はダイオード４および入力端子Ｅ１を経
て流れる）、および分岐点Ｎ１に電流は流れない
（Ｎ１の電圧が3.5Vの高レベルに達し、トランジ
スタ２３がターンオンするので、I₂は分岐点Ｐ１
を流れる）。

この状態は、入力電圧V_E1が高レベルとなり、
トランジスタ１３がターンオンし、電流I₁がコン
デンサ１０を放電して反対方向に再充電し、Ｍ１
の電圧が高レベルから低レベルに減少し、Ｍ１の
電圧が増大し、サイクルが再び始まるまで続く。

第２積分器は、第１積分器と全く同じように動
作し、NPNトランジスタ８０が比較器およびイ
ンバータとして動作し、PNPトランジスタ７３
が単独で制御電流I_b4に対するスイツチとして機
能する以外は、第３積分器はこれに先行するもの
と同様に動作する。出力部ではPNPトランジス
タ６は、出力比較器および出力スイツチとして機
能する。

第１１図において、第７図の増幅器１１１，１
１２，１７１を構成する枠内のトランジスタ１
１，２１，７１を、第１２図に示す種々の回路に
よつて置き換えることができる。これら置き換え
は、点ＡとA′、Ａ０とA′０、点Ａ００とA′００
との間で行う。入力端子はＡ，Ａ０，Ａ００であ
つて、出力端子はA′，A′０，A′００である。

第１２Ａ図に示す回路では、前記増幅器をバイ
ポーラトランジスタ８１により構成する。そのベ
ース１８１は入力端子A₁を構成する。このトラ
ンジスタはエミツタ接地配置に接続するが、エミ
ツタ２８１とコレクタ３８１とを逆にした。エミ
ツタ２８１を、コンデンサの第２極板したがつて
増幅器出力端子A′₁に接続し、コレクタ３８１を
接地する。この場合、電流利得βは５のオーダで
ある。

第１２Ｂ図に示す回路においては、増幅器を同
一種類の２個のバイポーラトランジスタの組合せ
回路３１によつて構成する。第１トランジスタ３
１ａは入力トランジスタであり、第２トランジス
タ３１ｂは出力トランジスタである。これら２個
のトランジスタを“標準ダーリントン”配列にな
るようにエミツタ接地配置に接続し、第１トラン
ジスタのエミツタ１３１を第２トランジスタのベ
ース４３１に接続する。第１トランジスタのベー
ス２３１は、前記増幅器の入力端子A₂を形成す
る。第２トランジスタのエミツタ５３１を接地す
る。

入力トランジスタのベース２３１を、対応する
コンデンサの第１極板に接続する。コレクタ３３
１および６３１を共に出力端子A′₂に、従つて前
記コンデンサの第２極板に接続する。電流利得β
は、２個のトランジスタの電流利得の積に等し
い。これらトランジスタの電流利得は、これらト
ランジスタがNPN形であるため、80〜200の間に
ある。非常に小さい電流で動作する入力トランジ
スタは、十分小さい利得、すなわち60〜100の利
得を有することができる。従つて、ダーリントン
回路の利得は4800〜20000の間にある。実際、コ
ンデンサの値が±20％の公差で既知であれば、た
とえば6000〜7000のオーダのβを得ることができ
る。その結果、3pFのコンデンサに対する“等価
容量”は、20nFのオーダである（前記値に対し
ては15と25との間である）。

3μAの積分電流源によると、積分時間W15およ
びW16は、コンデンサの両端間電圧1Vあたり７
ミリ秒のオーダである。

実現することが容易な前記実施例では、コンデ
ンサの端子Ｎ１の電位の変動は約3Vであり、従
つて積分時間は21ミリ秒のオーダであり、すなわ
ち50Hzの周波数の半周期（10ミリ秒）よりも長
い。

“標準”ダーリントン増幅器によつてこのよう
な積分時間を得ることが容易であるため、非常に
低い周波数のろ波に対する好適な解決を与える。
コンデンサの充電時間を所望の周波数の半周期の
期間を越えさせるような積分時間が前記周波数を
除去することは明らかである。たとえば、電源電
流をろ波するためには、利得βを減少させるかお
よび／または積分電流の値を増大させることで十
分である。電源が僅かに増加すれば、良好な再現
性のある電源を得ることが可能であるので、これ
が付加的利点となる。

それ以上の擬似信号が除去されるカツトオフ周
波数の値は、積分時間に基づく。積分時間に相当
する周波数よりも高い周波数が除去される。

第１２Ｃ図および第１２Ｄ図に示す回路では、
増幅器４１（第１２Ｃ図）および増幅器５１（第
１２Ｄ図）は、反対導電形の２個のトランジスタ
のいわゆる“混合ダーリントン”によつて構成す
る。一方は入力トランジスタ、他方は出力トラン
ジスタである。入力トランジスタのコレクタを、
出力トランジスタのベースに接続する。

第１２Ｃ図に示す回路では、増幅器４１の入力
端子A₃をPNPトランジスタ４１Ａのベース２４
１により構成し、このトランジスタのエミツタ３
４１を、コンデンサの第２極板と出力トランジス
タ４１ｂのコレクタ５４１とに接続する。このコ
レクタは、増幅器の出力端子A′₃を構成する。入
力トランジスタのコレクタ１４１を、出力トラン
ジスタのベース４４１に接続する。出力トランジ
スタのエミツタ６４１に接地する。

第１２Ｄ図に示す回路では、増幅器３１の入力
端子A₄を、NPN入力トランジスタ５１ａのベー
ス２５１により構成する。このトランジスタのエ
ミツタ３５１を接地する。出力トランジスタ５１
ｂはPNPトランジスタであり、そのコレクタ５
５１を接地し、そのエミツタ６５１を増幅器の出
力端子A′₄に接続する。入力トランジスタのコレ
クタ１５１を、出力トランジスタのベース４５１
に接続する。

PNPトランジスタは、NPNトランジスタの電
流利得よりも小さい電流利得を常に有するので、
電流利得（回路を構成する２個のトランジスタの
電流利得の積）は、1000オーダである。その結
果、3pFのコンデンサに対する“等価容量”は
3nFとなり、2μAの積分電流に対しては、積分時
間は4.5ミリ秒となる。

この積分時間は、ヨーロツパまたはアメリカの
電源周波数の電流をろ波するのに適している。

ある場合には、混合ダーリントン回路は位相幾
何学的な利点を有する。

第１２Ｅ図に示す回路では、増幅器６１を、同
一導電形（図ではNPN形）の２個のトランジス
タの組合せにより構成する。入力トランジスタを
６１ａで示し、出力トランジスタを６１ｂで示
す。この回路では、入力端子A₅を入力トランジ
スタのベース２６１により構成し、このトランジ
スタのエミツタ１６１を出力トランジスタのベー
ス４６１に接続する。出力トランジスタのコレク
タ５６１を接地する。入力トランジスタのコレク
タ３６１と出力トランジスタのエミツタ６６１と
を、対応するコンデンサの第２極板に接続し、増
幅器の出力端子A′₅を構成する。

この回路では、入力トランジスタの電流利得は
80のオーダであり、出力トランジスタの電流利得
は５のオーダであり、従つて回路の電流利得は
400のオーダとなる。

本発明フイルタは、個別素子によつても実現す
ることができる。好適には、モノリシツク集積回
路の形態で実現することもできる。すなわち、
種々の素子を例えば、シリコン単結晶上に集積化
することができる。第１導電形（たとえばＰ形）
のサブストレートは、互いに絶縁された島の形で
反対導電形（例えばＮ形）のエピタキシヤル層を
有している。装置を実現するためには、普通に知
られている技術すなわちエピタキシ、拡散、金属
化（これについては説明する必要はない）を利用
することができる。数ピコフアラツドの容量を有
し、かつ、本発明を実現するのに必要なコンデン
サは、周知の集積回路技術であるMOS技術によ
つて特に容易に得ることができる。集積化するこ
とのできるこのような低値のコンデンサを用いる
可能性は、本発明の主要な効果の１つである。

【図面の簡単な説明】

第１図は本発明フイルタの一実施例の回路図、
第２図は第１図のフイルタにおおよそ等しい回路
図、第３図は擬似信号を含まない対称入力信号が
本発明フイルタの種々の個所で有する異なる波形
を最も一般的な形で示す図、第４図は対称入力信
号上の擬似信号が本発明フイルタによつてどのよ
うに除去されるかを最も一搬的な形で示す図、第
５図は第１積分器の放電時間を増大させることに
よつて特定の擬似信号がいかにして除去されるか
を示す図、第６図は第２積分器の積分時間を増大
させることによつていかにして特定の擬似信号が
除去されるかを示す図、第７図は３個の積分器を
具えた本発明フイルタの回路図、第８図は第７図
に示すフイルタによつていかにして特定の擬似信
号が除去されるかを示す図、第９図は周期パルス
状入力信号を示す図、第１０図は非周期パルス状
入力信号を示す図、第１１図はバイポーラトラン
ジスタを用いて構成した本発明フイルタの実施例
の回路図、第１２図は積分用増幅器の５つの変形
例１２Ａ，１２Ｂ，１２Ｃ，１２Ｄ，１２Ｅを示
す図である。１……第１積分器、２……第２積分器、４……
ダイオード、１０，２０，７０，１１０，１２０
……コンデンサ、１１，２１，７１……NPNト
ランジスタ、１２，７４，１０３，１０５………
制御定電流源、６，１３，２３，７３……PNP
トランジスタ、１４，２４，８４，１０４，１０
６……積分定電流源、３１，４１，５１，６１…
…増幅器、８０……反転しきい値比較器、８１…
…バイポーラトランジスタ、９０……反転積分
器、１０１……第１積分器、１０２……第２積分
器、１０７，１０８，１０９……組合せ回路、１
０７ａ，１０８ａ……しきい値比較器、１０９ａ
……出力比較器、１１１，１２１……電圧反転電
流増幅器、１１２……出力電流源、１８０……イ
ンバータ、Ｚ，Z′……非反転入力端子、Ｍ，Ｐ…
…反転入力端子、Ｎ，Ｑ……出力端子、V_e……
比較器の出力電圧、V_R……基準電圧、V_a……供
給電圧。

Claims

【特許請求の範囲】１基準信号レベルの一方の側に位置する第１信
号部分と他方の側に位置する第２信号部分とを有
する低周波数信号をろ波して通過させるための低
域フイルタにおいて、前記第１信号部分に対して
主として動作する第１電圧反転積分器を含む第１
回路と、この第１回路に直列に接続され、かつ前
記第２信号部分に対して主として動作する第２電
圧反転積分器を含む第２回路とを具備し、前記第１、第２電圧反転積分器の各々が、非反
転入力端子が定電圧点に接続された電圧反転電流
増幅器と、この増幅器の反転入力端子と出力端子
との間に介挿された容量素子と、上記増幅器の出
力端子に接続された定電流積分電流源と、を有
し、前記第１、第２回路の各々が更に、しきい値比
較器と、定電流制御電流源と、上記しきい値比較
器の出力により制御されて上記定電流制御電流源
を対応する電圧反転電流増幅器の反転入力端子に
接続するスイツチ手段とを有し、前記第１回路のしきい値比較器の入力端
を当該低域フイルタの入力端子に接続し、前記第
１電圧反転積分器の出力端を前記第２回路のしき
い値比較器の入力端に接続し、前記第２電圧反転
積分器の出力端を出力しきい値比較器を介して当
該低域フイルタの出力端子に接続したことを特徴
とする低域フイルタ。２前記第２電圧反転積分器の出力端と前記出力
しきい値比較器の入力端との間に第３電圧反転積
分器を含む第３回路を更に設け、前記第３電圧反転積分器は、非反転入力端子が
定電圧点に接続された電圧反転電流増幅器と、こ
の増幅器の反転入力端子と出力端子との間に介挿
された容量素子と、上記増幅器の出力端子に接続
された定電流積分電流源と、を有し、前記第３回路が更に、前記第２電圧反転積分器
の出力端に入力端が接続された反転しきい値比較
器と、定電流制御電流源と、上記反転しきい値比
較器の出力により制御され上記定電流制御電流源
を前記第３電圧反転積分器の電圧反転電流増幅器
の反転入力端子に接続するスイツチ手段と、を有
し、前記第３電圧反転積分器の出力端を前記出力し
きい値比較器の入力端に接続したことを特徴とす
る特許請求の範囲第１項に記載の低域フイルタ。３前記第１電圧反転積分器の電圧反転電流増幅
器の非反転入力端子が接続された定電圧点が、前
記第２、第３電圧反転積分器の内の少なくともい
ずれか一方の電圧反転電流増幅器の非反転入力端
子が接続された定電圧点と同一であることを特徴
とする特許請求の範囲第１項または第２項に記載
の低域フイルタ。４前記第１電圧反転積分器の定電流積分電流源
と前記第２回路の定電流制御電流源とを単一の電
流源で構成したことを特徴とする特許請求の範囲
第１項ないし第３項のいずれか一項に記載の低域
フイルタ。５前記低域フイルタが、出力電流源と、この出
力電流源と当該フイルタの出力端子との間に介挿
され前記出力しきい値比較器の出力により制御さ
れるスイツチ手段と、を更に具備することを特徴
とする特許請求の範囲第１項ないし第４項のいず
れか一項に記載の低域フイルタ。６前記第３電圧反転積分器の定電流積分電流源
と、前記出力電流源とが単一の電流源で構成され
ていることを特徴とする特許請求の範囲第５項に
記載の低域フイルタ。７前記第１回路のしきい値比較器の入力端と当
該低域フイルタの入力端子との間に、上記しきい
値比較器の入力端の順電流方向と逆方向にダイオ
ードを介挿したことを特徴とする特許請求の範囲
第１ないし第６項のいずれか一項に記載の低域フ
イルタ。８前記第１ないし第３回路の内の少なくともい
ずれか一つの回路において、前記しきい値比較器
とこの比較器により制御される前記スイツチ手段
とを、対応する定電流制御電流源に主電極のいず
れか一方が接続され、対応する電圧反転電流増幅
器の非反転入力端子に上記主電極の他方が接続さ
れ、かつ前記基準信号レベルに対応する電圧がベ
ースに印加されるバイポーラトランジスタを設け
て構成したことを特徴とする特許請求の範囲第１
項ないし第７項のいずれか一項に記載の低域フイ
ルタ。９前記第１ないし第３電圧反転積分器の内の少
なくともいずれか一つの積分器において、前記電
圧反転電流増幅器をダーリントン接続された同一
導電形の第１トランジスタおよび第２トランジス
タを設けて構成し、ベースが当該電圧反転電流増
幅器の反転入力端子を構成する上記第１トランジ
スタのエミツタをエミツタが接地された上記第２
トランジスタのベースに接続し、上記第１、第２
トランジスタの両コレクタを相互接続すると共に
対応する定電流積分電流源に当該電圧反転電流増
幅器の出力端子として接続したことを特徴とする
特許請求の範囲第１項ないし第８項のいずれか一
項に記載の低域フイルタ。１０前記低域フイルタの各回路構成素子をモノ
リシツク半導体基板上に集積化したことを特徴と
する特許請求の範囲第１項ないし第９項のいずれ
か一項に記載の低域フイルタ。