JPH0667178B2 - クロック制御電源装置の直列スイッチング要素を制御する回路装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、クロック制御電源供給装置用の制御回路装
置に係り、特に、電源供給調整を改良すべくクロック制
御電源供給装置の直列スイッチング要素を制御する回路
装置に関する。

［従来の技術］ クロック制御電源装置の直列スイッチング要素の制御
は、そのパルス・間隙比が電源装置の出力側に出力され
る直流電圧をできるだけ一定なものにする制御パルスで
行われる。このため、出力直流電圧が負荷の変化に左右
されることなくできるだけ一定に留まるように制御パル
スのパルス・間隙比を調節するため、出力電圧に応じて
調整信号を導き出してパルス幅変調器に供給する。その
際、出力回路と制御回路との間のエレクトリカル・アイ
ソレーション（電気的分離）を確保するため、調整信号
の電気的分離が必要となる。このため、クロック制御電
源装置にはオプトアイソレータが使用される。なぜな
ら、オプトアイソレータにより直流電圧信号の電気的分
離伝達が容易になるからである。上記の原理に基づいて
直列スイッチング要素を有するクロック制御電源装置を
作動する回路装置が東ドイツ特許第223,586号により周
知である。この回路装置は、実質的には、調整信号の影
響を直接受けるシュミットトリガ回路として構成されて
いるので、制御パルスのパルス・間隙比を変える別個の
パルス幅変調器が必要ではない。

［発明が解決しようとする問題点］ しかし上記周知の回路装置では、電源装置の起動や停止
等の特定動作のとき、例えば電源装置の立上り時に過渡
的な発振を起こさないような起動をもたらすための付加
的制御機能を用意しなければならない。あるいは入力側
に設けられ電源装置と負荷との双方に電力を供給する入
力コンデンサが負荷回路に対して放電することにより電
源装置自体が動作電圧を得られなくなることがないよう
に入力コンデンサの放電を緩和する付加的制御機能（ま
たその反作用により調整回路を適宜に調節する）を用意
しなければならない。そしてこれらのことにより上記形
式の制御回路は構造が複雑になる。

クロック制御電源装置においてはトランスの２次側に
は、負荷に安定な電圧を供給するためのコンデンサが容
量性負荷として設けられている。このコンデンサに高い
電圧のパルスを与えて充電するトランスあるいは、この
トランスの１次側を駆動する回路にあっては、容量負荷
の充電過程を遅らせることがないように、できるだけ高
い周波数の上限とできるだけ低い電力の入力とすべきで
ある。

そこで本発明は、構成が簡単で、確実で且つ起動時に過
渡的な発振を起さず、入力コンデンサが放電しすぎない
クロック制御電源供給装置の直列スイッチング要素制御
用回路を提供することを目的とする。また本発明は容量
性負荷を受ける装置に使用するのに特に適した、クロッ
ク制御電源装置の直列スイッチング要素を制御する回路
装置を提供することを目的とする。

［問題点を解決するための手段及び作用］ 上記目的を達成するために本発明は、コンデンサを有す
ると共にフォトトランジスタと抵抗器との並列接続によ
り形成された可変抵抗器を有する第一帰還路を設けた帰
還発振器回路を具備し、電源装置の出力側から取出され
ると共に上記フォトトランジスタを有するオプトアイソ
レータに導かれる調整信号の関数としてパルス間隔比が
可変であるパルス信号を生成することによりクロック制
御電源装置の直列スイッチング要素を制御する回路装置
において、上記帰還発振器回路が、出力端子と上記第一
帰還路と第二帰還路とを有する演算増幅器と、エミッタ
を有する増幅トランジスタと、ダイオードとを具備し、
上記増幅トランジスタのベースが上記演算増幅器の出力
に接続されると共に、エミッタフォロアモードで動作す
るように構成され、上記ダイオードが上記増幅トランジ
スタのエミッタから上記演算増幅器の出力に対し逆極性
に設けられ、上記第一帰還路が上記増幅トランジスタを
介して帰還路を構成するべく上記増幅トランジスタのエ
ミッタに接続され、上記第二帰還路が上記演算増幅器の
出力に接続されたことを特徴とするクロック制御電源装
置の直列スイッチング要素を制御する回路装置を提供す
る。

本発明の他の有利な諸構成を明示すれば次の通りであ
る。

上記オプトアイソレータのフォトトランジスタが上記反
転動作のとき明確なカットオフ特性を有するように構成
してもよい。

上記演算増幅器を電圧比較器として設けてもよい。

上記上記演算増幅器の出力がオープンコレクタ出力モー
ドで動作するように構成してもよい。

上記演算増幅器が複数の入力端子を有し、上記回路装置
がオープンコレクタ出力端子を有する調歩式（スタート
・ストップ）スイッチング段を有し、該オープンコレク
タ出力端子が上記演算増幅器の一つの入力に接続される
ようにしてもよい。

上記調歩式スイッチング段が複数の入力端子を有する電
圧比較器を有し、該段が該電圧比較器の一つの入力に基
準電圧が供給されるように構成され、該電圧比較器の他
の入力の一つが比較入力として作用すると共に調歩電圧
信号を受けるように構成してもよい。

上記調歩式スイッチング段の電圧比較器が上記オープン
コレクタ出力端子を有する演算増幅器であってもよい。

上記調歩式スイッチング段がＲＣ遅延回路要素を有し、
上記調歩電圧信号が該ＲＣ遅延回路要素を介して上記電
圧比較器の上記他の入力の一つに供給されてもよい。

上記調歩式スイッチング段の電圧比較器が比較入力端子
として作用する入力端子への正帰還路を有してもよい。

上記２つの電圧比較器を単一の集積回路として構成して
もよい。

本発明の構成によれば、トランジスタにより電力増幅が
達成される。電力増幅回路の出力側は、増幅トランジス
タが遮断されるパルス間隙の間、ダイオードと発振器回
路の出力端子とを介して事実遅延することなく放電され
る。これにより発振器回路の遮断周波数は容量性負荷に
対しても有効に作用する。２つの帰還路は出発点が異な
る。オプトアイソレータを備えた帰還路は回路の出力端
子から演算増幅器の一方の入力端子に通じ、他方の帰還
路は演算増幅器の出力端子に直接結ばれている。この処
置または特徴により、例えば過渡応答にあらわれる減衰
振動、即ちディケイプロセル（decay process：電流の
減少、磁束の減衰、電荷の消失等のプロセス）により発
振器回路の出力電圧に重なり合うことのある雑音（干渉
・混信）が後段の電力増幅回路によりその出力端子から
遠ざけられるので、この干渉・混信が発振器回路（その
もの）に何ら反作用を及ぼさない。そうでなければこの
雑音（干渉・混信）は、前記帰還路により演算増幅器の
一方の入力端子で効力をもつ（「有効」となる）ので、
発振器回路の安定動作を乱す（に干渉する）ことがあ
る。オプトアイソレータを有する帰還路が電力増幅回路
の出力端子に接続してはあるが、出力電圧に重なり合う
ことのあるこの雑音は、ＲＣ回路要素としてのこの帰還
路のオーム抵抗器とコンデンサとにより検波（フィルタ
−除去）されるので、演算増幅器の反転入力端子で「有
効」となることはない。

反動動作のとき明確なカットオフ特性を示すフォトトラ
ンジスタ付オプトアイソレータは入手可能である。これ
は、該オプトアイソレータを本発明と併せて適用すれ
ば、第１帰還路に結合されたコンデンサの充電過程と放
電過程とをきれいに分離できることを意味する。以下
に、発振器回路の出力信号のパルス幅又はパルス間隙を
調整し、同時にそれぞれ他方の変量（ファクタ）、つま
りパルス間隙とパルス幅との互いへの影響を排除するこ
とにより、どのように上述のことが達成されるかを説明
する。

スイッチング容量の小さい演算増幅器を使用すれば、高
周波でも使用できる。

発振器回路の接続と遮断とは基本的には演算増幅器の二
つの入力端子の一方を選択的に基準電位と結ぶことによ
り可能となる。これは、本発明の別の構成において有利
に得られる。なぜなら、演算増幅器の一方の入力端子を
調歩式（スタート・ストップ）スイッチング段のオープ
ンコレクタ出力端子と結ぶからである。この場合、調歩
式スイッチング段はスイッチング命令の機能として、該
段に接続された演算増幅器の入力端子を基準電位と結ぶ
か否かの仕事を受けもつ。この特性はスイッチング段の
オープンコレクタ出力端子により理想的に達成される。

最後に指摘した原理は、スタート・ストップスイッチン
グ段が第２の電圧比較器を備え、２つの入力端子（一方
の入力端子には基準電源が供給され、他方の入力端子に
はスタート・ストップ電圧信号が供給される。）を備え
るとき特に容易に実現される。その第２の電圧比較器を
使用すると、第１の電圧比較器と第２の電圧比較器とを
単一の集積回路として構成することができるという利点
が得られる。これにより、両者を共通のケーシング内に
設けることができる。そしてこれら２つの比較器は、ス
タート・ストップスイッチング段を有する発振器回路を
備える一つのモジュールとなる。第２の電圧比較器のス
タート・ストップ電圧信号はその振幅に応じて発振器回
路を起動または遮断することができる。というのも第２
の電圧比較器はその入力端子に現われる信号の電圧が基
準電圧を越えるかそれとも下回るかに応じて出力信号を
発生するからである。この場合、該電圧比較器のオープ
ンコレクタ出力端子により電圧比較器の出力信号が生成
され、導通か又は開制御されることになる。

スタート・ストップ電圧信号は有利にはＲＣ遅延回路要
素を介して供給される。このように、スタート・ストッ
プ信号を供給することにより、所定の遅延時間の後に初
めて発振器回路が起動するようにすることができる。こ
れは例えば、立上り時に過渡的な発振を起こさない起動
をしなければならないクロック制御電源装置に発振器回
路を使用する場合重要である。つまりスタートストップ
スイッチング段の電源入力側と、これに接続されて電源
を与える電源装置との間に設けられた入力コンデンサ
が、発振器回路のオン（接続）以前に高い電圧値に充電
されているので、この入力コンデンサ電圧が負荷回路の
電力消費の結果下がってもスタート・ストップスイッチ
ング段の遮断点以下に降下しないからである。

第２の電圧比較器には比較入力端子に正帰還をかけても
よい。これによりスイッチングヒステリシスが得られ
る。

［実施例］ 以下、図示実施例を基に本発明を更に説明する。

図示した回路配列は発振器回路１とその後段に設けた電
力増幅回路２と調歩式（スタート・ストップ）スイッチ
ング段３とを含む。

まず発振器回路１自体を説明する。発振器回路１は、１
個の反転入力端子、１個の非反転入力端子及び両入力端
子に結ばれた２つの帰還路を有する電圧比較器10を含
む。一方の帰還路を形成するオーム抵抗器11は電圧比較
器10の非反転入力端子と出力端子とに結ばれている。他
方の帰還路はオーム抵抗器12とこれと並列に接続された
オプトアイソレータ13のコレクタ・エミッタとにより形
成され、回路装置の出力端子14から電圧比較器10の反転
入力端子へと通じている。この反転入力端子は更にコン
デンサ15を介して接地してある。

電圧比較器10の非反転入力端子は、抵抗器16と17とから
成る分圧器のタップに結ばれている。この分圧器は、発
振器回路１の他の部分とともに、動作電圧源Ｖｄの正の
動作電圧電位と地電位とに接続してある。

電圧比較器10は、地電位か或いは高インピーダンスかに
制御（これは電圧比較器10の入力端子におけるスイッチ
ング基準に依存する）することのできるオープンコレク
タ出力端子を有する。この回路で振動を発生する方式は
一般に知られたシュミットトリガを内蔵するマルチバイ
ブレータである。ここでは、本発明に直接属するもので
はないので詳しい説明を省く。発振器回路１はその出力
端子に方形パルスを発生する。この方形パルスのパルス
・間隙比はアナログ制御電圧Ｖｃを変えることにより変
更できる。アナログ制御電圧Ｖｃをオプトアイソレータ
13の入力ダイオード131に後述の如く供給することによ
り、オプトアイソレータ13のフォトトランジスタ132の
抵抗を変えることができる。

電圧比較器10の後段に電力増幅回路２が設けてある。電
力増幅器回路２の増幅器トランジスタ18はエミッタフォ
ロワモードで動作し、そのエミッタが回路の出力端子14
を構成する。出力端子14は図示されないが、電源回路の
トランスの１次側に接続され、さらにこのトランスの２
次側には、負荷に供給される電圧を安定させるためのコ
ンデンサ等に接続されている。回路出力端子14はダイオ
ードＤを介し電圧比較器10の出力端子と結ばれており、
この電圧比較器10の出力端子により増幅器トランジスタ
18のベースを制御する。正の動作電圧電位Ｖｄと増幅器
トランジスタ18のベース又は電圧比較器10の出力端子と
の間に抵抗器19が設けてある。

非反転入力端子に抵抗器21を介して正帰還（入力の位相
に合わせて戻される）されたオープンコレクタ出力端子
を有する別の電圧比較器20がスタート・ストップスイッ
チング段３に設けられている。スタート・ストップ電圧
信号Ｖｓが抵抗器22を介して電圧抵抗器20の非反転入力
端子に供給される。スタート・ストップ電圧信号Ｖｓは
抵抗器23とコンデンサ24とから成るＲＣ回路網で遅延さ
れる。電圧比較器20の反転入力端子は、動作電圧源Ｖｄ
に直列に接続された２つの抵抗器25,26で分圧して形成
される基準電圧を受ける。

図示した回路の動作様式を以下説明する。まず発振器回
路１が定常動作状態にあると前提し、発振器１の出力信
号のパルス・間隙比に及ぼすオプトアイソレータ13の影
響を説明する。

電圧比較器10の一方の帰還路内にある抵抗器12は発振器
回路１の動作周波数を決定する要素の一つである。抵抗
器12にオプトアイソレータ13のフォトトランジスタ132
が並列接続されており、オプトアイソレータの入力ダイ
オード131に制御電圧Ｖｃが供給される。制御電圧Ｖｃ
が値０であると入力ダイオード131には電流が流れず、
フォトトランジスタ132は遮断される。この状態のとき
発振器回路１の動作周波数はコンデンサ15と抵抗器11,1
2,16,17,19とによってのみ決定され、パスル・間隙比は
抵抗器16,17相互の抵抗比によって決まる。従って、両
抵抗値、即ち抵抗器16,17の抵抗値によってパルス・間
隙比の基本設定を行うことができる。

入力ダイオード131に電流を順方向に流す方向性を有す
る制御電圧Ｖｃがオプトアイソレータ13の入力ダイオー
ド131に現われると、オプトアイソレータ13のフォトト
ランジスタ132は制御電圧Ｖｃに比例した導電率に制御
される。今、反転動作のとき明確なカットオフ特性を示
すフォトトランジスタ132を有するオプトアイソレータ1
3を採用したとする。この場合、フォトトランジスタ132
が導通となるのはそのコレクタがエミッタに対し正であ
るときだけである。別の場合、つまり反転動作のときに
は、順方向に極性を有する制御電圧Ｖｃが入力ダイオー
ド131に印加されても、フォトトランジスタ132は遮断さ
れる。

フォトトランジスタ132が導通のときは、電圧比較器10
の反転入力端子側のコンデンサ15が抵抗器12とフォトト
ランジスタ132との並列回路により充電される。電圧比
較器10の出力端子に信号があらわれると、その信号は必
ず増幅トランジスタ18により増幅され、その結果による
信号が回路出力端子14にあらわれる。この信号は「高」
状態Ｈを代表するものである。しかしながら、もし回路
出力端子14の信号が「低」状態Ｌにあるならば、コンデ
ンサ15は事実上抵抗器12を介してのみ放電する。しか
し、フォトトランジスタ132を介しては放電しない。な
ぜならば、反転動作中の後者フォトトランジスタ132の
内部抵抗が抵抗器12のそれより大きいからである。

回路の出力端子14に高レベルＨが存在する時間は回路よ
り出力されるパルス状の信号Ｖｔのパルス幅を決定し、
これは制御電圧Ｖｃに基づいて変えることができる。だ
が低レベルＬの時間、つまりパルス状信号Ｖｔのパルス
間隔は何ら影響を受けない。

ダイオードＤは、増幅器トランジスタ18が遮断されると
き、回路出力端子14に接続された負荷のための放電路を
形成する。この負荷とは電源回路のトランス（図示せ
ず）の１次側である。この負荷の放電は、電圧比較器10
のオープンコレクタ出力端子が地電位と結ばれていると
き、ダイオードＤとこの出力端子とを介し行われる。こ
のようにして、トランジスタ18のエミッタはベースに対
しダイオードＤの残留電圧の高さの正のバイアスを受
け、トランジスタ18が確実かつ迅速に遮断される。

このように、トランジスタ18の遮断が確実かつ迅速であ
ることから、負荷を高い周波数で駆動することが可能に
なる。すなわち、トランス２次側回路の容量性負荷を確
実に充放電できることになる。

パルス形の出力信号Ｖｔのパルス間隔をパルス幅の代り
に制御することもできる。このためには、フォトトラン
ジスタ132の極性を反転し、そのコレクタではなくエミ
ッタを回路の出力端子14に結ばねばならない。

パルス信号Ｖｔのパルス幅及びパルス間隙は常にそれぞ
れ制御電圧Ｖｃの関数として制御されるので、例えばオ
プトアイソレータ13の入力ダイオード131の順方向で電
流が変化すると、出力信号Ｖｔが逆比例で時間的に変化
することになる。したがって、電流の大きさが増すにつ
れ各被制御時間が短くなる。

後段に電力増幅回路を有する発振器回路は２つの異なる
帰還路を備えている。帰還抵抗器11は電圧比較器10の出
力端子に直接接続してあるのに対し、帰還抵抗器12は回
路の出力端子14に接続してある。抵抗器11を電圧比較器
10の出力端子に直接接続すると、次の利点が得られる。
即ち、出力信号Ｖｔに重畳される雑音（この雑音はクロ
ック制御電源装置内でこの回路が動作するために生ずる
かもしれない）は、帰還抵抗器１１を介することなく回
路出力端子14から帰還されることもなく、電圧比較器10
の当該入力端子に伝達されない。つまりこの雑音が、電
圧比較器10の非反転入力端子で抵抗器11,16,17により決
定される電圧比較器10のスイッチングしきい値をゆがめ
ることはない。

電圧比較器10の反転入力端子に重畳される雑音は、抵抗
器12とコンデンサ15とにより形成されたＲＣ回路網によ
りフィルタ除去される。

抵抗器11同様に抵抗器12も、発振器回路の電力によって
は電圧比較器10の出力端子に直接接続することができよ
う。

第２の電圧比較器20の果す機能は電圧比較器10の非反転
入力端子、つまり発振器回路の能動素子の非反転入力端
子を必要とあらば、地電位と結ぶことである。この地電
位との接続で発振器回路の発振状態が中断され、出力信
号Ｖｔは「低」状態Ｌとなる。電圧比較器10の反転入力
端子が地電位と結ばれてもやはり発振状態が中断される
が、出力信号Ｖｔは「高」状態Ｈとなる。地電位とのこ
の接続を行うために低飽和電圧のスイッチングトランジ
スタも使用することができよう。しかし図示された回路
では第２電圧比較器20のオープンコレクタ出力端子が使
用される。この比較器は第１電圧比較器10とともに共通
のケーシング内に単一の集積回路として設けることがで
き、以下説明する機能を果たす。

第２電圧比較器20がその反転入力端子に受ける基準電圧
は抵抗器25,26から成る分圧器により動作電圧Ｖｄから
導き出される。この基準電圧を越える電圧が電圧比較器
20の非反転入力端子に現われるとき、電圧比較器20の出
力端子は「開」である。それに対し、電圧比較器20の非
反転入力端子の電圧が反転入力端子の基準電圧を下回る
と、電圧比較器20のオープンコレクタ出力端子は導通と
なって電圧比較器10の非反転入力端子と地電位とを結
ぶ。そして発振器回路１の発振状態が中断され、回路の
出力端子14は「低」状態になる。電圧比較器20の非反転
入力端子に現われて発振状態のオンオフをひき起こす電
圧は、制御スイッチング電圧Ｖｓとして、抵抗器23とコ
ンデンサ24とからなるＲＣ回路網で遅延された後抵抗器
22を介し供給される。

発振器回路を停止状態から発振状態に制御する場合に
は、それに応じて電圧比較器20が起動状態に移行しなけ
ればならない。すなわち、電圧比較器20の出力端子が導
通状態から開状態に切り換えられねばならず、そのため
にはスイッチング電圧Ｖｓが電圧比較器20の反転入力端
子に現われる基準電圧を越えねばならない。Ｖｓが電圧
比較器20の反転入力端子に現われる基準電圧を超えた場
合、電圧比較器20が「開」状態に移行する。電圧比較器
20が「開」状態になると、その出力端子にはＶｄに近い
電圧が現れて、電圧がそれ以前の電圧からジャンプに上
昇することになる。この結果電圧比較器10の入力がジャ
ンプするため、電圧比較器10よりなる発振回路の発振が
始まる。このようにして、発振が始まると電圧比較器10
の出力は「開」と「低」をくり返すことになる。例えば
電圧比較器10が「開」状態になり電圧比較器10の出力端
子には、Ｖｄに近い電圧が現れ、それ以前に比べて電圧
がジャンプすることになる。この電圧ジャンプは抵抗１
１を介して、電圧比較器10の非反転入力端子に現われ、
入力端子における電圧はさらに上昇することになる。逆
に、電圧比較器10が「低」になると、電圧比較器10の出
力端子には地電位に近い電圧が現れる。この電圧の下降
は抵抗11を介して、電圧比較器10の非反転入力端子に現
われ、電圧をひき下げることになる。この抵抗11を介し
てもたらされた電圧の上昇下降は、実質上電圧比較器10
のしきい値を上昇させることになり、ヒステリシスとし
て働く。

また、電圧比較器20においても、その出力端子に現れた
Ｖｄに近い電圧が抵抗21を介して帰還されるので、ヒス
テリシスとして働くことになる。

このように、電圧比較器10,20はそれぞれヒステリシス
を有するスイッチング回路として働くことになる。

このように、電圧比較器10,20がそれぞれヒステリシス
を有するスイッチング回路で構成されるので、回路全体
の起動・停止のスイッチング時にヒステリシスが現れ
る。

いま、スイッチング信号ＶｓがＶｄと共通の電源より与
えられるとすると、この電源の立上り時には、ＶｓとＶ
ｄは同様の変化のしかたで上昇することになる。そこ
で、スイッチング信号Ｖｓにより電圧比較器20内にひき
起こされる切換え過程を抵抗器23とコンデンサ24とから
成るＲＣ回路網で遅延すると、電圧比較器20の起動が、
Ｖｄの立上りより遅れて始まることになる。電圧比較器
20の起動がＶｄの立上りより十分に遅れて始まれば、Ｖ
ｄが十分に電圧が高くなり、入力コンデンサに十分な充
電がなされてから電圧比較器10の発振が開始されること
になる。

即ち、負荷回路が電力消費を始めて、入力コンデンサに
蓄えられた電荷を放電しても、スタートストップスイッ
チ段が遮断されるほど電圧が低下しなくなる。

このように、電源起動より遅らせてクロック制御電源装
置が立上るようにしたので、図示した回路を備えるクロ
ック制御電源装置が「立上り時に過渡的な発振を起こさ
ないような起動」な起動を起こすことができる。

電圧比較器20は、基準電圧を越えたときではなく下回っ
たときに発振器回路がオンとなるように接続することも
できる。このためには、例えば、電圧比較器20の入力端
子への接続を取り替えればよい。

【図面の簡単な説明】

図は本発明による回路配列の実施例を示す構成図であ
る。 図中、１は帰還発振器回路、３は調歩式（スタート・ス
トップ）スイッチング段、10は演算増幅器、11は第２の
帰還路、12はオーム抵抗器、13はオプトアイソレータ、
15はコンデンサ、18は増幅器トランジスタ、20は調歩式
（スタート・ストップ）スイッチング段、23,24はＲＣ
遅延回路網、132は加減抵抗器としてのフォトトランジ
スタ、Ｄはダイオード、Ｖｔはパルス信号、Ｖｓは調歩
同期電圧信号である。

Claims (10)

【特許請求の範囲】
1. 【請求項１】コンデンサを有すると共にフォトトランジ
   スタと抵抗器との並列接続により形成された可変抵抗器
   を有する第一帰還路を設けた帰還発振器回路を具備し、
   電源装置の出力側から取出されると共に上記フォトトラ
   ンジスタを有するオプトアイソレータに導かれる調整信
   号の関数としてパルス間隔比が可変であるパルス信号を
   生成することによりクロック制御電源装置の直列スイッ
   チング要素を制御する回路装置において、 上記帰還発振器回路が、出力端子と上記第一帰還路と第
   二帰還路とを有する演算増幅器と、エミッタを有する増
   幅トランジスタと、ダイオードとを具備し、 上記増幅トランジスタはベースが上記演算増幅器の出力
   に接続されると共に、エミッタフォロアモードで動作す
   るように構成され、 上記ダイオードが上記増幅トランジスタのエミッタから
   上記演算増幅器の出力に対し逆極性に設けられ、 上記第一帰還路が上記増幅トランジスタを介して帰還路
   を構成するべく上記増幅トランジスタのエミッタに接続
   され、 上記第二帰還路が上記演算増幅器の出力に接続された ことを特徴とするクロック制御電源装置の直列スイッチ
   ング要素を制御する回路装置。
2. 【請求項２】上記オプトアイソレータのフォトトランジ
   スタがその反転動作において明確なカットオフ特性を有
   することを特徴とする特許請求の範囲第１項記載の回
   路。
3. 【請求項３】上記演算増幅器が電圧比較器として設けら
   れたことを特徴とする特許請求の範囲第１項又は第２項
   記載の回路装置。
4. 【請求項４】上記演算増幅器の出力がオープンコレクタ
   出力モードで動作するように構成されたことを特徴とす
   る特許請求の範囲第３項記載の回路装置。
5. 【請求項５】上記演算増幅器が複数の入力端子を有し、 上記回路装置がオープンコレクタ出力端子を有する調歩
   式（スタートストップ）スイッチング段を有し、該オー
   プンコレクタ出力端子が上記演算増幅器の一つの入力に
   接続されることを特徴とする特許請求の範囲第１項乃至
   第４項のいずれかに記載の回路装置。
6. 【請求項６】上記調歩式スイッチング段が複数の入力端
   子を有する電圧比較器を有し、該段が該電圧比較器の一
   つの入力に基準電圧が供給されるように構成され、該電
   圧比較器の他の入力の一つが比較入力として作用すると
   共に調歩電圧信号を受けるように構成されたことを特徴
   とする特許請求の範囲第５項記載の回路装置。
7. 【請求項７】上記調歩式スイッチング段の電圧比較器が
   上記オープンコレクタ出力端子を有する演算増幅器であ
   ることを特徴とする特許請求の範囲第６項記載の回路装
   置。
8. 【請求項８】上記調歩式スイッチング段がＲＣ遅延回路
   要素を有し、上記調歩電圧信号が該ＲＣ遅延回路要素を
   介して上記電圧比較器の上記他の入力の一つに供給され
   ることを特徴とする特許請求の範囲第６項または第７項
   記載の回路装置。
9. 【請求項９】上記調歩式スイッチング段の電圧比較器が
   比較入力端子として作用する入力端子への正帰還路を有
   することを特徴とする特許請求の範囲第６項，第７項又
   は第８項記載の回路装置。
10. 【請求項１０】上記２つの電圧比較器を単一の集積回路
    として構成することを特徴とする特許請求の範囲第６項
    乃至第９項のいずれかに記載の回路装置。