JPS62193561A - クロツク制御電源装置の直列論理回路を制御する回路配列 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、帰還発振器回路を有し、その帰還路がコン
デンサと接続されそしてオプトカプラのホ１・１〜ラン
ジスタとオーム抵抗器との並列接続により形成された加
減抵抗器を含み、出力側から取り出してオブｌ・カブラ
を介し送られる調整信号に依存してパルス・間隙比が可
変であるパルス信号でクロック制御電源装置の直列論理
回路を制御する回路配列に関する。

［従来の技術］ クロック制御電源装置の直列論理回路の制御は、そのパ
ルス・間隙比が出力側から出力される直流電圧をできる
だけ一定なものにする制御パルスで行われる。このため
、出力直流電圧が付加の変化に左右ざれることなくでき
るだけ一定に留まるように制御パルスのパルス・間隙比
を調節するため、出力電圧に応じて調整信号を導き出し
てパルス幅変調器に供給される。その際出力回路と制御
回路との間の電位分離を確保するため調整信号の電気的
減結合が必要となる。

このためクロック制御電源装置内にオプトカプラが使用
される。というのもこれでもって直流電圧信号を電気的
に分離して伝送することができるからである。上記の原
理に従って動作する回路配列が東ドイツ特許明細書第２
２３５８６号により周知である。そこでは回路配列が実
質的に調整信号の影響を直接受けるシュミットトリガと
して構成してあるので、制御パルスのパルス・間隙比を
変えるパルス幅変調器が特に必要ではない。

［発明が解決しようとする問題点１ しかし上記周知の回路配列では電源装置の起動や停止等
の特定動作のとぎ、例えば電源装置の「ソフト」な起動
又は入力コンデンサの緩やかな放電を保証しかつ制御回
路をその反作用により適宜に調節する付加的制御機能を
用意しなければならない。そしてこのことにより上記形
式の制御回路は構造が複雑になる。

ク【］ツク制御電源装置において直列論理回路を制御１
６回路は主に容量性負荷を受ける。それゆえ、遮断周波
数をできるだけ高くそして消費電力をできるだけ減らす
ため特に容量性負荷の充電過程が回路の出力端子ででき
るだけ遅延することのないようにすべきである。

そこでこの発明は、確実で反作用のない制御をごく単純
に保証し、主に容量性負荷を受ける装置に使用するのに
特に適した、クロック制御電源装置の直列論理回路を制
御する回路配列を提供づることを目的とする。

［問題点を解決するための手段及び作用］この目的が帰
還発振器回路を有し、その帰還路がコンデンサと接続さ
れそしてオプトカプラのホトトランジスタとオーム抵抗
器との並列接続により形成された加減抵抗器を含み、出
力側から取り出してオブ１・カブラを介し送られる調整
信号に依存してパルス・間隙比が可変であるパルス信号
でクロック制御電源装置の直列論理回路を制御する回路
配列において、演鋒増幅器で形成された発掘型回路の後
段に増幅器ｊ・ランジスタがエミッタホロワどして接続
してあり、そのエミッタが、演算増幅器の出力信号を基
準に逆方向に極性を右するダイオードを介し演算増幅器
の出力端子と結ばれており、加減抵抗器を含む帰還路が
増幅器トランジスタのエミッタから、そして第２の帰還
路が演算増幅器の出力端子から出発していることを特徴
とづるクロック制御電源装百の直列論理回路を制御する
回路配列により達成される。

右利な語構成を明示すれば次の通りである。

上記反転動作のとき明確な逆方向特性を有するホ［へト
ランジスタを有するオプトカプラが設けである。

上記演算増幅器が電圧比較器として接続して設けである
。

上記演算増幅器がオープンコレクタ出力端子を有する。

上記演算増幅器の入力端子が調歩式スイッチング段のオ
ープンコレクタ出力端子と結ばれている。

上記調歩式スイッチング段として第２の電圧比較器が設
けてあり、その一方の入力端子が基準電圧源と接続され
、また他方の、比較入力としての入力端子に調歩開明電
圧信号が供給可能である。

上記第２の電圧比較器がオープンコレクタ出力端子を有
する。

上記調歩同期゛セ圧信号がＲＣ遅延回路網を介し供給さ
れる。

上記第２の電圧比較器が比較入力端子に正帰還しである
。

上記２つの電圧比較器が単一の集積回路として構成しで
ある。

本発明では電力利得が達成され、電力増幅回路の後段に
設けられた容量性負荷は増幅器トランジスタが遮断され
るパルス間隙の間ダイオードと発振器回路の出力端子と
を介し事実上遅延することなく放電することができ、こ
れにより発振器回路の遮断周波数は容量性４荷のとき悪
影響を受けない。２つの帰還路は出発点が異なる。オプ
トカプラを備えた帰還路は回路の出力端子から演算増幅
器の一方の入力端子に通じ、他方の帰還路は演算増幅器
の出力端子と直接結ばれている。この処置により、例え
ば電源装置内で蓄積リアクトルの減衰により発振器回路
の出力電圧に重なり合うことのある雑音が後段の電力増
幅回路によりその出力端子から遠さ１プられるので、こ
の雑音が発振器回路そのものに何ら反作用を及ぼさない
ようにすることができる。この種の雑音は普通、前記帰
還路を介し演算増幅器の一方の入力端子に働きかけるの
で、発振器回路の安定動作を乱すことがある。

他方の、オプトカプラと接続された帰還路が電力増幅回
路の出力端子に接続してはあるが、出力電圧に重なり合
うことのあるこの雑音は、ＲＣ回路網としてのこの帰還
路のオーム抵抗器とそこに接続されたコンデンサとによ
り検波されるので、演ｎ増幅器の他方の入力端子に触き
かけることができイ１い。

反転動作のとき明確な逆方向特性を示すホトトランジス
タを有するオプトカプラを利用することができる。これ
は、本発明と併せて適用づると第１帰還路に結合された
コンデンサの充電過程と放電過程とをきれいに分離でき
ることを意味づる。

これにより、なお説明するように発振器回路の出力信号
のパルス幅又はパルス間隙の制御はそれぞれ他方の変量
、つまりパルス間隙又はパルス幅／＼の同時作用をｔＪ
ｊ除して、達成することができる。

演算増幅器として有利には電圧比較器が使用される。こ
れは通常の演算増幅器に比べ、動作周波数の高まるのに
つれスイッチ消費電力が一層好都合となり、つまり特に
高周波数のとき効率が向上するという利点をもたらす。

発振器回路のオンオフは基本的には演算増幅器の一方の
入力端子を選択的に基準電位と結ぶことにより可能であ
る。これは、本発明対象の史にべつの構成において、有
利には演算増幅器の一方の入力端子を調歩式スイッチン
グ段のオープンコレクタ出力端子と結ぶことにより実現
することができる。この場合調歩式スイッチング段は該
段に供給されるスイッチング命令に応じて演算増幅器の
スイッチング段と結ばれた入力端子を５ｔ￥電位と結ぶ
か否かの機能を有づる。この特性はスイッチング段のオ
ープンコレクタ出力端子により理想的に満足される。

最侵に指摘した原理は、その一方の入力端子がり準電源
に接続されまた他方の、比較入力端子としての入力端子
に調歩同期電圧信号を供給することのできる第２の電圧
比較器を調歩式スイッチング段として設けることにより
、格別簡単に解決することができる。第２の電圧比較器
を使用すると、それを第１の電圧比較器とともに単一の
集積回路として構成することができ、両者が共通のケー
シング内で単一の素子として調歩式スイッチング段を有
する発振器回路となる大ぎな利点が得られる。

第２の電圧比較器において調歩同期電圧信号はその振幅
に応じて発振器回路を起動又は遮断することができる。

というのも第２の電圧比較器はその比較入力端子に現わ
れる電圧信号が基準電圧を越えるかそれとも下回るかに
応じて出力信号を発生するからである。この場合そのオ
ープンコレクタ出力端子が導通か又は量制御されること
により電圧比較器の出力信号が生じる。

調歩同期電圧信号は有利にはＲＣ遅延回路網を介し供給
される。これにより、所定の遅延時間の後に初めて発振
器回路が起動するように覆ることができる。これは例え
ば、「ソフト」に起動しなければならないクロック制御
電源装闇に発振器回路を使用する場合重要である。つま
りこの装置では発振器回路のＡン以前に電源装置の入力
コンデンサはコンデンサ電圧がコンデンサからの電力取
出しにより、もはや調歩式スイッチング段の遮断点以下
に低下できなくなるほどに高い電圧値に充電することが
できる。

第２の電圧比較器は比較入力端子に正帰還をかけること
ができる。これによりスイッチングヒステリシスが達成
される。

［実施例１ 以下、図示実施例を基に本発明を更に説明する。

図示した回路配列は発振器回路１とその後段に設けた電
力増幅回路２と調歩式スイッチング段３とを含む。

まず発振器回路１自体を説明する。これは１個の反転入
力端子、１個の非反転入力端子及び両入力端子に結ばれ
た２つの帰還路を有する電圧比較器１０を含む。一方の
帰還路を形成するオーム抵抗器１１は電圧比較器１０の
非反転入力端子と出力端子とに結ばれている。使方の帰
還路はオーム抵抗器１２とこれと並列に接続されたオプ
トカプラ１３のコレクタ・エミッタ間とにより形成され
、回路配列の出力端子１４から電圧比較器１０の反転入
力端子へと通じている。この反転入力端子は更にコンデ
ンサ１５を介し接地しである。

電圧比較器１０の非反転入力端子は抵抗器１６と１７と
から成る分圧器のタップと結ばれている。この分圧器は
、残りの発振器回路１も、動作電圧源ｖｄの正の動作電
圧電位と地電位とに接続しである。

電圧比較器１０は、周知の如く地電位又は高オームに制
御−これは電圧比較器１０の入力端子のスイッチング判
定基準に依存しているーすることのできるオープンコレ
クタ出力端子を有する。この回路で（騒動を発生する方
式は本発明に直接属するものではないので詳しい説明を
省く。発振器回路１が出力端子から発生する方形パルス
は、なお説明する如くオプトカプラ１３のホトトランジ
スタ　１３２の抵抗値変化をひき起すアナログ制御電圧
ＶＣをｉ、＋＋　ａ　ｍとしてオプトカプラ１３の入力
ダイオード　１３１に供給覆ることにより、そのパルス
・間隙比を変えることがＣきる。

電圧比較器１０の後段に電力増幅回路２が設けである。

その増幅器トランジスタ１８はエミッタホロワとして動
作し、そのエミッタは回路の出力端子１４となる。これ
がダイオードＤを介し電圧比較器１０の出力端子と結ば
れており、比較器自身は増幅器トランジスタ１８のベー
スを制御する。正の動作電圧電位Ｖｄと増幅器トランジ
スタ１８のベース又は電圧比較器１０の出力端子との間
に抵抗器１９が設けである。

非反転入力端子の方に抵抗器２１と正帰還されたオープ
ンコレクタ出力端子を有する別の電圧比較器２０が調歩
式スイッチング段として設けである。

抵抗器２３とコンデンサ２４とから成るＲＣ回路網で事
前に遅延される調歩同期電圧信号Ｖｓが抵抗器２２を介
し前記入力端子に供給される。電圧比較器２０の反転入
力端子は動作電圧源ｖｄに直列に接続された２つの抵抗
器２５．２６で分圧して形成される基準電圧を受ける。

図示した回路の動作様式を以下説明する。まずｆｅ娠器
回路１が定常動作状態にあると前提し、発振器回路１の
出力信号のパルス・間隙比に及ぼすオプトカプラ１３の
影響を説明する。

電圧比較器１０の一方の帰還路内にある抵抗器１２は発
振器回路１の動作周波数を決定する素子のひとつである
。これと並列にオプトカプラ１３のホトトランジスタ　
１３２が接続してあり、その入力ダイオード１３１に制
御電圧ＶＣが供給される。ｔｉｌ制御電圧が値Ｏである
と入力ダイオード１３１を電流が流れず、ホトトランジ
スタ　１３２は遮断されている。

この状（１！のとき発振器回路１の動作周波数はコンデ
ンサ１５と協動して抵抗器１１．１２．１６．１７．１
９によってのみ決定され、パルス・間隙比は抵抗器１６
゜１７相ｎの抵抗比によって決まる。従って両抵抗器ｉ
ｔｓ、　１７の抵抗比によってパルス・間隙比の基本設
定をイ１うことができる。

入力ダイオード１３１に電流を順方向に流ず方向性を有
づる制御２１１電圧ＶＣがオプトカプラ１３の入力ダイ
オード１３１に現われるとオプトカプラ１３のホトトラ
ンジスタ　１３２は制′ａ電圧ＶＣに比例した導電率に
制御される。反転動作のとき明確な逆方向特性を示すホ
トトランジスタ　１３２を有するオプトカプラ１３の使
用を前提とする。従って、この場合ホトトランジスタ　
１３２が導通となるのはそのコレクタがエミッタに対し
正であるときだけである。

別の場合、つまり反転！７１作のときには、順方向に極
性を有する制御電圧ＶＣが入力ダイオード１３１に印加
されることがあるにもかかわらず、ホトトランジスタ　
１３２は遮断されている。

ホトトランジスタ　１３２が導通制御されていると、回
路の出力端子１４に、つまり増幅器トランジスタ１８で
増幅した後にＬレベルを生成する信号が電圧比較器１０
の出力端子に現われるときコンデンサ１５は抵抗器１２
とホトトランジスタ　１３２との並列回路を介し電圧比
較器１０の反転入力端子で充電される。

それに対し回路出力端子１４の前記信号がＬレベルを有
するとコンデンサ１５は事実上抵抗器１２を介してのみ
放電し、ホトトランジスタの内部抵抗がここでの前提に
よると反転動作のとき抵抗器１２よりかなり大きいので
、ホトトランジスタ　１３２を介して放電するのではな
い。

回路の出力端子１４にＨレベルが存在する各時間は回路
より出力されるパルス信号Ｖｔのパルス幅であり、制ｔ
ｉｌｌ　７１！斤ＶＣの曲線と同様に変えることができ
る。だがＬレベルの時間、つまりパルス信号Ｖｔのパル
ス幅は何ら影響を受けない。

ダイオードＤは増幅器トランジスタ１８が遮断されてい
るとき回路出力端子１４に接続された容ω性負荷のため
の放電路となる。容テ性負荷の放電は電圧比較器１０の
オープンコレクタ出力端子が地電位と結ばれているとき
ダイオードＤとこの出力端子とを介し行われる。トラン
ジスタ１８のエミッタはベースに対しダイオードＤの残
留電圧の高さの正のバイアスを受け、トランジスタ１８
が確実かつ迅速に遮断される。

パルス幅の代りにパルス出力信号Ｖ［のパルス間隙を制
御することもできる。このためホトトランジスタ　１３
２の極性を反転し、そのコレクタではなく、エミッタ回
路の出力端子１４と結ぶ。このことは前述の説明から容
易に理解できることである。

パルス信＠Ｖものパルス幅又はパルス間隙幅１声それぞ
れ制御電圧ＶＣの恒常的関数として制御され、つまりオ
プトカプラ１３の入力ダイオード１３１の順方向で電流
が変化するとその結果出力信号Ｖｔが逆比例で時間的に
変化することを指摘しておく。つまり電流の強さが増す
につれ各被制御時間が短くなる。

後段に電力増幅回路を設けた発振器回路は２つの帰還路
が別様に構成しである。帰還抵抗器１１は電圧比較２９
１０の出力端子に直接接続しであるのに対し、帰還抵抗
器１２は回路の出力端子１４に接続しである。抵抗器１
１を電圧比較器１０の出力端子に重接接続すると、利点
として、クロック制御電源装置内でこの回路が動作する
ときの場合のように出力信号Ｖ【に重なり合う雑音は、
回路の出力端子１４に反作用を及ぼすとぎ帰還抵抗器１
１を介し電圧比較器１０の当該入力端子に伝達されない
。つまりこの種のＭ　ｇが、本来電圧比較器１０の非反
転入力端子で抵抗１１ｉ９１１．１６．１７により確定
された電圧比較器１０のスイッチングしきい値をゆがめ
ることはない。

電圧比較器１０の反転入力端子で重なり合ったγを音の
作用は、抵抗器１２が回路の出力端子１４に接続しであ
るにもかかわらず雑音が抵抗器１２とコンデンサ１５と
により形成されたＲＣ回路網で検波されるので、懸念す
るにはＪ３よばない。

抵抗器１１と同様に抵抗器１２も、それが発振器回路の
所定の消費電力に照らしＷｌされるなら、電圧比較器１
０の出力端子に直接接続することができよう。

第２の電圧比較器２０の果す機能は電圧比較器１０の非
反転入力端子、つまり発振器回路の能動素子の非反転入
力端子を場合によっては地電位と結ぶことである。この
接続で発振器回路の発振状態が中断され、出力信号■【
はＬレベルとなる。電圧比較器１０の反転入力端子が地
電位と結ばれてもやはり発振状態が中断されるが、出力
信号ＶｔはＨレベルとなる。地電位とのこの接続を行う
ためだ１′Ｊなら低飽和電圧のスイッチングｌ−ランラ
スタも使用Ｊることができよう。しかし図示回路では第
２電圧比較器２０のオープンコレクタ出力端子が１史用
される。この比較器は第１゛市圧比較器１０ととちに共
通のケーシング内に単一の集積回路として設けておくこ
とかでき、以下説明する機能を果だづ一６第２電圧比較
器２０がその反転入力端子に受ける基準電圧は抵抗器２
５．２６から成る分圧器により動作電圧Ｖｄから導き出
される。この基準電圧を越える電圧が電圧比較器２０の
非反転入力端子に現われるとき電圧比較器２０の出力端
子は「開」である。

それに対し、電圧比較器２０の反転入力端子の基準電圧
が非反転入力端子の電圧を下回ると電圧比較器２０のオ
ープンコレクタ出力端子は導通となって電圧比較器１０
の非反転入力端子と地電位とを結び、発振器回路の発振
状態が中断され、回路の出力端子１４にＬレベルが現わ
れる。電圧比較器２０の非反転入力端子に現われて発振
状態のオンオフをひき起す電圧は、抵抗器２３とコンデ
ンサ２４とからなるＲＣ回路網で遅延された後、制御ス
イッチング電圧Ｖｓどして抵抗器２２を介し供給される
。

発振器回路を停止状態から発振状態に制御する場合には
それに応じて電圧比較器２０が起動状態に移行しなけれ
ばならい。すなわちその出力端子が導通状態から開状態
に切り換えられねばならず、そのためにはスイッチング
電圧ＶＳが電圧比較器２０の反転入力端子に現われる基
準電圧を越えねばならない。そうなった場合、電圧比較
器２０が開状態に移行するとき電圧比較器２０の出力端
子に正の電圧ジャンプが現われる。この電圧ジャンプは
発振器回路の発振状態がスタートしそして次に帰還抵抗
器１１を介し電圧比較器１０の非反転入力端子に適当な
信号が現われることによりひぎ起される。

これに伴って電圧比較器４０．２０の非反転入力端子で
抵抗器１１．１２又は２５．２６により設定されたスイ
ッチングしきい値が変位すると回路全体の調歩同期切換
え１１．’ｌヒステリシスが生じる。

スイッチング信号ＶＳでもって電圧比較器２０内にひき
起される切換え過程を抵抗器２３とコンデンサ２４とか
ら成るＲＣ回路網で遅延すると、図示した回路配列をク
ロック制御電源装置内で使用するとぎ要求される「ソフ
トな」起動という条件が満される。

電圧比較器２０は、基準゛躍圧を越えたときではむく下
回ったときに発振器回路がオンと４ヌるよう接続するこ
ともできる。これは例えば電圧比較器２０の入力端子へ
の接続を取り替えて行うことができる。

【図面の簡単な説明】

図は本発明による回路配列の実施例を示す構成図である
。 図中、１は帰還発振回路、３は調歩式スイッチング段、
１０は演算増幅器、１１は第２の帰’＞５４路、１２は
オーム抵抗器、１３はオプトカプラ、１５はコンデンサ
、１８は増幅器トランジスタ、２０は調歩式スイッチン
グ段、２３．２４はＲＣｉｌｌ延回路網、１３２は加減
抵抗器としてのホト１〜ランジスタ、Ｄはダイオード、
Ｖｔはパルス信号、ＶＳは調歩同期電圧信号である。 特ｒ１出願人　　ニックスドルフ・コンピュータ・アク
ティーン・ゲピルシャフｌ− 代理人弁理士　絹　　谷　　信　　雄（外１名）ｇ　逼

Claims (10)

【特許請求の範囲】
1. （１）帰還発振器回路１を有し、その帰還路がコンデン
   サ１５と接続されそしてオプトカプラ１３のホトトラン
   ジスタ１３２とオーム抵抗器１２との並列接続により形
   成された加減抵抗器を含み、出力側から取り出してオプ
   トカプラ１３を介し送られる調整信号に依存してパルス
   ・間隙比が可変であるパルス信号Ｖｔでクロック制御電
   源装置の直列論理回路を制御する回路配列において、演
   算増幅器１０で形成された発振器回路１の後段に増幅器
   トランジスタ１８がエミッタホロワとして接続してあり
   、そのエミッタが、演算増幅器１０の出力信号を基準に
   逆方向に極性を有するダイオードＤを介し演算増幅器の
   出力端子と結ばれており、加減抵抗器１３２を含む帰還
   路が増幅器トランジスタ１８のエミッタから、そして第
   ２の帰還路１１が演算増幅器１０の出力端子から出発し
   ていることを特徴とするクロック制御電源装置の直列論
   理回路を制御する回路配列。
2. （２）上記反転動作のとき明確な逆方向特性を有するホ
   トトランジスタ１３２を有するオプトカプラ１３が設け
   てあることを特徴とする特許請求の範囲第１項に記載の
   回路配列。
3. （３）上記演算増幅器１０が電圧比較器として接続して
   設けてあることを特徴とする特許請求の範囲第１項又は
   第２項に記載の回路配列。
4. （４）上記演算増幅器１０がオープンコレクタ出力端子
   を有することを特徴とする特許請求の範囲第３項に記載
   の回路配列。
5. （５）上記演算増幅器１０の入力端子が調歩式スイッチ
   ング段２０のオープンコレクタ出力端子と結ばれている
   ことを特徴とする特許請求の範囲第１項乃至第４項のい
   ずれかに記載の回路配列。
6. （６）上記調歩式スイッチング段３として第２の電圧比
   較器２０が設けてあり、その一方の入力端子が基準電圧
   源と接続され、また他方の、比較入力としての入力端子
   に調歩同期電圧信号Ｖｓが供給可能であることを特徴と
   する特許請求の範囲第５項に記載の回路配列。
7. （７）上記第２の電圧比較器２０がオープンコレクタ出
   力端子を有することを特徴とする特許請求の範囲第６項
   に記載の回路配列。
8. （８）上記調歩同期電圧信号ＶｓがＲＣ遅延回路網２３
   、２４を介し供給されることを特徴とする特許請求の範
   囲第６項又は第７項に記載の回路配列。
9. （９）上記第２の電圧比較器２０が比較入力端子に正帰
   還してあることを特徴とする特許請求の範囲第６項、第
   ７項又は第８項に記載の回路配列。
10. （１０）上記２つの電圧比較器１０、２０が単一の集積
    回路として構成してあることを特徴とする特許請求の範
    囲第６項乃至第９項のいずれかに記載の回路配列。