JPH04222112A - 周波数逓倍回路 - Google Patents
周波数逓倍回路Info
- Publication number
- JPH04222112A JPH04222112A JP41334190A JP41334190A JPH04222112A JP H04222112 A JPH04222112 A JP H04222112A JP 41334190 A JP41334190 A JP 41334190A JP 41334190 A JP41334190 A JP 41334190A JP H04222112 A JPH04222112 A JP H04222112A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- frequency
- current
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 16
- 238000007493 shaping process Methods 0.000 claims abstract description 15
- 238000007599 discharging Methods 0.000 claims abstract description 10
- 230000010354 integration Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、入力周波数を逓倍出力
する周波数逓倍回路に関するものである。
する周波数逓倍回路に関するものである。
【０００２】
【従来の技術】周波数逓倍回路の一具体例を図５を参照
して次に示す。上記周波数逓倍回路（１）は、入力端子
（Ｖｉ）と、抵抗（Ｒｏ）と積分コンデンサ（Ｃｉ）を
有して入力信号（Ａ）を積分する積分回路（２）と、積
分回路（２）の出力を矩形波に整形する波形整形回路（
３）と、波形整形回路（３）の出力と入力信号（Ａ）と
を入力とする排他的論理和回路（４）と、逓倍出力端子
（Ｖｏ）とを具備する。上記構成において矩形波の入力
信号（Ａ）を入力すると、図６に示すように、まず積分
回路（２）にて積分コンデンサ（Ｃｉ）の充放電により
三角波（Ｂｏ）を出力する。次に、波形整形回路（３）
にてしきい値電圧（Ｖｔ）により三角波（Ｂｏ）を二値
化して矩形波（Ｃｏ）に波形整形する。そして、排他的
論理和回路（４）にて入力信号（Ａ）と矩形波（Ｃｏ）
とを入力すると、入力周波数（ｆｉ）の逓倍出力信号（
Ｄｏ）を出力する。
して次に示す。上記周波数逓倍回路（１）は、入力端子
（Ｖｉ）と、抵抗（Ｒｏ）と積分コンデンサ（Ｃｉ）を
有して入力信号（Ａ）を積分する積分回路（２）と、積
分回路（２）の出力を矩形波に整形する波形整形回路（
３）と、波形整形回路（３）の出力と入力信号（Ａ）と
を入力とする排他的論理和回路（４）と、逓倍出力端子
（Ｖｏ）とを具備する。上記構成において矩形波の入力
信号（Ａ）を入力すると、図６に示すように、まず積分
回路（２）にて積分コンデンサ（Ｃｉ）の充放電により
三角波（Ｂｏ）を出力する。次に、波形整形回路（３）
にてしきい値電圧（Ｖｔ）により三角波（Ｂｏ）を二値
化して矩形波（Ｃｏ）に波形整形する。そして、排他的
論理和回路（４）にて入力信号（Ａ）と矩形波（Ｃｏ）
とを入力すると、入力周波数（ｆｉ）の逓倍出力信号（
Ｄｏ）を出力する。
【０００３】
【発明が解決しようとする課題】解決しようとする課題
は、積分回路（２）における積分コンデンサ（Ｃｉ）の
充放電の時定数が一定であるため、入力周波数（ｆｉ）
が高くなると、充放電時間が短くなって三角波（Ｂｏ）
の振幅がだんだん下がり、波形整形回路（３）のしきい
値（Ｖｔ）を横切らなくなって動作周波数幅が狭くなる
点である。
は、積分回路（２）における積分コンデンサ（Ｃｉ）の
充放電の時定数が一定であるため、入力周波数（ｆｉ）
が高くなると、充放電時間が短くなって三角波（Ｂｏ）
の振幅がだんだん下がり、波形整形回路（３）のしきい
値（Ｖｔ）を横切らなくなって動作周波数幅が狭くなる
点である。
【０００４】
【課題を解決するための手段】本発明は、入力信号の周
波数を電圧変換してその周波数に比例した電圧を出力す
るＦ／Ｖ変換器と、上記Ｆ／Ｖ変換器出力に比例した電
流を生成し、その電流によって充放電する積分コンデン
サを有する積分回路と、上記積分回路出力を矩形波に整
形する波形整形回路と、上記波形整形回路出力と上記入
力信号とを入力とする排他的論理和回路とを具備したこ
とを特徴とする。
波数を電圧変換してその周波数に比例した電圧を出力す
るＦ／Ｖ変換器と、上記Ｆ／Ｖ変換器出力に比例した電
流を生成し、その電流によって充放電する積分コンデン
サを有する積分回路と、上記積分回路出力を矩形波に整
形する波形整形回路と、上記波形整形回路出力と上記入
力信号とを入力とする排他的論理和回路とを具備したこ
とを特徴とする。
【０００５】
【作用】上記技術的手段によれば、入力周波数が高くな
ると、それに比例して積分コンデンサの充放電々流を大
きくして積分出力の振幅を上げていく。そして、入力信
号が高周波になっても波形整形回路のしきい値電圧が積
分出力を横切るようになる。
ると、それに比例して積分コンデンサの充放電々流を大
きくして積分出力の振幅を上げていく。そして、入力信
号が高周波になっても波形整形回路のしきい値電圧が積
分出力を横切るようになる。
【０００６】
【実施例】本発明の実施例を図１乃至図４を参照して以
下に説明する。まず図１において（５）はＦ／Ｖ変換器
、（６）は積分回路、（３）（４）は従来と同じく波形
整形回路と排他的論理和回路である。上記Ｆ／Ｖ変換器
（５）は入力端子（Ｖｉ）に接続され、入力周波数（ｆ
ｉ）に比例した電圧（Ｖｆ）を出力する。積分回路（６
）は、電圧（Ｖｆ）に比例した電流、従って入力周波数
（ｆｉ）に比例した電流（Ｉｃ）（Ｉｄ）を生成する電
流源（７）（８）と、電流（Ｉｃ）（Ｉｄ）を充放電々
流とする積分コンデンサ（Ｃｉ）と、電流源（７）（８
）と積分コンデンサ（Ｃｉ）の間にあって入力信号（Ａ
）のハイ、ロウに応じて開閉するスイッチング用のＰチ
ャンネルトランジスタ（Ｑｐ）及びＮチャンネルトラン
ジスタ（Ｑｎ）とを具備する。
下に説明する。まず図１において（５）はＦ／Ｖ変換器
、（６）は積分回路、（３）（４）は従来と同じく波形
整形回路と排他的論理和回路である。上記Ｆ／Ｖ変換器
（５）は入力端子（Ｖｉ）に接続され、入力周波数（ｆ
ｉ）に比例した電圧（Ｖｆ）を出力する。積分回路（６
）は、電圧（Ｖｆ）に比例した電流、従って入力周波数
（ｆｉ）に比例した電流（Ｉｃ）（Ｉｄ）を生成する電
流源（７）（８）と、電流（Ｉｃ）（Ｉｄ）を充放電々
流とする積分コンデンサ（Ｃｉ）と、電流源（７）（８
）と積分コンデンサ（Ｃｉ）の間にあって入力信号（Ａ
）のハイ、ロウに応じて開閉するスイッチング用のＰチ
ャンネルトランジスタ（Ｑｐ）及びＮチャンネルトラン
ジスタ（Ｑｎ）とを具備する。
【０００７】上記電流源（７）（８）は、例えばカレン
トミラー回路からなり、図２に示すように、Ｆ／Ｖ変換
器（５）の出力に接続した抵抗（Ｒ）とアース間に第１
駆動トランジスタ（Ｑｏ）を接続すると共に、その分流
トランジスタ（Ｑａ）（Ｑｂ）をアースに接続し、更に
分流トランジスタ（Ｑａ）に第２駆動トランジスタ（Ｑ
ｃ）を接続してその分流トランジスタ（Ｑｄ）を電源端
子（Ｖｃｃ）に接続する。そこで、駆動及び分流トラン
ジスタ（Ｑｏ）（Ｑａ）（Ｑｃ）（Ｑｄ）にて電流源（
７）を形成すると共に、駆動及び分流トランジスタ（Ｑ
ｏ）（Ｑｂ）にて電流源（８）を形成し、後述するよう
に、分流トランジスタ（Ｑｄ）（Ｑｂ）にそれぞれ電流
（Ｉｃ）（Ｉｄ）が流れる。
トミラー回路からなり、図２に示すように、Ｆ／Ｖ変換
器（５）の出力に接続した抵抗（Ｒ）とアース間に第１
駆動トランジスタ（Ｑｏ）を接続すると共に、その分流
トランジスタ（Ｑａ）（Ｑｂ）をアースに接続し、更に
分流トランジスタ（Ｑａ）に第２駆動トランジスタ（Ｑ
ｃ）を接続してその分流トランジスタ（Ｑｄ）を電源端
子（Ｖｃｃ）に接続する。そこで、駆動及び分流トラン
ジスタ（Ｑｏ）（Ｑａ）（Ｑｃ）（Ｑｄ）にて電流源（
７）を形成すると共に、駆動及び分流トランジスタ（Ｑ
ｏ）（Ｑｂ）にて電流源（８）を形成し、後述するよう
に、分流トランジスタ（Ｑｄ）（Ｑｂ）にそれぞれ電流
（Ｉｃ）（Ｉｄ）が流れる。
【０００８】波形整形回路（３）は、ほぼＶｃｃ・１／
２のしきい値（Ｖｔ）を有し、従来と同じく積分回路（
６）の出力を矩形波に整形し、又、排他的論理和回路（
４）も従来と同じく波形整形回路（３）の出力と入力信
号（Ａ）とを入力として入力周波数（ｆｉ）の逓倍周波
数の信号を出力する。
２のしきい値（Ｖｔ）を有し、従来と同じく積分回路（
６）の出力を矩形波に整形し、又、排他的論理和回路（
４）も従来と同じく波形整形回路（３）の出力と入力信
号（Ａ）とを入力として入力周波数（ｆｉ）の逓倍周波
数の信号を出力する。
【０００９】上記構成に基づき本発明の動作を次に説明
する。まず入力端子（Ｖｉ）より周波数（ｆｉ）の矩形
波信号（Ａ）を入力すると、Ｆ／Ｖ変換器（５）にて入
力周波数を電圧変換してその周波数（ｆｉ）に比例した
電圧（Ｖｆ）を生成し、更に図２に示す電流源（７）（
８）の第１駆動トランジスタ（Ｑｏ）のソース・ドレイ
ン間電圧（Ｖｎ）を加算した電圧（Ｖｐ）を出力点（Ｐ
）に出力する。そして、抵抗（Ｒ）に流れる電流を（Ｉ
ｒ）とすると、Ｉｒ＝（Ｖｐ−Ｖｎ）／Ｒ＝（Ｖｆ＋Ｖ
ｎ−Ｖｎ）／Ｒ＝Ｖｆ／Ｒ となって周波数（ｆｉ）
に比例した電流（Ｉｒ）が第１駆動トランジスタ（Ｑｏ
）に流れる。即ち、分流トランジスタ（Ｑａ）と第２駆
動トランジスタ（Ｑｃ）を経て充電用分流トランジスタ
（Ｑｄ）に、電流（Ｉｒ）に比例した電流（Ｉｃ）が流
れ、かつ、放電用分流トランジスタ（Ｑｂ）にも電流（
Ｉｒ）に比例した電流（Ｉｃ）が流れる。
する。まず入力端子（Ｖｉ）より周波数（ｆｉ）の矩形
波信号（Ａ）を入力すると、Ｆ／Ｖ変換器（５）にて入
力周波数を電圧変換してその周波数（ｆｉ）に比例した
電圧（Ｖｆ）を生成し、更に図２に示す電流源（７）（
８）の第１駆動トランジスタ（Ｑｏ）のソース・ドレイ
ン間電圧（Ｖｎ）を加算した電圧（Ｖｐ）を出力点（Ｐ
）に出力する。そして、抵抗（Ｒ）に流れる電流を（Ｉ
ｒ）とすると、Ｉｒ＝（Ｖｐ−Ｖｎ）／Ｒ＝（Ｖｆ＋Ｖ
ｎ−Ｖｎ）／Ｒ＝Ｖｆ／Ｒ となって周波数（ｆｉ）
に比例した電流（Ｉｒ）が第１駆動トランジスタ（Ｑｏ
）に流れる。即ち、分流トランジスタ（Ｑａ）と第２駆
動トランジスタ（Ｑｃ）を経て充電用分流トランジスタ
（Ｑｄ）に、電流（Ｉｒ）に比例した電流（Ｉｃ）が流
れ、かつ、放電用分流トランジスタ（Ｑｂ）にも電流（
Ｉｒ）に比例した電流（Ｉｃ）が流れる。
【００１０】そこで、入力信号（Ａ）がロウの時、トラ
ンジスタ（Ｑｐ）が導通して積分コンデンサ（Ｃｉ）が
電流（Ｉｃ）にて充電されると共に、入力信号（Ａ）が
ハイの時、トランジスタ（Ｑｎ）が導通して積分コンデ
ンサ（Ｃｉ）が電流（Ｉｄ）にて放電し、図３に示すよ
うに、積分回路（６）から三角波（Ｂ）を出力する。次
に、従来と同じく波形整形回路（３）にてしきい値電圧
（Ｖｔ）により三角波（Ｂ）をその真ん中で仕切って二
値化し、矩形波（Ｃ）に波形整形する。そして、排他的
論理和回路（４）にて入力信号（Ａ）と矩形波（Ｃ）と
を入力すると、入力周波数（ｆｉ）の倍周波数の信号（
Ｄ）を出力する。
ンジスタ（Ｑｐ）が導通して積分コンデンサ（Ｃｉ）が
電流（Ｉｃ）にて充電されると共に、入力信号（Ａ）が
ハイの時、トランジスタ（Ｑｎ）が導通して積分コンデ
ンサ（Ｃｉ）が電流（Ｉｄ）にて放電し、図３に示すよ
うに、積分回路（６）から三角波（Ｂ）を出力する。次
に、従来と同じく波形整形回路（３）にてしきい値電圧
（Ｖｔ）により三角波（Ｂ）をその真ん中で仕切って二
値化し、矩形波（Ｃ）に波形整形する。そして、排他的
論理和回路（４）にて入力信号（Ａ）と矩形波（Ｃ）と
を入力すると、入力周波数（ｆｉ）の倍周波数の信号（
Ｄ）を出力する。
【００１１】この時、積分コンデンサ（Ｃｉ）の充放電
々流（Ｉｃ）（Ｉｄ）は入力周波数（ｆｉ）に比例し、
高周波になるに伴って充放電々流（Ｉｃ）（Ｉｄ）が大
きくなって三角波（Ｂ）の振幅が増加する。そのため、
高周波に伴う振幅減少が補われて高周波でもしきい値（
Ｖｔ）が三角波（Ｂ）の真ん中を横切る。
々流（Ｉｃ）（Ｉｄ）は入力周波数（ｆｉ）に比例し、
高周波になるに伴って充放電々流（Ｉｃ）（Ｉｄ）が大
きくなって三角波（Ｂ）の振幅が増加する。そのため、
高周波に伴う振幅減少が補われて高周波でもしきい値（
Ｖｔ）が三角波（Ｂ）の真ん中を横切る。
【００１２】尚、本発明に係る上記周波数逓倍回路（１
０）の一応用例として図４においてアンチロックブレー
キ装置（１１）を示す。上記アンチロックブレーキ装置
（１１）は、車軸に直結した歯車の山数を計数して車速
を演算する車輪周速センサの出力（ＦＲ）（ＦＬ）（Ｒ
Ｒ）（ＲＬ）の各々に周波数逓倍回路（１０）…を接続
したもので、上記センサ出力周波数を２ｎ倍（ｎは段数
）に逓倍してカウンタ （Ｋ）…にてパルス数を計数す
る。そうすると、加減速度演算精度が２ｎ倍に向 上し
て緻密なブレーキ制御が可能である。
０）の一応用例として図４においてアンチロックブレー
キ装置（１１）を示す。上記アンチロックブレーキ装置
（１１）は、車軸に直結した歯車の山数を計数して車速
を演算する車輪周速センサの出力（ＦＲ）（ＦＬ）（Ｒ
Ｒ）（ＲＬ）の各々に周波数逓倍回路（１０）…を接続
したもので、上記センサ出力周波数を２ｎ倍（ｎは段数
）に逓倍してカウンタ （Ｋ）…にてパルス数を計数す
る。そうすると、加減速度演算精度が２ｎ倍に向 上し
て緻密なブレーキ制御が可能である。
【００１３】
【発明の効果】本発明によれば、積分コンデンサを用い
た周波数逓倍回路においてコンデンサの充放電々流を入
力周波数に比例するようにしたから、入力信号が高周波
になっても、充放電時間の短縮が防止され、動作周波数
幅が広くなる。
た周波数逓倍回路においてコンデンサの充放電々流を入
力周波数に比例するようにしたから、入力信号が高周波
になっても、充放電時間の短縮が防止され、動作周波数
幅が広くなる。
【図１】本発明に係る周波数逓倍回路の実施例を示すブ
ロック図である。
ロック図である。
【図２】図１の周波数逓倍回路の積分回路中の電流源の
回路図である。
回路図である。
【図３】本発明に係る入力信号と三角波と矩形波と出力
信号の各波形図である。
信号の各波形図である。
【図４】図１の周波数逓倍回路の一応用例を示す回路図
である。
である。
【図５】従来の周波数逓回路の一具体例を示すブロック
図である。
図である。
【図６】図５の周波数逓倍回路に係る入力信号と三角波
と矩形波と出力信号の各波形図である。
と矩形波と出力信号の各波形図である。
３ 波形整形回路
４ 排他的論理和回路
５ Ｆ／Ｖ変換器
６ 積分回路
１０ 周波数逓倍回路
Ｃｉ 積分コンデンサ
Ａ 入力信号
Ｂ 三角波
Ｃ 矩形波
Ｄ 出力信号
Claims (3)
- 【請求項１】 入力信号の周波数を電圧に変換してそ
の周波数に比例した電圧を出力するＦ／Ｖ変換器と、上
記Ｆ／Ｖ変換器出力に比例した電流を生成し、その電流
によって充放電する積分コンデンサを有する積分回路と
、上記積分回路出力を矩形波に整形する波形整形回路と
、上記波形整形回路出力と上記入力信号とを入力とする
排他的論理和回路とを具備したことを特徴とする周波数
逓倍回路。 - 【請求項２】 前期積分回路が、Ｆ／Ｖ変換器出力に
比例した電流を発生する充電々流源と、スイッチング用
のＰチャンネルトランジスタ及びＮチャンネルトランジ
スタと、Ｆ／Ｖ変換器出力に比例した電流を発生する放
電々流源との直列回路と、前記スイッチング用のＰチャ
ンネルトランジスタとＮチャンネルトランジスタの接続
点に接続された積分コンデンサとを有する、請求項１記
載の周波数逓倍回路。 - 【請求項３】 前記充放電々流源が、Ｆ／Ｖ変換器出
力がゲートと共通接続されたドレインに与えられソース
がアースされた第１駆動トランジスタと、ゲートが第１
駆動トランジスタのゲートに共通接続されソースがアー
スされた分流トランジスタと、電源端子と前記分流トラ
ンジスタのドレイン間に接続され、ゲートがドレインと
共通接続された第２駆動トランジスタと、電源端子とソ
ースが接続されゲートが第２駆動トランジスタのゲート
に接続された充電用分流トランジスタと、ソースがアー
スされゲートが前記第１駆動トランジスタ及び分流用ト
ランジスタのゲートと共通接続された放電用分流トラン
ジスタとを有する、請求項１記載の周波数逓倍回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41334190A JPH04222112A (ja) | 1990-12-21 | 1990-12-21 | 周波数逓倍回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41334190A JPH04222112A (ja) | 1990-12-21 | 1990-12-21 | 周波数逓倍回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04222112A true JPH04222112A (ja) | 1992-08-12 |
Family
ID=18522010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP41334190A Pending JPH04222112A (ja) | 1990-12-21 | 1990-12-21 | 周波数逓倍回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04222112A (ja) |
-
1990
- 1990-12-21 JP JP41334190A patent/JPH04222112A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3749942A (en) | Voltage to frequency converter for long term digital integration | |
| US4775841A (en) | Voltage to frequency conversion circuit with a pulse width to period ratio proportional to input voltage | |
| JPH04222112A (ja) | 周波数逓倍回路 | |
| US4652837A (en) | Integrated circuit oscillator | |
| US5384554A (en) | Voltage controlled oscillator circuit employing integrated circuit component ratios | |
| JPH04227315A (ja) | 非同期遅延回路および入力信号遅延方法 | |
| JPS6334649B2 (ja) | ||
| JPS5820941Y2 (ja) | ドロツプアウト回路 | |
| JP2003198338A (ja) | 周波数逓倍回路 | |
| SU836794A1 (ru) | Аналого-цифровой преобразователь | |
| JP2674282B2 (ja) | 電子式電力量計 | |
| JPS5820939Y2 (ja) | 電位変動検出回路 | |
| EP0142171B1 (en) | Frequency comparing circuit | |
| JPS5890812A (ja) | 自動利得制御回路を備えた雑音除去回路 | |
| SU809250A2 (ru) | Аналого-дискретный интегратор | |
| JPS60223226A (ja) | カメラ | |
| JPS5948429B2 (ja) | 演算回路 | |
| JP2690512B2 (ja) | 周波数てい倍回路 | |
| JPS5451757A (en) | Signal generator | |
| JPS63123227A (ja) | Ａ／ｄ変換器 | |
| JP2004253868A (ja) | 三角波発振回路 | |
| SU1387179A1 (ru) | Генератор напр жени треугольной формы | |
| JPH0212752Y2 (ja) | ||
| SU1160539A1 (ru) | Мультивибратор | |
| SU202308A1 (ru) | Устройство управления преобразователем частоты |