JPS5888925A - Adpcm再生器 - Google Patents

Adpcm再生器

Info

Publication number
JPS5888925A
JPS5888925A JP18548981A JP18548981A JPS5888925A JP S5888925 A JPS5888925 A JP S5888925A JP 18548981 A JP18548981 A JP 18548981A JP 18548981 A JP18548981 A JP 18548981A JP S5888925 A JPS5888925 A JP S5888925A
Authority
JP
Japan
Prior art keywords
register
output
pointer
adpcm
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18548981A
Other languages
English (en)
Other versions
JPS6240888B2 (ja
Inventor
Makoto Morito
森戸 誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP18548981A priority Critical patent/JPS5888925A/ja
Publication of JPS5888925A publication Critical patent/JPS5888925A/ja
Publication of JPS6240888B2 publication Critical patent/JPS6240888B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/04Differential modulation with several bits, e.g. differential pulse code modulation [DPCM]
    • H03M3/042Differential modulation with several bits, e.g. differential pulse code modulation [DPCM] with adaptable step size, e.g. adaptive differential pulse code modulation [ADPCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は簡単な回路構成によシ音声のADPCM符号を
通常のPCM符号へ変換するADPCM再生器に関する
ものである。
音声の帯域圧縮方式として、ADPCM (Adap 
t i v eD目ferential Pu1se 
Code Modulation)がある0この方式は
音声の隣接標本間(時間T、と時間T2)のデータにお
いて、時間T、に算出した予測値とT2における音声信
号との差分をとシ、それを符号化してADPCM符号と
することによって、音声を圧縮し、次にその符号を復号
することによって、差分信号の量子化値を得、その値を
逐次加算することによって、通常のPCM符号形式の音
声を再生する方式である。また、差分信号の量子化値を
得る際に必要となる量子化幅をADPCM符号に応じて
変化させていくことを特徴としている。
第1図は従来のADPCM再生器を示したものである。
第1図において、1は入力端子、2は加算器、3は乗算
器、4は加算器、5はレジスタ、6はADPCM符号L
nを量子化ステップサイズ移動係数へに変換して出力す
るテーブルである。7は乗算器、8はリミッタ、9はレ
ジスタ、10はPCM符号の出力端子で、ディノタル音
声信号をアナログ音声信号に変換するためのD−A変換
器に接続するための端子である。
入力端子1からの音声のADPCM符号をLnとする。
Lは加算器2によって、0.5がバイアスのために加え
られる。その結果は乗算器3によってレジスタ9の出カ
ッ。と乗算される。レジスタ9の出力可を量子化ステッ
プサイズと称する。乗算器3の出力をq とすると、q
nはADPCM符号Lnによって再生された差分復調値
であり、(1)式で与えられる。
q −Δ ・(L+1!4)    ・・・・・・・・
・・・・(1)n       n       n 乗算器3の差分復調値qnはレジスタ5の出力Xn△ と加算され、結果Xn+1はレジスタ5に格納される。
△    △ とのXn、Xn+1が音声のPCM符号である。
一方、入力端子1のADPCM符号り。はテーブル6に
よって変換され、移動係数Mnを出力する。テーブル6
はADPCM符号Lnに対して、出力可を得るテーブル
である。テーブル6の出力Mnは乗算器7によってΔ。
と乗算され、Δn+、を得る。
Δn+、=Δ。・Mn       ・・・・・・・・
・・・・(2)(2)式におけるΔn+1はリミッタ8
によって、最小値Δ、 、最大値Δ  の間に限定され
る。すなわち、min               
ma!Δn+1がΔminよシ小さくなった場合、リミ
ッタ8はΔ、を出力し、Δmaxよシ大きくなった場合
にmin は3m1を出力する。リミッタ8の出力Δ′n+1が次
のサンプル時における量子化ステップサイズとなる。Δ
訴、はレジスタ9に格納される。以上の如く、図1のブ
ロック図は動作する。
第1図の構成に従う処理では、必要とする演算量は乗算
器3と乗算器7による乗算が各1回、加算器2と加算器
4による加算が各1回となる。入力端子1から音声のA
DPCM符号が入ってくる短い時間間隔(たとえば、1
25μ秒)ごとに前述の演算を行なうことが必要である
。そのためには高速な論理素子、特に乗算回路が必要と
なり、演算回路自体も大規模となる。
そこで本出願人は特願昭55−109800において第
2式の乗算を量子化ステップサイズを格納したメモリに
対する簡易操作に置きかえることによって低速な素子に
よる簡単な回路構成によって実現できるADPCM再生
器を提案した。第2図にその方式の説明図を示゛す0 第2図において、50,51.52.53は送られてく
るADPCM符号の入力端子で、50は極性ビット、5
1はADPCM符号の振幅ビットのうちで最上位桁ビッ
トの、52は2番目の、53は最下位桁ビットの入力端
子である。54はレジスタ58のシリアル入力である。
55,56,57.58  はADPC’M符号を格納
しておくための1ビツトのレジスタである。レジスタ5
6〜58はシフト機能を有する。59はリードオンリー
メモリ(以下ROMという)で、レジスタ56の出力を
アドレスの最上位、レジスタ57の出力を2番目のアド
レス、レジスタ58の出力を3番目のアドレス(アドレ
スの最下位)とし、ポインタ移動量Dnを出力する。
60は出力10ビツトのポインタでROM 59の出力
D によって出力P を変化させる。61はポイn  
                  nンタリミッタ
で、ポインタ60の出力Pnを特定の範囲に限定してP
Inを出力する。62はROMで、ポインタリミッタ6
1の出力P′をアドレスとして、16ビ、トのデータX
を出力する。このXは量子化ステッゾサイズに対応した
量であり、この例では振幅ビットの最上位桁ビット復調
量に対応した基準値である。63は16ビツトのシフト
レジスタで、ROM 62の出力を格納し、かつ、シフ
トタウンする機能を有する。64は16個のEX−OR
ダートによって構成され、それぞれのEx−ORf −
)の−人力は共通にレジスタ55の出力と接続している
。従ってレジスタ55の出力が1の場合、EX−ORゲ
ート64はシフトレジスタ63の出力ビットを反転させ
、加算器65に出力する。シフトレジスタ55の出力が
Oの場合には、EX−ORゲート64はシフトレジスタ
63の出力ビットをそのまま加算器65に出力する。6
5は16ビツトの加算器で、Ex−ORゲート64の出
力とレジスタ66との出力とを加算する・し、ジスタ5
6の出力が1のときのみ、レジスタ66に結果を格納す
る。66は16ビツトのレジスタである。67は16ビ
ツトのレジスタである。68はレジスタ67の出力端子
である。
次に動作について説明する。入力端子50.51゜52
.53からの4ビツトのADPCM符号はそれぞれレジ
スタ55、レジスタ56、レジスタ57、レジスタ58
に格納される。各レジスタのパターンとL の関係を第
1表に示す。これらのデータが格納されると同時に、R
OM 62の出力Xはシフトレジスタ68に格納される
。レジスタ55、レジスタ56、レジスタ57、レジス
タ58の出力ピットノ4ターンによシ、第1表で示され
る演算を加算器65で行なう。この演算は(1)式に対
応する演算である。ただし、表1において*は演算前の
レジスタ66の値を示す。また〔・〕はその中の数を越
えない最大の整数(一般にガウス記号と呼ばれている)
を表わす。
第  1  表 次に(2)式で表わされる Δn+1=Δ□・Mn        ・・四・・・・
・・(3)の演算を乗算を行なうことなく実行する原理
を説明する。(2)式においてMn、Δ。をそれぞれ次
のように変形する。
Mn=A”         ・・・・・・・・・・・
・(4)Δ =Δ・ ・APn       曲曲曲(
5)n      mtn ただし、A、Δ・ は正の定数、Dn、Pnは整数と1
n する。すると(3)式にょシ Δ  =Δ・・APn + Dn     ・・・・・
・・・・・・・(6)1+t    min と表わされ、Pn、Dnは整数であるから、Pn+、=
Pn+Dn曲開曲(7) も整数であシ、(6)式は、 Δ  よΔ 、 Ap n+1     =−0(8)
1+1    mIn となり、Δn+、もΔ。と同じ形の式で表現できる。
また、量子化ステップサイズΔn+、の最大値Δrr1
axと最小値Δ、とについても同じ形で表現される。
mIn Δ、 =Δ・ ・Ao      ・・曲間・曲(9)
mln     min Δ  =Δ、・A’max    ・・・曲曲曲(II
max     mtn (8)式、(9)式、61式よ” Pi+1はo−Pm
axの範囲であれば(8)式のΔn+、はΔmin〜Δ
maxの範囲の値に限定される。したがって、0〜P 
 の範囲の整数にm&x ついて、Δ、・APllの値をあらかじめ計算しておき
、1n メモリに格納し、P をポインタ出力(記憶素子のアド
レス)として用いれば、(7)式の演算だけで、(2)
式の乗算を行なうことなく、量子化ステップサイズΔn
+1を決定できる。(7)式におけるDnは量子化ステ
ップサイズ移動係数Mnと同様に音声の圧縮符号L と
対応した値で、ここではポインタ移動量と称し、その値
を第2表に示す。
第  2  表 ROM 59によって第2表に示されるADPCM符号
Lnからポインタ移動量りへの変換が行なわれ、ポイン
タ60において(7)式の演算を実行している。
また、ポインタリミッタ61によって、ポインタ60の
出力はO−P  の範囲に制限される。ポax インタリミッタ61の出力P′はROM 62のアドレ
ス入力となる。ROM 62では、ポインタリミッタ出
力P′をアドレスとして、量子化ステップサイズΔ A
O〜Δ、 APIXIaXまでの値が格納されている。
min        mln しかし、演算の処理上、実際には上記(ADPCM符号
における最上位振幅ピットの復調器)の4倍の値が格納
されている。その内容を第3表に示す。
第  3  表 以上説明したADPCM方式によってADPCM符号(
通常4ビツト又は3ビツト)から音声の12ピツ) P
CM符号を再生する。したがってADPCM符号化する
ことによる音声信号の圧縮度は4÷12=173又は3
÷12=1/4となる。
一方前記のADPCM方式のように1つの標本点に対し
てその符号化ビット数を軽減することによって音声の帯
域圧縮を行なう方式以外に、基本となる音声波形を偶対
称化することによって音声の帯域圧縮を行なう方法があ
る。
そこで、第3図のサンゾル数2N−1の偶対称波形f 
(nT)に含まれる情報量について考える。
第3図に示されるごとく、波形が偶対称であるため、 f(T) −fC(2N−1)T) fc2r)=f((2N−2) T )f ((N−1
)T)=f((N+t )’r)の関係が生じ、2N−
1個のサンゾル点のうちN個のサンプル点の波形値によ
って波形が再現できる。
したがって、偶対称波形を取シ扱うことによって音声の
情報量はほぼAとなる。加えて偶対称波形を対称なAD
PCM符号によって再生できれば音声の情報量をさらに
軽減することができる。したがって、対称なADPCM
符号から偶対称波形を再生するADPCM再生器が必要
となる。
本発明は対称なADPCM符号から偶対称な音声波形(
PCM符号)を再生することによシ、音声の情報圧縮を
さらに向上させることを目的としたもので、以下詳細に
説明する。
第4図は本発明のADPCM再生器の第1の実施例であ
る。第4図における150〜163,166〜168の
各部はそれぞれ第2図における50〜63.66〜68
の各部と名称、機能共に同一のものである。すなわち、
150,151,152゜153はADPCM符号の入
力端子、154はレジスタ158のシリアル入力端子、
155,156゜157.158はADPCM符号を格
納するための1ビツトのレジスタ、159はレジスタ1
56゜157.158の出力によシアドレス指定され、
ポインタ移動量D を出力するリードオンリーメモn す(ROM )、160は10ビツトのポインタ値Pn
を出力するポインタ、16ノはポインタ値Pnを特定の
範囲に限定するポインタリミッタ、162はポインタリ
ミッタの出力P′をアドレスとして量子化ステップサイ
ズに対応した量Xを出力するリードオンリーメモリ(R
OM)、163はROM 162の出力を格納し、且つ
シフトダウンする機能を有するシフトレジスタ、165
は加減算器、166はセット信号S入力によ多端子18
0よりの初期値、あるいは加減算器165よシの出力を
格納する16ビツトのレジスタである。
々お、第2図におけるEX−OR+’ −) 64と加
算器65は説明を簡略化するために薦4図においては加
減算器165とし、コントロールCによってのごとくコ
ントロールされるものである。
第4図において、第2図に対して付加されたブロックを
あげると、180はレジスタ166への初期値ロード入
力端子で、181はポインタ160のポインタ値初期値
入力端子でポインタ160の構成要素であるレジスタ1
83にその値は格納される。182はポインタ160の
構成要素であり、レジスタ183の値と、ROM 15
9の出力Dnをコントロ、−左信号C′にしたがって加
算又は減算する。コントロール信号c’はコントローラ
20θより与えられ、コントロール信号C′によって加
減算器182は次に示す演算を行う。
185は1個のEx−ORダートでコントローラ200
の指、示にしたがってレジスタ155の出力を反転させ
、加減算器165のコントロール人力Cの反転を行う。
186はコントローラ2θ0からの信号が1”でレジス
タ156の出力が@1″の場合にレジスタ166のセッ
ト信号Sを出力するAND ケゝ−トでアリ、コントロ
ーラ200からの信号がOの場合にはセット信号Sを更
新禁止状態とし、レジスタ166の値を保持する。18
′″8は約半ピツチ周期分のADPCM符号個数入力端
子、200はコントローラで制御信号を各ブロックに与
える。
コントローラの制御の基で行なわれるとのAIFCM再
生器の処理は次の3つに分類される。なお、各処理内の
細かい処理は記述の順に行なわれるものとする。
〔処理1〕 ■レジスタ166へ初期値x10−ド ■ポインタ160ヘポインタ初期値P20−ド■レジス
タ167にレジスタ166の値X、をロードし出力する
〔処理2〕 ■ADPCM符号Lnの読み込み ■ADPCM符号LnがROM 15’9に与えられ、
そ■Iポインタ値nがROM 762に与えられそれに
ともなう出力(=4Δ)を得る。
0次のサンプル点(n+1時間点)に用いるポインタ値
Pn+、の算出 Pn+、=Pn十Dn■レジスター6
7にレジスター66の値Xnをロードし出力する。
〔処理3〕 ■ADP’CM符号Lnの読み込み ■ADPCM符号LnがROM 159に与えられ、そ
れにともなう移動量D を得る。
■ポインタ値Pnの算出 Pn= P、、−Dn■ポイ
ンタ値PnがROM 162に与えられそれにともなう
出力(4Δ)を得る。
■レジスター67にレジスター66の値Xnをロードし
出力する。
ラ20θによる各ブロックの制御を示すと表4を得る。
第5図は5個のADPCM符号を時間的に逆の関係で2
回縁シ返して受理する場合について、第4図のADPC
M再生器によシ1ピッチ周期分の偶対称な符号再生を行
った波形図の例を示したものである。
この例では1ピッチ周期の時間点が11点となる〇第5
図を用いて第4図の実施例について説明する。
まずそれぞれの時間点をT1 + T2 *・・・・・
・、T7.とする。
〔時間点T1〕−処理1 ■端子180よシ初期値X、がレジスタ166に与えら
れる ■端子18ノよりポインタ初期値P、がポインタ160
に与えられる。
■レジスタ167にレジスタ166の値X1をロードし
出力する。
〔時間点T2〕−処理2 ■ADPCM符号L2の読み込み ■ADPCM符号L2がROM 159に与えられそれ
にともなう出力D2を得る。
■ポインタ値P2がROM 162に与えられそれにと
もなう出力4・Δ2を得る。
■ポインタ値更新P3=P2+D2 ■レジスタ167にレジスタ166の値X2をロードし
出力する。
〔時間点T3)−処理2 ■ADPCM符号L5の読み込み ■ADPCM符号L3がROM 159に与えられそれ
にともなう出力D3を得る。
■ポインタ値P、がROM J 62に与えられそれに
ともなう出力4・Δ3を得る。
■ポインタ値更新 P4=P5+D3 ■レジスタ167にレジスタ166の値xs t”ロー
ドし出力する。
〔時間点T4〕−処理2 ■ADPCM符号L4の読み込み ■ADPCM符号L4がROM 159に与えられそれ
にともなう出力D4を得る。
■ポインタ値P4がROM 162に与えられそれにと
もなう出力4・Δ4を得る。
■ポインタ値更新 P5=P4+D4 ■レジスタ167にレジスタ166の値△ X4 をロードし出力する。
〔時間点T5〕−処理2 ■ADPCM符号L5の読み込み ■ADPCM符号L5がROM J 59に与えられそ
れにとも々う出力D5を得る。
■ポインタ値P5がROM 762に与えられそれにと
もなう出力4・Δ5を得る。
■レジスタ167にレジスタ166の値x5t−ロード
し出力する。
〔時間点T6〕−処理2 ■ADPCM符号L6の読み込み ■ADPCM符号L6がROM 159に与えられそれ
にともなう出力D6を得る。
■ポインタ値P6がROM 162に与えられそれにと
もなう出力4・Δ6を得る。
■レジスタ167にレジスタ166の値xbヲロードし
出力する。
〔時間点T7〕−処理3 ■ADPCM符号L6の読み込み ■ADPCM符号L6がROM 159に与えられそれ
にともなう移動量D6を得る。
■ポインタ値更新 P7=P7−D6=P6■ディンタ
値P6がROM 162に与えられそれにともなう出力
(4・Δ6)を得る。
■レジスタ167にレジスタ166の値X5をロードし
出力する。
〔時間点T8〕−処理3 ■ADPCM符号L5の読み込み ■ADPCM符号L5がROM 159に与えられそれ
にともなう移動量D5を得る。
■ポインタ値更新P8=P7−D5=P6−D5−P5
■ポインタ値P5がROM 162に与えられそれにと
もなう出力(4・Δ5)を得る。
■レジスタ167にレジスタ166の値X4をロードし
出力する。
〔時間点T、〕−処理3 ■ADPCM符号L4の読み込み ■ADPCM符号L4がROM 159に与えられそれ
にともなう移動量D4を得る。
■ポインタ値更新P、=P8−D4=P4■ポインタ値
P4がROM 162に与えられそれにともなう出力(
4・Δ4)を得る。
■レジスタ167にレジスタ166の値x5をロードし
出力する。
〔時間点T1o〕−処理3 ■ADPCM符号L5の読み込み ■ADPCM符号L3がROM759に与えられそれに
ともなう移動量D3を得る。
■ポインタ値更新P1o=P、−D3=P。
■ポインタ値P3がROM162に与えられそれにとも
なう出力(4・Δ3)を得る。
■レジスタ167にレジスタ166の値x2ヲロードし
出力する。
〔時間点T1.〕−処理3 ■ADPCM符号L2の読み込み ■ADPCM符号L2がROM 159に与えられそれ
にともなう移動量D2を得る。
■ポインタ値更新P11=P1o−D2=P2■ポイン
タ値P2がROM J e zに与えられそれにともな
う出力(4・Δ2)を得る。
■量子化値q11 :(7十L2)・Δ2=92△  
 △ ■レジスター66の値更新x11 =x10  Qll
 =X1■レジスター67にレジスター66の値x1を
ロードし出力する。
以上の例においては、5つのADPCM符号L2゜L3
.L4.L5.L6と初期値X、とポインタ初期値P1
から第5図に示す−11時間点の偶対称波形を再生した
場合を示した。これを表にまとめると、第5表を得る。
前述のような処理を行うために必要と寿るコントローラ
200としては一般にシーケンサと呼ばれる回路を用い
ることができる。第6図(a)に示したコントローラ2
00はその一例で、次の各部からなる。
201はADPCM符号個数入力端子188から入力さ
れるADPCM符号個数データを格納するレジスタ、2
02はレジスタ201から入力されるADPCM符号個
数データをセットし、処理タイミングを決定するクロッ
クによシ1処理タイミング終了毎にカウントダウンし、
カウント値がOになると”1″(1ビツト)の状態信う
を出力するダウンカウンタ、203はシーケンサROM
で、各アドレスには第6図(b)に示すような内容が格
納されている。この格納値は次の処理番号を示すもので
あり、且つシーケンサROM 203の次のアドレスを
示すものである。204はシーケンサROM 2 o 
3の出力を格納するA?イブラインレジスタで、その出
力はダート制御回路205とシーケンサROMの下位2
ビツトに人力される。205はA?イブラインレジスタ
204より応じて次の処理に対応した各部のダートを制
御するダート制御回路である。
第7図はコントロール回路200の動作シーケンスを示
したもので、ADPCM符号個数が5個の場合を例にと
って示している。各項目の数字は入力値、出力値、処理
番号等を示している。
以上の方式および回路構成によって対称なADPCM符
号から偶対称なPCM符号の音声を再生することができ
る。そのためADPCM符号のデータ数が従来の方式に
比べて半減した。本発明は偶対称波形を再生しようとす
るADPCM再生器に利用することができる。
【図面の簡単な説明】
第1図は従来のADPCM回路のブロック図、第2図は
従来の別のADPCM回路のブロック図、第3図は奇対
称波形の例を示す図、第4図は本発明によるADPCM
再生器のブロック図である。第5図は偶対称波形のAD
PCM符号による再生図、第6図は本発明に用いられる
コントローラの一例を示した図、第7図は第6図に示し
たコントローラの動作シーケンスを示した図である。 150〜153・・・入力端子(各1ビツト)、154
・・・レジスタ158シリアル入力、155〜158・
・・レジスタ(各1ビツト)、159・・・ROM(ア
ドレス3ビツト、出力5ビツト)、160・・・ポイン
タ(出力10ビツト)、161・・・ディンタリミッタ
(出力6ビツト)、162・・・ROM (アドレス6
ビツト、出力16ビツト)、163:シフトレジスタ(
16ビツト)・ 165・・・加減算器(16ビツト)
、166・・・レジスタ(16ビツト)、167・・・
レジスタ(16ビツト)、168・・・出力端子(12
ビツト)、180・・・レジスタ1660−ド入力、1
81・・・ポインタ160初期値入力(6ビツト)、1
82・・・加減算器、183・・・レジスタ(セレクタ
)、185−EX−ORf−ト(1個)186 : A
NDダート、200 ・−:17 ) o−ラ。 第1図 手続補正書(睦) 57.4.8 昭和  年  月  日 特許庁長官 殿 1、事件の表示 昭和56年 特 許 願第 185489  号2 発
明の名称 ADPCM再生器 3 補正をする者 事件との関係       特 許 出 願 人任 所
(〒105)  東京都港区虎ノ門1丁目7番12号名
称(029)   沖電気工S株式会社代表者    
   取締役社長三 宅 正 男4代理人 居 所(〒105)  東京都港区虎ノ門1丁目79)
12号6、補正の内容 (1)  明細書第15頁第15行に「コントロールC
」とあるのを「コントロール信号C」と補正する。 (2)同書第21貞第13行と第27頁第9行にrPt
JとあるのをともにrP、zJと補正する。 (3)同書第28頁第5表の11行にrPtJ。 12行にr=PtJとあるのをともに削除する。 (4)同書第30頁第1行に「より・・・対応した」と
あるのを「の出力に応じて」と補正する。 (5)図面第5図を別紙のとおり補正する。 (6)  図面第6図(b) 1F/:別紙のとおり補
正する。 (7)  図面第7図を別紙のとおり補正する。

Claims (1)

  1. 【特許請求の範囲】 予め定められた複数個の量子化ステップサイズを記憶し
    ている第1メモリ(162)と、第1メモリのアドレス
    を指定して当該第1メモリから1つの量子化ステッゾサ
    イズを出力させるものであって、且つ外部から与えられ
    たポインタ初期値は1ピツチ波形における第2番目のサ
    ンプルのPCM符号を再生する以前にセットされるポイ
    ンタ(160)と、前記Iインタ出力をADPCM符号
    に応じて移動させるための移動量を記憶している第2メ
    セリC159)と、再生PCM符号を記憶し得るもので
    あって、外部から与えられた初期値X、が先頭サンプル
    のPCM符号としてセットされるレジスタ(166)と
    、 当該レジスタに記憶されている再生PCM符号と前記第
    1メモリの出力とADPCM符号とから次のサンゾルの
    PCM符号を再生して、当該レノスタヘ記憶させる手段
    (zes、 165. zss、 1se)を備え、1
    ピツチ波形の約半分のサンプル個数に対応したADPC
    M符号を時間的に逆の順序関係で2回縁シ返し受理して
    偶対称な1ピツチ波形を再生するADPCM再生器にお
    いて、 ピッチ波形の前半サンプルのPCM符号を再生する過程
    ではポインタ(160)の演算をPCM符号を再生した
    後に行い、且つ後半サンプルのPCM符号を再生する過
    程ではポインタ(160)の演算をPCM符号を再生す
    る以前に行う手段を備えていることを特徴としたADP
    CM再生器。
JP18548981A 1981-11-20 1981-11-20 Adpcm再生器 Granted JPS5888925A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18548981A JPS5888925A (ja) 1981-11-20 1981-11-20 Adpcm再生器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18548981A JPS5888925A (ja) 1981-11-20 1981-11-20 Adpcm再生器

Publications (2)

Publication Number Publication Date
JPS5888925A true JPS5888925A (ja) 1983-05-27
JPS6240888B2 JPS6240888B2 (ja) 1987-08-31

Family

ID=16171661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18548981A Granted JPS5888925A (ja) 1981-11-20 1981-11-20 Adpcm再生器

Country Status (1)

Country Link
JP (1) JPS5888925A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6059398A (ja) * 1983-09-13 1985-04-05 沖電気工業株式会社 音声合成器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0357984U (ja) * 1989-10-12 1991-06-05
JPH0927576A (ja) * 1995-07-11 1997-01-28 Nec Corp 半導体集積回路パッケージ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6059398A (ja) * 1983-09-13 1985-04-05 沖電気工業株式会社 音声合成器
JPH0449956B2 (ja) * 1983-09-13 1992-08-12 Oki Electric Ind Co Ltd

Also Published As

Publication number Publication date
JPS6240888B2 (ja) 1987-08-31

Similar Documents

Publication Publication Date Title
JPS6159914A (ja) デイジタル圧縮装置
JPS5665314A (en) Encoder for binary signal
GB1522698A (en) Digital signal processing device
DK150875B (da) Rekursivt digitalt filter
GB1580447A (en) Code converters
US3971987A (en) Gain method and apparatus for a delta modulator
EP0280321A3 (en) Digital-to-analog converter circuit
JPS60235587A (ja) ビデオ信号フエーデイング回路
JPS6380626A (ja) デイジタル・アナログ変換回路
JPS5888925A (ja) Adpcm再生器
US3652957A (en) Adaptive delta modulator
JPS6016139B2 (ja) デイジタル−アナログ変換器
US4924421A (en) Priority encoding system
US4163871A (en) Digital CVSD telephone conference circuit
US5870040A (en) 8/9 Coding apparatus and method of same
JPS6116110B2 (ja)
JPS5888926A (ja) Adpcm再生器
JPH043592B2 (ja)
JPS623516A (ja) デコーダ装置
JP3611359B2 (ja) Efm変調装置
JPS59198051A (ja) デイジタル・システム内で時間分解能を高めるための方法
JPS6152699A (ja) デイジタル音声加算器
JPS5866440A (ja) 波形符号化方式
JPS5914760B2 (ja) Adpcm再生器
KR920003292A (ko) 디지탈 신호 변조기 및 그 변조방법