JPS5888897A - 半導体シリアルメモリ - Google Patents
半導体シリアルメモリInfo
- Publication number
- JPS5888897A JPS5888897A JP56186343A JP18634381A JPS5888897A JP S5888897 A JPS5888897 A JP S5888897A JP 56186343 A JP56186343 A JP 56186343A JP 18634381 A JP18634381 A JP 18634381A JP S5888897 A JPS5888897 A JP S5888897A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- serial
- bit number
- sum
- parity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Shift Register Type Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はランダムブロックアクセス可能なシＩ）アルメ
モリに関する。
モリに関する。
半導体シリアルメモリはディスクキャッシュのような比
較的アクセス時間の遅い装置で用いられ。
較的アクセス時間の遅い装置で用いられ。
ランダムアクセスが可能なようにブロックのシｌ】アル
ビット数は２ ’（１＝１．２．３・・・）であｐ、情
報ビットの誤）を検出又は訂正するパリティピットの扱
い嬬システム側に任されていた。ａ紀シリアルメモリを
情報ビットとパリティピットを含んだシリアルメモリと
して使用する場合、情報ビット赦とパリティピット数と
の和がシリアルビ、ト数２’ （１＝１．２．３・・・
）と−叙せずメモリを有効に使用で龜ない欠点があった
。
ビット数は２ ’（１＝１．２．３・・・）であｐ、情
報ビットの誤）を検出又は訂正するパリティピットの扱
い嬬システム側に任されていた。ａ紀シリアルメモリを
情報ビットとパリティピットを含んだシリアルメモリと
して使用する場合、情報ビット赦とパリティピット数と
の和がシリアルビ、ト数２’ （１＝１．２．３・・・
）と−叙せずメモリを有効に使用で龜ない欠点があった
。
本発明は上記シリアルメモリの欠点を除く丸め。
プロッタのシリアルビット数を情報ピッ数と、前記情報
ビットの一シを検出又は訂正するのに必要なパリティピ
ッド数との和に等しくシ、メモリを有効に使用できる仁
とｔ−特徴とする。
ビットの一シを検出又は訂正するのに必要なパリティピ
ッド数との和に等しくシ、メモリを有効に使用できる仁
とｔ−特徴とする。
以下図面を用いて詳細に説明する。
第１図は従来のシリアルメモリを示すブロック園である
。メモリはｎ個のプロ、夕に分割されてお）、外部アド
レスによプ任意のブロックをランダムにアクセスするこ
とが可能である。又ランダムアクセスメモリとしても使
用できるよう、各ブロックのシリアルビット数は２’
（１＝１．２．３・・・）とされている、このメモリ【
ｔ＊報ビ、トと情報ビ、トの誤シを検出又は訂正するの
に必要なパリティピットを含んだシリアルデータを記憶
するシリアルメモリとして使用する場合、情報ビット数
とパリティビット数の和がブロックのシリアルビット数
２’（１＝１．２．３・・・）に一致せずメモリを有効
に使用できない欠点がある。
。メモリはｎ個のプロ、夕に分割されてお）、外部アド
レスによプ任意のブロックをランダムにアクセスするこ
とが可能である。又ランダムアクセスメモリとしても使
用できるよう、各ブロックのシリアルビット数は２’
（１＝１．２．３・・・）とされている、このメモリ【
ｔ＊報ビ、トと情報ビ、トの誤シを検出又は訂正するの
に必要なパリティピットを含んだシリアルデータを記憶
するシリアルメモリとして使用する場合、情報ビット数
とパリティビット数の和がブロックのシリアルビット数
２’（１＝１．２．３・・・）に一致せずメモリを有効
に使用できない欠点がある。
本発明のシリアルメモリの一実施例のブロック図を第２
図に示す、メモリはｎ個のブロックに分割されており、
外部アドレスにより任意のプロ。
図に示す、メモリはｎ個のブロックに分割されており、
外部アドレスにより任意のプロ。
りをランダムにアクセス可能な点は従来例と同じである
。各ブロックは情報ビットを示す部分１１と情報ビット
のｌ＠ルを検出又は訂正するのに必要なパリティピット
を示す部分２１とで構成されておシ、メモリを無駄なく
使用することができる。
。各ブロックは情報ビットを示す部分１１と情報ビット
のｌ＠ルを検出又は訂正するのに必要なパリティピット
を示す部分２１とで構成されておシ、メモリを無駄なく
使用することができる。
本発明のシリアルメモリは従来のシリアルメモリである
電荷転送素子又はシフトレジスＩで構成しても良く、又
、ダイナｔｗりＲＡＭ又はスタテイ、りＲＡＭ（ＤＲｏ
ｗｌｌ又はＣｏｌｕｍｎ側をシリアルアクセスに変更し
たもので構成しても良い。
電荷転送素子又はシフトレジスＩで構成しても良く、又
、ダイナｔｗりＲＡＭ又はスタテイ、りＲＡＭ（ＤＲｏ
ｗｌｌ又はＣｏｌｕｍｎ側をシリアルアクセスに変更し
たもので構成しても良い。
第１図は従来のシリアルメモリを示すプロ、り図、第２
図は本発明のシリアルメモリを示すブロック図、である
、なお１図において、１１はｆｐＩ−ビットＯｓ分、２
１はパリティピットの部分を示す。
図は本発明のシリアルメモリを示すブロック図、である
、なお１図において、１１はｆｐＩ−ビットＯｓ分、２
１はパリティピットの部分を示す。
第 １ 図
／／ ２’／
第 Ｚ図
Claims (1)
- 複数のブロックで構成され、前記各ブロックのシリアル
ビット数がデータを表わす複数の情報ビット数と前記情
報ビットの一ヤを検出又は訂正するのに必要な複数のパ
リティビット数との和に等しいことを％黴とするランダ
ムブロックアクセス可能な半導体シリアルメモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56186343A JPS5888897A (ja) | 1981-11-20 | 1981-11-20 | 半導体シリアルメモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56186343A JPS5888897A (ja) | 1981-11-20 | 1981-11-20 | 半導体シリアルメモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5888897A true JPS5888897A (ja) | 1983-05-27 |
Family
ID=16186690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56186343A Pending JPS5888897A (ja) | 1981-11-20 | 1981-11-20 | 半導体シリアルメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5888897A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10849356B2 (en) | 2014-06-12 | 2020-12-01 | Philip Morris Products S.A. | Extinguisher for a smoking article |
-
1981
- 1981-11-20 JP JP56186343A patent/JPS5888897A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10849356B2 (en) | 2014-06-12 | 2020-12-01 | Philip Morris Products S.A. | Extinguisher for a smoking article |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1413739A (en) | Address conversion units and data processing systems embodying the same | |
| JP2000165375A5 (ja) | ||
| US5765203A (en) | Storage and addressing method for a buffer memory control system for accessing user and error imformation | |
| JP3786993B2 (ja) | データ記憶ユニット及び該ユニットを用いたデータ記憶装置 | |
| FR2374690B1 (ja) | ||
| JPS5797151A (en) | Instruction storage device | |
| JPS5888897A (ja) | 半導体シリアルメモリ | |
| JPH02260195A (ja) | リフレッシュコントロール回路 | |
| KR960018940A (ko) | 브리지 및 컴퓨터 시스템 | |
| JPS5588154A (en) | Data storage method | |
| JPS5320823A (en) | Memory unit test system | |
| JPH036537B2 (ja) | ||
| JPS5694599A (en) | Hard error detection system for memory element | |
| JPS6112582B2 (ja) | ||
| JPS5621261A (en) | Processing system for memory unit read/write | |
| JPS563494A (en) | Defect remedying system for bubble memory | |
| JPS55125599A (en) | Memory device incorporating error correcting function | |
| JPS63245745A (ja) | バツフア記憶制御装置 | |
| JPS59167734A (ja) | ダイレクト・メモリ・アクセス制御方式 | |
| JPS55112661A (en) | Memory control unit | |
| JPS55142496A (en) | Memory error detection and correction circuit | |
| JPS641817B2 (ja) | ||
| JPS5567996A (en) | Associative memory unit | |
| JPS5447446A (en) | Magnetic disc control unit | |
| JPS5372532A (en) | Access system for memory unit |