JPS5887852A - 複合集積化装置 - Google Patents
複合集積化装置Info
- Publication number
- JPS5887852A JPS5887852A JP56187475A JP18747581A JPS5887852A JP S5887852 A JPS5887852 A JP S5887852A JP 56187475 A JP56187475 A JP 56187475A JP 18747581 A JP18747581 A JP 18747581A JP S5887852 A JPS5887852 A JP S5887852A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric constant
- low dielectric
- constant layer
- capacitor
- composite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、積層セラミック技術により構成した複合コン
デンサを基体として使用し、さらに導体抵抗体層の印刷
焼成、ＩＣチップのボンディング技術等によって構成す
る複合集積化装置に関する。
デンサを基体として使用し、さらに導体抵抗体層の印刷
焼成、ＩＣチップのボンディング技術等によって構成す
る複合集積化装置に関する。
誘電体層と電極層とを交互に積層し焼結して複合コンデ
ンサ基体を構成し、この基体の片面又は両面に導体、抵
抗体、ＩＣチップ等を付加し、基つ 体中の内部電極から。引出端子及び他の回路の引出端子
を、主として焼結された基体の周辺部に集結して設けた
類の、回路機能を著しく高密度化した複合集積化装置を
実用化することが頓に注目を集めている。このような複
合集積化装置は、従来の標準的な混成ＩＣのようにＡｌ
２Ｏ３，ガラス等の絶縁基板をベースとするのでな（、
Ｔ＋０２ ｇ ＢａＴｉ０ａ系等の高誘電率材料から成
りコンデンサとして機能する基体上に、いわゆる厚膜技
術、ボンディング技術等により導体、抵抗体、ＩＣチッ
プ等を付加して構成されるものであり、きわめて高密度
化された集積化電Ｐ回路装置を得られる利点がある。
ンサ基体を構成し、この基体の片面又は両面に導体、抵
抗体、ＩＣチップ等を付加し、基つ 体中の内部電極から。引出端子及び他の回路の引出端子
を、主として焼結された基体の周辺部に集結して設けた
類の、回路機能を著しく高密度化した複合集積化装置を
実用化することが頓に注目を集めている。このような複
合集積化装置は、従来の標準的な混成ＩＣのようにＡｌ
２Ｏ３，ガラス等の絶縁基板をベースとするのでな（、
Ｔ＋０２ ｇ ＢａＴｉ０ａ系等の高誘電率材料から成
りコンデンサとして機能する基体上に、いわゆる厚膜技
術、ボンディング技術等により導体、抵抗体、ＩＣチッ
プ等を付加して構成されるものであり、きわめて高密度
化された集積化電Ｐ回路装置を得られる利点がある。
しかし、高誘電率の基体をベースとするので、各構成累
子聞及び電極間等の至るところで不要な浮遊合量が発生
し、回路構成上の困難を伴なうことが多い。
子聞及び電極間等の至るところで不要な浮遊合量が発生
し、回路構成上の困難を伴なうことが多い。
またはコーティングして浮遊容量の発生を、四カ抑えて
いた。
いた。
本発明は浮遊容量の発生を逆に有効に利用し、複合集積
化装置の高密度化を図ることを目的とするものである。
化装置の高密度化を図ることを目的とするものである。
すなわち本発明にかかる複合集積化装置は、電極層と誘
電体層とを交互に積層して形成した複合コンデンサ基体
の少なくとも一方の面に、印刷焼成により電極を含む導
体層や抵抗体層等を形成すると共にボンディングにより
Ｉｃチップを取付け、前記導体層の所定部分と前記複合
コンデンサ基体中の内部電極とを低誘電率層を介さずに
対向配置してコンデンサの一部として機能させるように
構成したものであり、スペース効率が良く高密度化を実
現できる。
電体層とを交互に積層して形成した複合コンデンサ基体
の少なくとも一方の面に、印刷焼成により電極を含む導
体層や抵抗体層等を形成すると共にボンディングにより
Ｉｃチップを取付け、前記導体層の所定部分と前記複合
コンデンサ基体中の内部電極とを低誘電率層を介さずに
対向配置してコンデンサの一部として機能させるように
構成したものであり、スペース効率が良く高密度化を実
現できる。
以下本発明の一実施例を図面に基づいて説明する。第１
図は複合集積化装置の電気回路図、第２図は同装置の平
面図、第８図は第２図におけるＡ−Ａ断面図であり、本
実施例では説明を分り易くするためにＩＣ１個、コンデ
ンサ２個、抵抗１個から成る簡単な回路を採用している
。
図は複合集積化装置の電気回路図、第２図は同装置の平
面図、第８図は第２図におけるＡ−Ａ断面図であり、本
実施例では説明を分り易くするためにＩＣ１個、コンデ
ンサ２個、抵抗１個から成る簡単な回路を採用している
。
さてラジオ、テレビジョン受像機等の民生用電子機器の
半導体ＩＣ化は年々高集積化されており、周辺回路部品
数も漸次削減されてはいるが、未だＲ，Ｃ，Ｌ等の受動
素子をすべて集積化するには至っていない。そのため、
高密度化を要求される電気回路では、一般にチップ部品
と称される超重形部品を付加することによって機能を完
全なものとしている例が多い。本発明はチップ抵抗、チ
ップコンデンサ等のチップ部品を使用することなく高密
度の電子回路装置を実現するものであるから、複数個の
コンデンサや抵抗は予め固体ブロック化しておき、後に
ＩＣチップをボンディング付加する工程によって完成さ
れる。
半導体ＩＣ化は年々高集積化されており、周辺回路部品
数も漸次削減されてはいるが、未だＲ，Ｃ，Ｌ等の受動
素子をすべて集積化するには至っていない。そのため、
高密度化を要求される電気回路では、一般にチップ部品
と称される超重形部品を付加することによって機能を完
全なものとしている例が多い。本発明はチップ抵抗、チ
ップコンデンサ等のチップ部品を使用することなく高密
度の電子回路装置を実現するものであるから、複数個の
コンデンサや抵抗は予め固体ブロック化しておき、後に
ＩＣチップをボンディング付加する工程によって完成さ
れる。
複合コンデンサ基体（１）は、印刷法又はシート工法と
呼ばれる公知の技術によって、誘電体Ｍ（２）と、内部
ｍ１（ｓａ）及び引出Ｉ！Ｉ！ｌｉ （８ｂ）から成る
電極層（３）とを交互に積層し、１３００°Ｃ〜１４０
０″Ｃ程度で一体化焼結することにより製作される。誘
電体材料としては、目的とするコンデンサ特性に合致す
るものとしてＴｉＯ２，ＢａＴｉＯＨ等を主成分とした
ものが選ばれる。前記内部電極（８ａ）と複合コンデン
サ基体（１）の周辺部に設けた複数個の端面電極（４）
とは、前記引出電極（８ｂ）により互いに接続されてい
る。二つのコンダン＋１（０１） （Ｃ２）は、それぞ
れ破線で囲まれたエリア（イ）（ロ）の位置に構成され
る。前記端面電極（４）は印刷技術等によって形成され
るが、内部電極（３ａ）及び複合コンデンサ基体（１）
の表面の各電極から導かれた導体の集結部分となってお
り、複合集積化装置をプリント基板等へ実装する際の外
部接続端子ともなる。複合コンデンサ基体（１）の一方
の面上には浮遊容量の発生を防止する目的で、低誘電率
ｍ（５）が積層又はコーティングされる。この低誘電率
層（５）は、一般にはガラス等を印刷技術によって複合
コンデンサ基体（１）の表面上に膜状に形成し、８００
℃〜９００℃程度で焼成して作られる。従来はこの低誘
電率層（５）を複合コンデンサ基体（１）の片面又は両
面の全面にわたって積層又はコーティングしていたが、
本実施例ではダイスボンド電５（６）の部分には低、Ａ
ｌｔ率層（５）がアンダコートされておらず、この点が
大きな相違点である。ダイスボンド電極（６ンやｔｒｌ
ＷＪ ’４ ’％ ｔＪから延出された延出導体（７
）は印刷技術等によって形成されるが、Ａｇ −Ｐｄ
、 Ａｕ等の材料が選ばれ、やはり８００″Ｃ〜９００
°Ｃ程度で焼成される。抵抗（Ｒ）も同様の公知の印刷
焼成技術で低誘電率層（５）の上に形成される。ダイス
ボンド電極（６）の上には、ＩＣチップ（８）がダイス
ボンドされ、さらにワイヤ（９）によってＩＣチップ（
８）と延出導、ｆ＊ （７）との間が相互結線される。
呼ばれる公知の技術によって、誘電体Ｍ（２）と、内部
ｍ１（ｓａ）及び引出Ｉ！Ｉ！ｌｉ （８ｂ）から成る
電極層（３）とを交互に積層し、１３００°Ｃ〜１４０
０″Ｃ程度で一体化焼結することにより製作される。誘
電体材料としては、目的とするコンデンサ特性に合致す
るものとしてＴｉＯ２，ＢａＴｉＯＨ等を主成分とした
ものが選ばれる。前記内部電極（８ａ）と複合コンデン
サ基体（１）の周辺部に設けた複数個の端面電極（４）
とは、前記引出電極（８ｂ）により互いに接続されてい
る。二つのコンダン＋１（０１） （Ｃ２）は、それぞ
れ破線で囲まれたエリア（イ）（ロ）の位置に構成され
る。前記端面電極（４）は印刷技術等によって形成され
るが、内部電極（３ａ）及び複合コンデンサ基体（１）
の表面の各電極から導かれた導体の集結部分となってお
り、複合集積化装置をプリント基板等へ実装する際の外
部接続端子ともなる。複合コンデンサ基体（１）の一方
の面上には浮遊容量の発生を防止する目的で、低誘電率
ｍ（５）が積層又はコーティングされる。この低誘電率
層（５）は、一般にはガラス等を印刷技術によって複合
コンデンサ基体（１）の表面上に膜状に形成し、８００
℃〜９００℃程度で焼成して作られる。従来はこの低誘
電率層（５）を複合コンデンサ基体（１）の片面又は両
面の全面にわたって積層又はコーティングしていたが、
本実施例ではダイスボンド電５（６）の部分には低、Ａ
ｌｔ率層（５）がアンダコートされておらず、この点が
大きな相違点である。ダイスボンド電極（６ンやｔｒｌ
ＷＪ ’４ ’％ ｔＪから延出された延出導体（７
）は印刷技術等によって形成されるが、Ａｇ −Ｐｄ
、 Ａｕ等の材料が選ばれ、やはり８００″Ｃ〜９００
°Ｃ程度で焼成される。抵抗（Ｒ）も同様の公知の印刷
焼成技術で低誘電率層（５）の上に形成される。ダイス
ボンド電極（６）の上には、ＩＣチップ（８）がダイス
ボンドされ、さらにワイヤ（９）によってＩＣチップ（
８）と延出導、ｆ＊ （７）との間が相互結線される。
またＩＣ部分は樹脂層ａりのポツティングによって保護
処理が施される。なお（ｉ）〜■は端子番号である。
処理が施される。なお（ｉ）〜■は端子番号である。
上記構成において、ダイスボンド電極（６）と内部電極
（８＋ｉ ）とを積極的に対向配置させ、しかも両者間
に低誘電率層（５）を介在させない構成が大きな特徴で
ある。一般にはＩＣチップ（８）のダイスボンドｌｔ極
（６）は最低電位（普通はアース）にする場合が多く、
特に第１図における（Ｃ１）のようなバイパスコンデン
サを構成する場合には本実施例は極めて有益である。ダ
イスボンド′Ｔこ極（６）のほぼ直下にコンデンサ（Ｃ
１）の内部↑７！Ｉ’１ｆｆ（３ａ）が対向配置されれ
ば一般には敬遠されるべき？７！遊谷ン分が有効なコン
デン＋１−（Ｃ＋）の並列成分として動くことになる。
（８＋ｉ ）とを積極的に対向配置させ、しかも両者間
に低誘電率層（５）を介在させない構成が大きな特徴で
ある。一般にはＩＣチップ（８）のダイスボンドｌｔ極
（６）は最低電位（普通はアース）にする場合が多く、
特に第１図における（Ｃ１）のようなバイパスコンデン
サを構成する場合には本実施例は極めて有益である。ダ
イスボンド′Ｔこ極（６）のほぼ直下にコンデンサ（Ｃ
１）の内部↑７！Ｉ’１ｆｆ（３ａ）が対向配置されれ
ば一般には敬遠されるべき？７！遊谷ン分が有効なコン
デン＋１−（Ｃ＋）の並列成分として動くことになる。
第８図の如く、内部電極（８ａ）が三層の場合には、従
来の複合集積化装置では層間ニー暦の誘電体Ｍ（２）が
有効であったが、本実施例では三ＩΩの誘電体層（２）
が有効となり、同一面積で従来のものに比し８／２倍（
５０５１０アツプ）の容量値が得られることを意味する
。言い換えれば従来のものの２７８の体積で同一容量値
のコンデンサ（ＣＩ）を構成できる。
来の複合集積化装置では層間ニー暦の誘電体Ｍ（２）が
有効であったが、本実施例では三ＩΩの誘電体層（２）
が有効となり、同一面積で従来のものに比し８／２倍（
５０５１０アツプ）の容量値が得られることを意味する
。言い換えれば従来のものの２７８の体積で同一容量値
のコンデンサ（ＣＩ）を構成できる。
しかもタ１°スボンド電極（６）はＩＣチップ（８）の
チツプザイズよりも大ぎい面積であり、延出導体（７）
も含めた全構成電極中、最大の面積を占めることも多い
ので、内部バイパスコンデンサを対向しない配置関係に
あると容量的結合を嫌う他のコンデンサとの浮遊容量が
発生し、所望の回路機能を実現することが極めて困難と
なる欠点も生じていた、本実施例は積極的に容量的な結
ばを必要とするバイパスコンデンサの様なものをダイス
ボンド９極（６）と対向配置して、本来ならば浮遊’８
Ｎとしてリド斥されるべき並列容量を有効にコンデン
・りとして機能させるところに最大の特徴がある。低誘
電率層（５）はパターニング印刷法により容易に必要部
と不必要部とを印刷し分けることができる。すなわち従
来のものに比して極めて簡単なプロセスと相互配置の配
慮によって、・育成素子間の相互干渉が少なく高密度の
複合集積化装置を得ることができる、。
チツプザイズよりも大ぎい面積であり、延出導体（７）
も含めた全構成電極中、最大の面積を占めることも多い
ので、内部バイパスコンデンサを対向しない配置関係に
あると容量的結合を嫌う他のコンデンサとの浮遊容量が
発生し、所望の回路機能を実現することが極めて困難と
なる欠点も生じていた、本実施例は積極的に容量的な結
ばを必要とするバイパスコンデンサの様なものをダイス
ボンド９極（６）と対向配置して、本来ならば浮遊’８
Ｎとしてリド斥されるべき並列容量を有効にコンデン
・りとして機能させるところに最大の特徴がある。低誘
電率層（５）はパターニング印刷法により容易に必要部
と不必要部とを印刷し分けることができる。すなわち従
来のものに比して極めて簡単なプロセスと相互配置の配
慮によって、・育成素子間の相互干渉が少なく高密度の
複合集積化装置を得ることができる、。
なお上記実施例においては、バ・ｆパスコ〉チ゛ンサ（
ＣＩ）が１個の例に２いて説明したが、２個以十であっ
ても、複数個のコンデンサの内部Ｊ％とダイスボンド堕
％ （（＋）とを対向醒、陀させることにより同様の効
果が得られる。
ＣＩ）が１個の例に２いて説明したが、２個以十であっ
ても、複数個のコンデンサの内部Ｊ％とダイスボンド堕
％ （（＋）とを対向醒、陀させることにより同様の効
果が得られる。
また十市１実施〔ｔ；（においでは、ダイスボンｌ−玉
画（６）とバイパスコンデン→ｊ（Ｃ１）の内冷１幇独
、（８ａ）とを対向させた例についで説明し？？、が、
必ずしもバイパスコンデンサ（Ｃ１）のようなもののみ
に限定されるものではない。例えば延出導体く７）の一
部を電極として、容量的結合を要望されるコンデンサの
内部電極と対向配置させて機能さ・けるＣともできる。
画（６）とバイパスコンデン→ｊ（Ｃ１）の内冷１幇独
、（８ａ）とを対向させた例についで説明し？？、が、
必ずしもバイパスコンデンサ（Ｃ１）のようなもののみ
に限定されるものではない。例えば延出導体く７）の一
部を電極として、容量的結合を要望されるコンデンサの
内部電極と対向配置させて機能さ・けるＣともできる。
この場合にも上記実施例と同様に、結合すべきところは
低誘電率＠（５）を積層又はコーティングせずに内部電
極と対向配置させ、発生する並列容量をコンデンサの一
部として機能させる。この場合にも上記実施例と同様の
効果を得ることができることは言うまでもない。
低誘電率＠（５）を積層又はコーティングせずに内部電
極と対向配置させ、発生する並列容量をコンデンサの一
部として機能させる。この場合にも上記実施例と同様の
効果を得ることができることは言うまでもない。
また上記実施例においては、腹合コンデンサ基体（１）
の一方の面佳面Ｉごけに付加素子を形成した例について
説明したが、複合コンデンサ基体（１）のイυＬ方の面
（下面）にも付加素子を形成すればさらに効率の良い複
合集積化装置を得ることができる。
の一方の面佳面Ｉごけに付加素子を形成した例について
説明したが、複合コンデンサ基体（１）のイυＬ方の面
（下面）にも付加素子を形成すればさらに効率の良い複
合集積化装置を得ることができる。
この場合にも、上下両面のｔＪｌ 極部分とコンデンサ
の内部電極との間で、容量的な結合が必要な箇所につい
ては積廓的に低−２ａ率層（５）をアンダーコートしな
いで対向配置させ、逆に容量的４ζ結合が悪影響を及ぼ
す部分についてのみ低誘′Ｆｉｌ率眉（５）のコートに
よる分離対策を施すことにより、高密度化されても電気
回路的な干渉の少ない複合集積装置を得ることができる
ことは言うまでもない。
の内部電極との間で、容量的な結合が必要な箇所につい
ては積廓的に低−２ａ率層（５）をアンダーコートしな
いで対向配置させ、逆に容量的４ζ結合が悪影響を及ぼ
す部分についてのみ低誘′Ｆｉｌ率眉（５）のコートに
よる分離対策を施すことにより、高密度化されても電気
回路的な干渉の少ない複合集積装置を得ることができる
ことは言うまでもない。
以」二説明したように、本発明によれば、浮遊容量の発
生を有効に利用することにより、相互干渉が少なくスペ
ース効率の良い高密度化された複合集積化装置を提供し
得る。
生を有効に利用することにより、相互干渉が少なくスペ
ース効率の良い高密度化された複合集積化装置を提供し
得る。
第１図は本発明の一実施例を示す複合集積化装置の電気
回路図、第２図は同装置の平面図、第３図は第２図にお
けるＡ＝Ａ断面図である。 （１）・・・・・・・・・複合コンデンサ基体、（２）
・・・・・・・・誘電体層、（３）・・・・ ・電極層
、（３ａ）・−・・・・・内部電極、（４）・−・・・
・・・端面電極、（５）・・・・・・・・低誘電率層、
（６）・・・・・・・ダ・イスボンド電極、シ１７）・
・・・・・・延出導体、（８）・・・・・・・・ＩＣチ
ップ、（ＣＩ） （Ｃ２）・・・・・・・・コンアンサ
、（Ｒ）・・・・・・抵抗代理人 森 本 非 弘
回路図、第２図は同装置の平面図、第３図は第２図にお
けるＡ＝Ａ断面図である。 （１）・・・・・・・・・複合コンデンサ基体、（２）
・・・・・・・・誘電体層、（３）・・・・ ・電極層
、（３ａ）・−・・・・・内部電極、（４）・−・・・
・・・端面電極、（５）・・・・・・・・低誘電率層、
（６）・・・・・・・ダ・イスボンド電極、シ１７）・
・・・・・・延出導体、（８）・・・・・・・・ＩＣチ
ップ、（ＣＩ） （Ｃ２）・・・・・・・・コンアンサ
、（Ｒ）・・・・・・抵抗代理人 森 本 非 弘
Claims (1)
- 【特許請求の範囲】 １電Ｓ層と誘電体層とを交互に積層して形成した複合コ
ンデンサ基体の少なくとも一方の面に、印刷焼成により
電極を含む導体層や抵抗体層等を形成すると共に、ボン
ディングによりＩＣチップを取付け、前記導体ノの所定
部分と前記複合コンデンサ基体中の内部電極とを低誘電
率層を介さずに対向配置してコンデンサの一部として機
能させるように構成した複合集積化装置。 ２、導体、顎の所定部分はＩＣチップのダイスポンド電
極で」）る特許請求の範囲第１項記載の複合集積化装置
。 ３、導体Ｊｒの所定部分は端面Ｗｌ極から延出された延
出導体である特許請求の範囲第１項記載の複合集積化装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56187475A JPS5887852A (ja) | 1981-11-20 | 1981-11-20 | 複合集積化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56187475A JPS5887852A (ja) | 1981-11-20 | 1981-11-20 | 複合集積化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5887852A true JPS5887852A (ja) | 1983-05-25 |
Family
ID=16206724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56187475A Pending JPS5887852A (ja) | 1981-11-20 | 1981-11-20 | 複合集積化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5887852A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS558854A (en) * | 1978-07-04 | 1980-01-22 | Nippon Synthetic Chem Ind Co Ltd:The | Recovering modified polyvinyl alcohol from aqueous solution |
| JPS5582454A (en) * | 1978-12-15 | 1980-06-21 | Toshiba Corp | Container for integrated circuit element |
-
1981
- 1981-11-20 JP JP56187475A patent/JPS5887852A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS558854A (en) * | 1978-07-04 | 1980-01-22 | Nippon Synthetic Chem Ind Co Ltd:The | Recovering modified polyvinyl alcohol from aqueous solution |
| JPS5582454A (en) * | 1978-12-15 | 1980-06-21 | Toshiba Corp | Container for integrated circuit element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080217708A1 (en) | Integrated passive cap in a system-in-package | |
| JP2004111676A (ja) | 半導体装置、半導体パッケージ用部材、半導体装置の製造方法 | |
| JPH02187054A (ja) | 混成集積回路部品の構造 | |
| EP0875944A1 (en) | Capacitors with silicized polysilicon shielding in digital CMOS process | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| JPS58220492A (ja) | 複合回路装置 | |
| JPS5887852A (ja) | 複合集積化装置 | |
| JPS56129348A (en) | Semiconductor device | |
| JPH1131632A (ja) | 固体複合部品の製造方法 | |
| JPS6250063B2 (ja) | ||
| JPH03203212A (ja) | 複合チップ部品及びその製造方法 | |
| JPH01500866A (ja) | 多層構造中に埋設された受動部品のトリミング | |
| JPS5994856A (ja) | 複合回路装置とその実装方法 | |
| US10418181B2 (en) | Single layer capacitors | |
| JPH05160334A (ja) | 多層リードフレーム及びこれに用いるコンデンサー部品並びに半導体装置 | |
| JP2700833B2 (ja) | セラミック複合電子部品およびその製造方法 | |
| JPS605055B2 (ja) | 半導体装置 | |
| JP3250166B2 (ja) | 積層複合電子部品 | |
| JPH0358465A (ja) | 樹脂封止型半導体装置 | |
| JPS63184358A (ja) | 半導体集積回路 | |
| JPS6317239Y2 (ja) | ||
| US8624365B1 (en) | Interposer based capacitors for semiconductor packaging | |
| JPS63239970A (ja) | 半導体装置 | |
| JPH0394452A (ja) | 半導体集積回路用パッケージ | |
| JP2830816B2 (ja) | 樹脂封止型半導体装置 |