JPS588613B2 - トリガパルスハツセイカイロ - Google Patents

Description

【発明の詳細な説明】 本発明はオシロスコープ等のトリバパルス発生回路に関
するものであり、トリガパルス発生回路により発生した
正極性および負極性の二つのパルスのうち不要となる一
方をきわめて微小量に除去するとともに、必要な極性の
パルスの立上り、立下り時間の改善および増幅を行なえ
るようにすることを目的とする。

第１図は従来例を示したものであり、第２図に示した各
部の動作波形を用いてその動作の説明をするとオシロス
コープのトリガー信号のもととなる同期信号ａは同期信
号増幅器Ａにより増幅されエサキダイオードＤ１ とそ
の負荷回路素子である抵抗Ｒ１・コンデンサＣ１・コイ
ルＬ１によるマルチバイブレータに供給されスイッチン
グによる方形波出力電圧ｂがエサキダイオードＤ１の両
端子間に現われる。

方形波電圧ｂはコイルＬ１ とコンデンサＣ３による微
分回路により正負のパルス信号Ｃに微分されパルス増幅
用トランジスタＱ１ に供給される。

トランジスタＱ１の直流バイアス電流はＲ３により電源
Ｅ２よりきわめて浅い状態に設定してある。

このためトランジスタＱ１はベース順方向電流の大きい
信号に対してより大きい増幅特性を有する。

したがってベースに加えられた正、負両極性のパルスＣ
のうち、正極性パルスは低増幅度で、負極性パルスは高
増幅度で増幅されその出力ｄはコイルＬ２に印加される
。

この出力ｄのうち不要な極性のパルスはダイオードＤ２
によりその順方向電圧ｅｄ１にまで減少する。

掃引ゲード信号発生回路はエサキダイオードＤ４による
双安定マルチバイブレータから成り、掃引開始信号をエ
サキダイオードＤ４の導通状態への転移により得ている
。

このためエサキダイオードＤ４ に加えるべきトリガパ
ルスは負極性でなければならない。

またこの場合正極性のパルスの存在はエサキダイオード
Ｄ４の導通状態時に於ける非導通状態への転移を招くも
ので掃引信号の発生に妨げとなる。

コイルＬ２，Ｌ３によるトランスはトランジスタＱ１に
より得た大振幅正極性パルスの極性の反転出力ｅを得る
もので、ダイオードＤ３ と抵抗Ｒ４，Ｒ５はエサキダ
イオードにトリガパルスとして負極性パルスだけを伝え
るために阻止電圧−Ｅ４を得るものである。

以上のようにして従来は不要パルスを阻止、除止する回
路を多重に設けて掃引ゲート回路の誤動作を防いでいた
。

しかし、回路の高速化に伴いトリガパルスの高速化を施
す場合に高速パルスを十分な振幅で得ることは設計的に
も材料面でも非常に難かしく通常に得られる振幅は数百
ミリボルト程度である。

このことは順方向電圧が数百ミリボルトであるダイオー
ドＤ２ではほとんど不要極性パルス除去の効果がない。

ダイオードＤ３もトリガパルスの振幅が小さいためごく
浅いバイアスしかかけられず、不要極性パルスの除去は
不十分となる上、ダイオードＤ３の端子間静電容量によ
り高速パルスはほとんど漏れてしまう。

さらにパルス増幅用トランジスタＱ１ は高速動作を要
求されているにもかかわらず、直流バイアス電流および
ベースに供給される信号振幅は少ないため要求される性
能が非常に厳しいものとなり通常はコイルＬ２にて得ら
れるパルス出力の振幅はほとんど増幅されないし、立上
り、立下り時間特性は劣化してしまう。

このため従来の回路に於ては高速化が非常に困難であっ
た。

本発明は以上のような欠点を除去したトリガパルス発生
回路を提供するものであり、具体的にはエサキダイオー
ドのもつ高速スイッチング特性を損わないように、同じ
くエサキダイオードによる単安定回路を用いて有極性増
幅を行なわしめるようにしたものである。

以下第３図、第４図によりその一実施例を説明する。

第３図においてＡ１は被観測信号と同期しておりトリガ
信号のもととなる同期信号を増幅する同期信号増巾回路
、ＴＤ１はエサキダイオードであり負荷抵抗ＲＬと並列
接続されて双安定マルチバイブレータを構成し、一端は
電源Ｅに、他端は信号線に接続されている。

Ｃは微分用コンデンサ、ＴＤ２はエサキダイオードであ
り負荷抵抗ＲＬ２，インダクタンスＬと共に単安定マル
チバイブレータを構成している。

Ｒ１はダイオードＴＤ２，負荷抵抗ＲＬ２，インダクタ
ンスＬからなる単安定マルチバイブレータとに電源−Ｅ
´を供給するためのパイアス抵抗、ＴＤ３はエサキダイ
オードであり、次段に接続される（図示せず）掃引回路
をトリガ動作させる掃引ゲート信号発生用双安定マルチ
バイブレータを構成するものである。

Ｂは前記単安定マルチバイブータと双安定マルチバイブ
レータＴＤ３の間に接続された結合器である。

次に本装置の動作を第４図と共に説明すると、同期信号
増巾回路Ａ１よりの同期信号ｆはエサキダイオードＴＤ
１負荷抵抗ＲＬ１による双安定マルチバイブレータに加
えられスイッチングされて方形波ｇとなる。

この方形波ｇとコンデンサＣにより微分され正負の両極
性のパルスｈとなりエサキダイオードＴＤ２，抵抗ＲＬ
２，インダクタンスＬよりなる単安定マルチバイブレー
タに供給されて、パルス増巾されるとともに正極性パル
スが除去され、かつエサキダイオードＴＤ２の負性抵抗
特性のためパルスの立上り、立下りが高速化された出力
ｉが得られる。

出力ｉには必要な極性のパルス出力振巾ｅ１の他不要極
性パルス成分ｅ２がわずかに残るがｅ１とｅ２の比は１
／１０以下であるので殆ど問題ない。

出力ｉの必要パルスｅ１はトリガ信号として結合器Ｂを
通じ掃引ゲート信号発生用双安定マルチバイブレータＴ
Ｄ３に加わり、この出力は掃引ゲート信号として次段の
掃引回路をトリガ動作させるものである。

以上のように、本発明によれば、簡単な構成で、極めて
立上り、立下り速度の速い単極性トリガパルスを発生さ
せることができる。

【図面の簡単な説明】

第１図は従来のトリガパルス発生回路の電気結線図、第
２図はその動作を示す波形図、第３図は本発明の一実施
例におけるトリガパルス発生回路の結線図、第４図はそ
の動作を示す波形図である。 Ａ１・・・・・・同期信号増巾回路、ＴＤ１，ＴＤ２，
ＴＤ３・・・・・・エサキダイオード、ＲＬ１，ＲＬ２
・・・・・・負荷抵抗、Ｃ・・・・・・コンデンサ、Ｒ
１・・・・・・抵抗、Ｌ・・・・・・コイル、Ｂ・・・
・・・結合器。

Claims (1)

【特許請求の範囲】
1. １ 第１のエサキダイオードと負荷抵抗との並列接続か
   らなり同期信号を入力とする双安定マルチバイブレータ
   と、抵抗とインダクタンスとの直列回路に第２のエサキ
   ダイオードを並列接続してなり上記双安定マルチバイブ
   レータの出力がコンデンサを介して印加される単安定マ
   ルチバイブレータとを具備し、上記単安定マルチバイブ
   レータの出力で掃引ゲート信号発生回路をトリガするこ
   とを特徴とするトリガパルス発生回路。