JPS5883431A - Ｍｏｓ型転送ゲ−ト回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 この発明は、信号入力を別の信号で制御する丸めのＭＯ
８１１転送ｒ−）回路に関する。

発明の技術的背景とその問題点 従来、ＭＯ１ｉｌ１１転送ｒ−）回路は累１図に示すよ
うに構成されている。すなわち、第１の信号−菫か供給
される信号入力端１１と接地点Ｅとの間に、第１のトラ
ンジスタＱ！および負荷として働くコンデンサＣＬが直
列接続され、上記トランジスタＱ１は、ｙ−トか電源電
圧Ｖで導通設足される信号制御用のＮ２のトランジスタ
Ｑ３を介して供給さ・れる第２の信号−３によって導通
制御される。

上記のような構成にお−て、纂２図のタイオングチャー
）１用いて動作を説明する。信号φ識か＠０ルベル（例
えはＯＶ）の時は、トラ、ジスタＱ！はオフ状態となる
ので、信号φｌＦｉこのトツンゾスタｑ１ｔ−通過でき
ない。そして。

信号φ−が′″１１ルベルえば５Ｖ）にな！とツートム
か除々に充電されるとともに、トランジスタＱ１のドレ
イン＠？−）間の結合容量Ｃ鳳カ充電される。ツートム
が充分に充電（例えは４Ｖ）された状態で信号φ１が＠
ｌ”レベルに立ち上がると、上記結合容量Ｃ，Ｋよシノ
ートム（トランジスタＱ１のｒ−ト）の電位がプルアッ
プされ、トランジスタＱ１扛オン状態となるので信号φ
１はこのトランジスタＱｔを通過でき、ソース偶の負荷
コンデンサＣＬを駆動スル、この時、トランジスタＱｍ
はツートムの電位を保持する。

しかし、トランジス１Ｑｌｔ）ｌ’−ト電位ｆｉｉ電源
電圧ｖに固定されているので、ツートムを充電するため
の時間か長くなり、かつ最終的な充電電位も低い。この
ため、第２＠の破−で示すように、信号φ！とφ寓との
立ち土が）の時間差か小さい時は、ツートムが十分充電
されないうちＫＯ１号φｌか立ち上がるため、ツートム
は十分昇圧されないことになる。このようにダート（ノ
ードＡ）電位か低いと、トランジスタＱ１の導通抵抗か
大き（なシ、ノードＢの立ち上がニは非常にゆりくシし
たものになる。したかって、動作速度か遅くなりたシ、
不確実になり九〕してしまう。

ｌＩ３図は、上述した欠点を除去できる従来のＭ０８型
転送ｆ−１回路で、仁の回路においては、トランジスタ
Ｑｔ’ｔ）ランゾスタＱｓ〜Ｑ丁から成る制御回路Ｕで
導通制御するようにしている。上記制御回路ＬＬは、電
源Ｖと接地点Ｅト（ＤｋｌＪＩＩＣ）　？ンジスタＱｓ
＊Ｑ４およびトランジスタＱｉ＝Ｑ−が対称配置され、
上記トランジスタＱｓｔｊ：信号φ諺で導通制御され、
トランジスタＱａ＝Ｑｍは信号φ■と逆相の信号−３で
１　トランジスタＱａｎ上記トランジスタＱｓと９４と
の接地点Ｃの電位でそれぞれ導通制御される。そして、
上記トランジスタＱｓとｑ・とのＷ！絖点りの電位を、
電源Ｖで導通設定されるトランジスタＱ１を介してトラ
ンジスタＱｓのｒ−）に供給し、導通制御するように構
成されている。

以下、上述し九＠３５１１０−路にかいて動作を説明す
る。まず、信号φ璽を１１１ｊｌレベルにしてトランジ
スタＱ４−Ｑｓｔオン状態とし、ノー）′ｃｔ放電させ
るとともにノードＤを充電する６次に信号φ−が１１”
レベルに立ち上がると、ノードｌがトランジスタＱ、の
ドレイン・ｒ−）間の結合容量によって昇圧畜れこのト
ランジスタＱ■の導通抵抗が小さくなるため、ツートム
は素早く充電される。この時、トランジスタＱｓかオン
状態であるので、ノードＣか充電されてトランジスタｑ
＠かオン状態とな夛。

ノードＤ　ｅ　Ｗ−が放電される。したかって、トラン
ジスタＱｓかオフ状態となり、ツートムは充電された高
い電位を保持する。この高い充電電位でトランジスタＱ
１を導通制御する。

このような構成によれは、回路動作を高速化。

安定化できるか、回路が複雑化するのみならず。

信号φ１と逆相の信号φｌが必要となプ、この信号φ１
ｔ−発生するための回８路も必要となる。

さらには、信号φ凰が立ち上がった状態において、ツー
トムは昇圧された電位、ノード′Ｅ＃：を接地電位とな
シ、トランジスタＱｍのドレイン（ツートム）トｌ’−
ト＜ノードＥ）間には強い電界かかかるため、トランジ
スタＱ怠の閾慎重・圧変動やｙ−ト絶縁膜破壊などの信
頼性上の問題を起し易い。

発明の目的 この発明は上記のような事情に鑑みてなされ良もので、
その目的とするとζろは、信号制御用トランジスタのダ
ートに緩和回路を設けることによシ、比較的簡単な回路
構成で確実な高速動作が可能な厭旧戯転送ｒ−１−回路
を提供することである。

発明の概要 すなわち、この発明にシいては第１図に示すよりな−増
にｗ４１の信号φＫか供給される馬ｌのトランジスタＱ
ｌとそｏｃ−ト回路に設けられて、このトランジスタを
導通制御する＄２のトランジスタＱｓとを備え九ＭＤ８
１１１＠送制御回路にシいて、累２のトランジスタＱｓ
Ｏｌ’−１回路に緩和回路を設け、＄２のトランジスタ
を緩和回路を介して供給される電源電圧で導通設定させ
る４のである。

発明の実施例 以下、仁の発明の一実施例について図面會参照して説明
する。

第４−はその基本構成を示すもので、上記第１図の回路
と同一構成Ｓは同じ符号を付してその説明は省略する。

この発明においては第１図の回路構成に加えて、信号制
御用トランジスタＱ３のｒ−）回路に緩和回路１ｊｔ設
けたものでめる。

上記のような構成において動作を説明する。

ます、信号φ１　ｔφ雪が°１０ルベルの状態ではノー
ドｒは電源電圧Ｖに充電されてお９、トφ３が”１”レ
ベルに立ち上がると、ノードｙはトランジスタＱｓのド
レイ／・ｆ−１関谷量によって昇圧され、Ｑｓの導通抵
抗が下がるのでノードムキ素早く充電される。緩和回路
ＩＪは昇圧され九ノードｙの電位を所定時間後に電源電
圧Ｖにもどす働きをするもので、この時。

トランジスタＱ！のドレイン・ソース間電圧かハイレベ
ルでおるためこの）ランジスタＱｓはオフ状態とな夛、
信号−鳳が立ち土がり九ときプルア、グされたツートム
の電位を保持する。

したがって、シルア、グされ次高い電位でトランジスタ
Ｑ！を導通制御できるので、ノードＢの立ち上か〕を高
速化できる 第６図（ｍｌ−（ｄ）はそれぞれ、上記第４図の回路に
おける緩和回路１１の具体的な構成例を示すもので、（
ａ）図においては抵抗Ｒを用いている。

（ｂ１図シよび（ｅ）図は緩ｉ回ｗ１１３としてディグ
レッジ＊ｙｍのトランジスタＱ＠を使用し喪もので、こ
のトランジスタＱｓのダートはそれぞれｍａｙ６るいは
トランジスタＱｓｏｆｆ−）に後続されている。また、
（４図に示す胞路扛、デイグレ、シ、ン屋のトランジス
タＱ・に加え、トランジスタＱ３のドレイン−グーＦ関
にシルア、グ用Ｏ′：１ンデ／すＣ２會設叶九４０であ
る。

このような構成によれは、トランジスタＱｍの？−）電
位を充分圧プルアッグできるようになる。

発明の詳細 な説明し九ようにこの発明によれば、信号制御用トラン
ジスタのゲートに緩和１路を設け。

こｏ制御用トランジスタで導通制御されるトランジスタ
のダート電位を高く設定するように構成したので、比較
的簡単な回路構成でｉ［笑な高速動作が可能なＭｏＳ型
転送ｒ−）回路か得られる。

【図面の簡単な説明】

第１図、第２図はそれぞれ従来のｍａｍ転送ｒ−）１１
路會示す図およびその動作な示すタイミングチャート、
第３ａｉｌは従来のＭ０８重転送ｒ−トーーの他の・構
成例を示す図、纂４図＊　ｔｓ　５図はそれぞれこの発
明の一実施例に係るＭｏ８　ｍ転送ダート回路の基本構
成を示す図およびその動作を示すタイ書ンダテヤート、
馬６図（１）〜（１１）はそれぞれ上記［４図における
緩和回路の具体的な構成例を示す図である。 Ｑｌ−Ｑｌ・・・トランジスタ、４３１１１ｗ【・・・
信号ｓ　ＣＬ　＊　Ｃｐ　”・コンデンサ、■・・・電
源・Ｒ・・・抵抗、１１・・・緩和回路。 出願人代理人　弁埠士　鈴　江　武　彦第２図 第３図 第４図　　　　　　第５図

Claims (4)

【特許請求の範囲】
1. （１）　　一端に第１の信号が供給される第１のトラン
   ジスタと、上記第１のトランジスタのｒ　−ト薗路に設
   けられこのトランジスタを導通制御する第２のトランジ
   スタと、上記第２のトランジスタのグー１回路に設けら
   れる緩和回路とを備え、上記＠２のトランジスタは上記
   緩和−路を介して供給される電源電圧で導通設定され。 その一端から第１の信号管制御する謳２の信号が供給さ
   れるように構成したことを特徴とするＭＯａ型転送ｒ−
   ト回路。
2. （２）　　上記緩和回路は、負荷抵抗から成ることを特
   徴とする特許請求の範囲第１項記載のＭＯ８聾転送？−
   ）回路。
3. （３）上記緩和回路は、５Ｐ（グレッシ、ン屋の）２ン
   ジスタから成ることを特徴とする特許請求の範囲第１項
   記載のＭ０１１ｇ＠送ダート胞路。
4. （４）上記緩和回路は、ディブレ、り、ンをのトランジ
   スタと、上記第２のトランジスタのダート回路と第２の
   信号入力端との間に接続されるヨンデンサとから成るこ
   とｔ％徴とする特許請求の範囲第１項記載のＭＯＢ型転
   送？−）回路。