JPS5879317A - リミツタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、リミツテインダレベルを任意に設定するこ
とかで鎗るリミッタ回路に関するものである。

リミッタ回路は、主にノイズの除去回路として多用され
ているが、従来のリミッタ回路は、そのリミツナイング
レベ、ルが比較的大きいので、入力信号なリミッティン
グに必要なレベルまで増幅する増＃Ａ器が必要であった
。そのため、増幅器とリミッタ回路な接続する際、増幅
器の出力オフセットの影響な防止するため増幅器とり１
ツタ回路を容量結合するなどの配慮が必要となり、ＩＣ
化が困難に・なると共に消費電力が増加し、しかもｌＪ
ｊツテイングレペルの設定がむづかしいという欠点があ
った。

例えば、第１図は従来から汎用されている差動増幅形の
り々ツタ回路を示したもので、このリミッタ回路は、ト
ランジスタＴ＋　−Ｔｓが飽和したと昶リミッタ出力と
して、 ＠、、ｌ　＝　４　Ｉ−ＲＬ　　（ＶＰ−ｙ）が得られ
る。

この回路の入−出力間の利得Ｇはよく知らｒてＲＬ いるようＫＧ中□　Ｋなる。

ｅ （但し、ｒ、はトランジスタＴ、　　（”ｒ寓）のエミ
ッタマンの定数、Ｔは接合温度、Ｑは電荷（１，６Ｘ１
（１”）。

■、はエミッタｔＦＩＬである） したがってこの回路では、すξツタ作用が始まる入力電
圧・１．のレベルは。

・１ｍ　＝舎ｉ で示され、結局、リミッティンダレベルは、Ｋなる。

カリミツティングレベルは約１００ｍＶとなり、リミッ
ティング効果を考えると入力信号として少なくとも数百
ｍＶの電圧を供給することが必要になる。

したがって、電子回路に使用するときは通常入力側に別
個増幅器を１〜２段挿入し、かつ容量結合でりζツタ回
路をドライブすることになるが、容量結合による位相ず
４の補償や、すｉツテイングレベルの設定などが困難で
あった。

この発明ばかへる点にかんがみてなされたもので、リミ
ファイングレベルの設定が容易にできると共に微少な入
力電圧に対してもリミッティング作用が得ら４るように
したリミッタ回路な提供するものである。

以下、この発明のリミッタ回路について説明する。

第２図はこの発明の一実施例を示すもので、す動増幅器
と、スイッチング用のトランジスタＱｓ＋Ｑ＠により構
成されている。

この回路において、Ａ、Ｂ、Ｃ，Ｄ点の電位をそれぞれ
、　Ｖ、　、　Ｖ箇、　Ｖ、　、　ＶＤ　とすると、入
力端子Ｖ、、　Ｋ入力される入力信号・１１がないとき
は抵抗ＲＬ、ＲＫは同一の電ＦｌｌＮが流れることにな
るので、 ■、＝ｖｃ、■、＝ｖゎ の平価状＠Ｗ：、ある。

したがって、Ａ−１間、及びＣ−Ｄ間の電圧は、Ｖａ　
−Ｖｍ　＝Ｖｃ　−ＶＤ＝ＩＲ（Ｖ）　　・＋・＋−＋
＋・（１１になる。

今、入力端子ｖ１ｍ　Ｋ　１１ｍなる入力信号が印加さ
れ・　トランジスタＱ＠−Ｑ＜Ｋ流れる電流がＩ＋量に
増加すると、トランジスタＱ＊　−Ｑｉ　　Ｋ流わる電
流はＩ−１に減少することになる。このときのＡ点、０
点及びＤ点の電圧は、 Ｋ変化する一トランジスタＱ、、Ｑ・のＥ−Ｂ関電圧な
Ｖ□（Ｑ、）、Ｖ□（Ｑ、）とするとトランジスタＱ、
は ＭＡ　＋　ＶＩＣ（Ｑｌ）　＝　Ｖｏ　＋　ＶＩＣ（Ｑ
Ｉ）になると導通を始め、この点でリミッティング作用
が始まる。したがってリミッティング電圧は第（２）式
より、 ′ｖｃｃ−（Ｉ＋１）しｖｍｃ　（ＱＩ）”−Ｖｃｃイ
Ｉ　−ＩＫＲｓ、＋Ｒ）＋Ｖｍｃ　（Ｑｓ）Ｖｍｃ　（
ＱＩ）　＝　Ｖｉｃ　（Ｑｔ）とすると上式から。

Ｂ １＝□　・・・・・・・・・・・・・・・・・・・・・
・・・・・・（３）２Ｒｔ、＋Ｒ が得られる。このとき、出力端子”ｅｌｍ　ｔから得ら
れるリミッタ電圧・。１．は前記第（２）式から。

Ｖ、　　−Ｖｃ＝２１Ｒ，・・・・・・・・・・・・・
・・・・・・・・（＋ＩＫなる。

前記入力信号・１が反転したとき、すなわち、トランジ
スタＱ＊　、Ｑａ　Ｋ流れる電流がＩ−ｋＫ減少し、ト
ランジスタＱ、、Ｑ、がＩ＋ｉＫ増加したときも前述し
た説明と同様に。

’Ｖｃ　　＋　ＶＨ（Ｑｔ）　＝　Ｖｓ　＋　Ｖｓｃ（
Ｑｓ）のとぎトランジスタＱ、が導通し、すｉツテイン
グ作用が生ずることになり、そのときのリミッタ電圧＠
、、、　４１Ｖ、−Ｖ（Ｂである。したがって、出力端
干犯、、から得られるすｉツタ電圧・。、のビーク・ピ
ーク値は。

ｌ　Ｖ、　−Ｖ（ｌ　Ｘ　２　＝　４１　Ｒｔ、　　＋
＋・・＋ｍｍ（５１になる。

一方、この回路の利得は差動増幅器で形成されているの
で、出力が飽和しない範囲では、Ｋなることが知られて
いる。

（但し、ｒ、は前述したようにトランジスタＱＩ。

Ｔ かの工Ｘツタ抵抗であり、ｒ、＝τｎで示さ４る。） したがって、リミッティング作用が生じる電流１を流す
ときの入力電圧は、前記第（３）式、Ｊ［（５１式。

第（６１式から。

、、’１１″；　。

になる。（但ＬＩキ１．　とする） この第（７）式から、この発明のりｉツタ回路ではリミ
ッティングレベルとなると入力信号ｅＩｍは抵抗値ＲＬ
　と、Ｒの比で設定することができる。

そこで、抵抗ＲＫ対し抵抗ＲＬ　を大きく設定するとリ
ミッティングレベルが蒙１図で示した従来のリミッタ回
路に比較して小さくすることができると共に、その値を
任意に選ぶことかできる。

又、この回路でリミッティングレベルの温度係数な検討
してみると。

になるが、ＲＬ　　とＲを同種の抵抗でＩＣ基板上に形
成すれば、基板上では温度分布がほぼ均一になとができ
る。

１１８３１ｇはこの発明の他の実施例を示すもので。

酌紀第２図のリミッタ回路におけるトランジ７りＱ、、
Ｑｓ　を省略し、これを抵抗Ｒ，Ｋ置き代えた本のであ
る。

この回路の動作も、第２図の実施例と同様になるが１．
リミテイング作用が生じる入力信号ｅ０はＫなる。

第４図はこの発明のさらに他の実施例を示すもので、第
２図の実施例に対し、定電、＊＊ｓｉ　　で制御される
トランジスタＱｖ　、Ｑｓ　を新設し、抵抗ＲＬ、ＲＫ
流創る電流をコントロールすることによってリミテイン
グ電圧な変化させるようにしたものである。

この回路では定電流源Ｓ＋　のＩｌ滝を１．とするとト
ランジスタＱ、、Ｑ易　Ｋも１．なるｔＩＩＬが流れる
ことになる。

したがって抵抗ＲＬ、Ｒｔ流れる電流は■＋１゜となり
、前記第（１１式は。

ＶＡ　−Ｖｍ　＝Ｖｃ　−Ｖｏ　＝（Ｉ＋１−　）Ｒ・
・１ｌｆＫ変化し、前記第（２）式は。

と変化する。すなわち、入力信号ｅ１．かないときに流
れていた平衝亀ＫＩが（Ｉ＋ｉ、）Ｋ変化したことにな
るので、第２図で親羽したようにスイッチング用のトラ
ンジスタＱｓ　、Ｑ、が導通する入力信号ｅ・４．を計
算してみると。

となる。（但し、Ｉｌ”：”Ｉとする）この第（７ｆ式
から、第４図で示したリミッタ回路では、定を流源Ｓ、
　　Ｋよって電子的な制御な行うの割合で変化させるこ
とができることが分かる。

１８５図はこの発明のさらにもう一つの実施例を示すも
ので、第２図のりミツター路において、スイッチング用
のトランジスタＱｓ−Ｑ＠に代えてダイオードＤｓ、Ｄ
雪を設けたものである。

この回路のリミッティング動作も第２８（Ｄ動作説明と
変らず、抵抗ＲＸ、、　Ｒの比でそのす１テイングレベ
ルを調整することができる。そして、トランジスタを使
用していないので回路設計が容易になるという特徴があ
る。

以上詳述したように、この発明のすｉツタ回路は、差゛
動増幅形のりＩツタ回路において、ＩＪ　ｊツタ電圧を
電子的なスイッチング素子で形成するようにしたので、
すＩツティンダレベルを任意に設定することができると
共に、そのレベルを小さくすることができるという利点
を有するので、％に他の機能回路と共ＫＩＣ化するとき
に有効である。

【図面の簡単な説明】

第１図は従来のすｌツタ、ａ路の一例を示す回路図、＃
Ｅ２図はこの発明の一実施例を示すリミッタ回路図、１
１ｇ３図、第４図、第５図はこの発明の他の実施例なそ
れぞれ示すすｌツタ回路図である。 図中、Ｑ、〜Ｑ、はトランジスタ、Ｓは定を流源・ＺＲ
，ＲＬは抵抗である。 第３図 ｆ 手続補正書（自発） 昭和ｓ７年２月１６日 宮殿 表示　ｍｙｅｌｉｔｉｓｓ−１ｔｓｓｔγ号名称　ｖ１
ツタ１ｗ５ｓ する者 件との関係　轡許出願人 東京部品用区北品用・丁目７１３５号 （＋！１１１）　　ソニー株式会社 代表看　岩　間　和　夫 ５゜　補正の対象 明細書の発明の詳細な説明の橢および図面６、　補正の
内容 （１）明細書第２頁８行Ｋｒ飽和」とあるのな、「スイ
ンうング」と補正する。 （２）同じく第３負５行にｒ２４ｍＶＪとあるのを、ｒ
２６ｍＶＪと補正する。 （３）同じ＜ｊｌｉ５頁８行Ｋ ｒＶ４　＋Ｖｍｃ　ＣＱ＋　）＝Ｖｏ＋Ｖｍｃ　（Ｑｍ
）Ｊとあるのを、 ｒＶＡ＋Ｖｍｚ　　（Ｑｔ　）　＝Ｖｏ　＋　Ｖｍｇ　
（Ｑｌ　）Ｊと補正する。 （４）　　同じ＜ｙ、５Ｈ１ｏ行の［したがってリミッ
ティング電圧は」の箇所を削除する。 （５）同じく絽５頁１２行に ｒ　Ｖｃｃ　−（Ｉ　＋　ｌ　）　ＲＬ　＋ＶＩＣ（Ｑ
ｌ）＝　ｖｃｃ　　　　（Ｉ　−１）（Ｒｉ、＋Ｒ）＋
Ｖｍｃ　　（Ｑｌ）Ｊとあるのを、 ｒ　Ｖｃｃ　−（Ｉ　＋　ｌ　）　ＲＬ　＋Ｖｌｌ　　
（Ｑｔ）＝Ｖｃｃ　−（Ｉ　−１）（ＲＬ＋Ｒ）＋ＶＨ
（ＱＪＪと補正する。 （６）　　同じく第５頁１３行に ｒＶｍｃ　（Ｑｓ）　＝Ｖｍｃ　（Ｑｔ）　Ｊとあるの
を、 ｒ　　Ｖｓｇ　　（Ｑｓ　　）　　＝　　Ｖｍ菖　（Ｑ
ｔ）Ｊと補正する。 （７）同じく第６頁３行Ｋ ｒＶｃ　＋Ｖｍｃ　　（Ｑｔ）　＝Ｖｓ　＋Ｖ＊ｃ　（
Ｑｓ）Ｊとあるのを、 ｒＶＣ＋Ｖｍｍ　（Ｑｍ）　＝Ｖｍ　＋Ｖｍｍ　（Ｑｓ
）Ｊと補正する。 （８）同じく第６［１２行に「出力が飽和しな一１］と
あるのを、「リミッティング動作が始まらな（９と補正
する。 （９）同じく菖６ｊｔｔｓ行Ｋｒ）ランジスタＱｓＪと
あるのな、「トランジスタＱ４Ｊと補正する。 （］）　　同じく第７頁１行Ｋ「・・・となると」とあ
るのな、「・・・となる」と補正する。 （＋　１７同じく第７頁１３行の式 を下記のように補正する。 （１２）同じく第７頁１６行の「の項」を、「の項の温
度係数」と補正する。 α３）同じく第７頁１７行と１８行の間に下記を挿入す
る。 となる。」 （ｈ　４）第１図および第４図を別紙のように補正する
。 以上 第１図 第４図

Claims (1)

【特許請求の範囲】
1. 一対のトランジスタで形成した差動増幅器において、前
   記一対のトランジスタのコレクタ間なスイッチング素子
   で接続すると共に、前記スイッチング素子を前記一対の
   トランジスタのコレクタ抵抗を分割した点の電位によっ
   てスイッチングさせることを特徴とするリミッタ回路。