TW202232274A

TW202232274A - 電流鏡電路

Info

Publication number: TW202232274A
Application number: TW110105188A
Authority: TW
Inventors: 王軒宗
Original assignee: 虹晶科技股份有限公司
Priority date: 2021-02-09
Filing date: 2021-02-09
Publication date: 2022-08-16

Abstract

一種電流鏡電路包括電流輸入單元、電流輸出單元及負反饋單元，電流輸入單元的第一端用於接收輸入電流，電流輸入單元的第二端電連接電流輸出單元的第二端，電流輸出單元的第一端用於輸出鏡像電流，負反饋單元包括第一電晶體和第二電晶體，第一電晶體的第一端電連接電流輸入單元的第三端，第一電晶體的第二端電連接第二電晶體的第二端，第一電晶體的第三端接地，第二電晶體的第一端電連接電流輸出單元的第三端，第二電晶體的第三端接地。本申請實施方式提供的電流鏡電路可以提高輸出阻抗，以此降低輸出節點電壓對輸出電流的影響。

Description

電流鏡電路

本申請涉及積體電路技術領域，尤其涉及一種電流鏡電路。

電流鏡電路是類比電路的重要電路模組，用於負載將原始的電流精確複製成一路或者多路電流，為後級的單個或者多個電路模組提供與原始電流成比例的精確電流。

如何降低輸出節點電壓對輸出電流的影響，是本領域技術人員亟待解決的問題。

有鑑於此，有必要提供一種電流鏡電路，以降低輸出節點電壓對輸出電流的影響。

本申請一實施方式提供一種電流鏡電路，包括：電流輸入單元、電流輸出單元及負反饋單元；所述電流輸入單元的第一端用於接收輸入電流，所述電流輸入單元的第二端電連接所述電流輸出單元的第二端；所述電流輸出單元用於根據所述輸入電流輸出鏡像電流，所述電流輸出單元的第一端用於輸出所述鏡像電流；所述負反饋單元包括第一電晶體和第二電晶體；所述第一電晶體的第一端電連接所述電流輸入單元的第三端，所述第一電晶體的第二端電連接所述第二電晶體的第二端，所述第一電晶體的第三端接地；所述第二電晶體的第一端電連接所述電流輸出單元的第三端，所述第二電晶體的第三端接地，其中，所述第一電晶體和所述第二電晶體工作在線性區。

在本申請其中一種可能實現方式中，所述電流輸入單元包括第三電晶體；所述第三電晶體的第一端用於接收輸入電流，所述第三電晶體的第二端電連接所述電流輸出單元的第二端，所述第三電晶體的第三端電連接所述第一電晶體的第一端，其中，所述第三電晶體工作在飽和區。

在本申請其中一種可能實現方式中，所述電流輸出單元包括第四電晶體；所述第四電晶體的第一端用於輸出所述鏡像電流，所述第四電晶體的第二端電連接所述第三電晶體的第二端，所述第四電晶體的第三端電連接所述第二電晶體的第一端，其中，所述第三電晶體工作在飽和區。

在本申請其中一種可能實現方式中，所述電流鏡電路還包括共柵單元；所述共柵單元包括第五電晶體和第六電晶體；所述第五電晶體的第一端用於接收所述輸入電流，所述第五電晶體的第二端電連接所述第六電晶體的第二端，所述第五電晶體的第三端電連接所述第三電晶體的第一端；所述第六電晶體的第一端用於輸出所述鏡像電流，所述第六電晶體的第三端電連接所述第四電晶體的第一端。

在本申請其中一種可能實現方式中，所述第一電晶體和所述第二電晶體為MOS管。

在本申請其中一種可能實現方式中，所述第三電晶體為MOS管。

在本申請其中一種可能實現方式中，所述第四電晶體為MOS管。

在本申請其中一種可能實現方式中，所述第五電晶體和所述第六電晶體為MOS管。

本申請實施方式提供的電流鏡電路以及電池供電控制系統，透過將延時單元電連接於第一開關的第一端與第二端之間，並透過所述延時單元延緩所述第一開關的非完全導通狀態的時間。如此，本申請實施方式提供的電流鏡電路以及電池供電控制系統，可以調節電流大小，以對開機瞬間的電流進行抑制。

下面下面將結合本申請實施方式中的附圖，對本申請實施方式中的技術方案進行清楚、完整地描述，顯然，所描述的實施方式是本申請一部分實施方式，而不是全部的實施方式。

基於本申請中的實施方式，本領域普通技術人員在沒有付出創造性勞動前提下所獲得的所有其他實施方式，都是屬於本申請保護的範圍。

可以理解，電流鏡電路是類比積體電路中最基本的單元，利用電流鏡電路可以構成電流模式的基本模組電路，如電流模式傳輸器、微分器、積分器等，也可以構成電流模式積體電路，如連續時間濾波器、A/D 轉換器等。

請參閱圖1，圖1為根據本申請電流鏡電路100一較佳實施方式的方框圖。所述電流鏡電路100包括電流輸入單元10、電流輸出單元20及負反饋單元30。

在本申請實施例中，所述電流輸入單元10的第一端用於接收輸入電流，所述電流輸入單元10的第二端電連接所述電流輸出單元20的第二端。所述電流輸出單元20用於根據所述輸入電流輸出鏡像電流Iout，所述電流輸出單元20的第一端用於輸出所述鏡像電流Iout，所述負反饋單元30電連接在所述電流輸入單元10的第三端和所述電流輸出單元20的第三端之間，用以形成負反饋電阻。

在其中一種可能實現方式中，還包括共柵單元40，所述共柵單元 40電連接在所述電流輸入單元10的第一端和所述電流輸出單元20的第一端之間。

請參閱圖2，圖2為根據本申請電流鏡電路100一較佳實施方式的電路圖。所述負反饋單元30包括第一電晶體Q1和第二電晶體Q2，所述電流輸入單元10包括第三電晶體Q3，所述電流輸出單元20包括第四電晶體Q4，所述共柵單元40包括第五電晶體Q5和第六電晶體Q6。

在本申請實施例中，電流源IS的第一端接入電壓Vdd，電流源IS 的第二端電連接所述第五電晶體Q5的第一端，用於提供輸入電流。所述電流源IS的內阻相對負載阻抗很大，負載阻抗波動不會改變電流大小。

所述第五電晶體Q5的第二端電連接所述第六電晶體Q6的第二端，所述第五電晶體Q5的第三端電連接所述第三電晶體Q3的第一端。

所述第六電晶體Q6的第一端用於輸出所述鏡像電流Iout，所述第六電晶體Q6的第三端電連接所述第四電晶體Q4的第一端。

在本申請實施例中，一外部偏置電壓V _B電連接至所述第五晶體管Q5的第二端與所述第六電晶體Q6的第二端之間，為所述第五電晶體Q5和所述第六電晶體Q6提供偏置電壓，以使得所述第五電晶體Q5和所述第六電晶體Q6工作在飽和區。

在本申請實施例中，所述第五電晶體Q5和所述第六電晶體Q6組成共柵管。

所述第三電晶體Q3的第一端電連接所述第五電晶體Q5的第三端，所述第三電晶體Q3的第二端電連接所述第四電晶體Q4的第二端，所述第三電晶體Q3的第三端電連接所述第一電晶體Q1的第一端。

所述第四電晶體Q4的第一端電連接所述第六電晶體Q6的第三端，所述第四電晶體Q4的第三端電連接所述第二電晶體Q2的第一端。

在本申請實施例中，所述電流源IS的第二端電連接所述第三晶體管Q3的第二端和所述第四電晶體Q4的第二端，以使得所述第三電晶體Q3和所述第四電晶體Q4工作在飽和區。

所述第一電晶體Q1的第一端電連接所述第三電晶體Q3的第三端，所述第一電晶體Q1的第二端電連接所述第二電晶體Q2的第二端，所述第一電晶體Q1的第三端接地。

所述第二電晶體Q2的第一端電連接所述第四電晶體Q4的第三端，所述第二電晶體Q2的第三端接地。

在本申請實施例中，所述第一電晶體Q1的第二端與所述第二晶體管Q2的第二端、所述第三電晶體Q3的第二端、所述第四電晶體Q4的第二端電連接，所述第一電晶體Q1的第二端與所述第二電晶體Q2的第二端電連接所述電流源IS，由所述電流源IS為所述第一電晶體Q1和所述第二電晶體Q2提供偏置電壓，以使得所述第一電晶體Q1和所述第二電晶體Q2工作在飽和區。

在本申請實施例中，所述第一電晶體Q1、所述第二電晶體Q2、所述第三電晶體Q3、所述第四電晶體Q4、所述第五電晶體Q5及所述第六電晶體Q6為M場效應電晶體（Field Effect Transistor，FET）。所述第一電晶體Q1、所述第二電晶體Q2、所述第三電晶體Q3、所述第四電晶體Q4、所述第五電晶體Q5及所述第六電晶體Q6的第一端為場效應管的漏極或源極，所述第一電晶體Q1、所述第二電晶體Q2、所述第三電晶體Q3、所述第四電晶體Q4、所述第五電晶體Q5及所述第六電晶體Q6的第二端為場效應管的柵極，所述第一電晶體Q1、所述第二電晶體Q2、所述第三電晶體Q3、所述第四電晶體Q4、所述第五電晶體Q5及所述第六電晶體Q6的第三端為場效應管的源極或漏極。

下面將以圖2示出的電路圖為例詳細介紹本申請電流鏡電路100 的工作原理。以第一電晶體Q1、第二電晶體Q2、第三電晶體Q3、第四電晶體Q4、第五電晶體Q5及第六電晶體Q6為N型MOS管為例進行說明。

工作在飽和區的MOS電晶體，流經其漏極的電流ID由柵極長度 L，柵極寬度W、柵源電壓VGS以及閾值電壓Vth決定。以NMOS管為例，其漏極電流ID運算式為：

其中，ID為漏極電流，為電子的遷移速率，Cox為單位面積柵氧化層電容，W/L為氧化層寬長比，VGS-Vth為過驅動電壓。當MOS電晶體的柵源電壓和閾值電壓的差值被決定後，MOS電晶體漏極電流僅有由其寬長比決定。

請參見第三電晶體Q3和第四電晶體Q4，在電流源IS的參考電流 Iref流經所述第一電晶體Q1時，在所述第三電晶體Q3的柵極和漏極之間產生偏置電壓，透過該偏置電壓對所述第四電晶體Q4進行偏置，透過調節所述第四電晶體Q4的寬長比，即可得到相應比例的鏡像電流Iout，其中鏡像電流Iout與參考電流Iref的比值為：

然而，溝道長度調製效應將對MOS電晶體的漏極電流產生影響。當MOS電晶體工作在飽和區時，其漏端電壓對漏端電流的影響，其漏極電流ID運算式為：

其中λ為溝道長度調製係數，VDS為漏源電壓。根據歐姆定律可以知道，支路電流與支路電壓的關係為：

因此如果希望降低輸出節點電壓對輸出電流的影響，可以透過提高輸出節點阻抗的方式。

請參見第五電晶體Q5和第六電晶體Q6，所述第五電晶體Q5和所述第六電晶體Q6為共柵管，所述第三電晶體Q3和所述第四電晶體Q4為共源管，由外部偏置電壓V _B給所述第五電晶體Q5和所述第六電晶體Q6偏置，從而使得所所述第五電晶體Q5和所述第六電晶體Q6工作於飽和區中，則所述共柵電晶體對輸出阻抗產生的本征增益為：

其中，Avrout為輸出阻抗產生的增益，gm為跨導，ro為MOS管的等效電阻。

在所述第三電晶體Q3、所述第四電晶體Q4、所述第五電晶體Q5 和所述第六電晶體Q6組成的共源共柵電流鏡電路100結構中，輸出節點的阻抗為：

rout為輸出節點的阻抗，gm6為第六電晶體Q6的跨導，ro6為第六電晶體Q6的等效電阻，ro4為第四電晶體Q4的等效電阻。

在本申請實施例中，透過增加柵極管，提高了輸出阻抗。

進一步地，請參見第一電晶體Q1和第二電晶體Q2，透過將所述第一電晶體Q1和所述第二電晶體Q2偏置於線性區，用於作為源極回饋電阻。其中負反饋原理為：

當鏡像電流Iout由於輸出節點電壓波動而幅值上升時，源極回饋

電阻第二電晶體Q2上的壓降將上升，而偏置電壓不變，因此第四電晶體Q4上的柵源電壓將下降，從而抑制輸出電流幅值的上升。

所述第一電晶體Q1和所述第二電晶體Q2的柵極電位與所述第三電晶體Q3的柵極電位一致，但其工作在線性區，其電流運算式為：

令電流ID對漏源電壓VDS求偏導，即可得到：

則漏源兩端的阻抗為：

由於電路中不僅具有共源共柵電流鏡，還存在源極回饋電阻，因此其輸出阻抗為：

由此可知，採用了工作於線性區的MOS電晶體作為電阻使用，進一步提高了輸出阻抗，且而在MOS積體電路工藝中，MOS器件比電阻器件的面積小，且MOS器件的失配遠遠小於電阻器件的失配，大大提升了輸出電流的精度。

上述實施方式提供的電流鏡電路100，透過設置負反饋單元30及共柵單元40來提高輸出阻抗，且所述負反饋單元為MOS管器件，相對於電阻器件，在MOS積體電路工藝中，MOS器件比電阻器件的面積小，且MOS器件的失配遠遠小於電阻器件的失配，大大提升了輸出電流的精度。如此，本申請實施方式提供的電流鏡電路，可以提高輸出阻抗，以此來降低輸出節點電壓對輸出電流的影響。

本技術領域的普通技術人員應當認識到，以上的實施方式僅是用來說明本申請，而並非用作為對本申請的限定，只要在本申請的實質精神範圍之內，對以上實施例所作的適當改變和變化都落在本申請要求保護的範圍之內。

100:電流鏡電路 10:電流輸入單元 20:電流輸出單元 30:負反饋單元 40:共柵單元 Q1~Q6:電晶體 IS:電流源 V _B:外部偏置電壓

圖1為根據本申請較佳實施方式的電流鏡電路的方框圖。圖2為圖1中電流鏡電路的方框圖。

無

10:電流輸入單元

20:電流輸出單元

30:負反饋單元

40:共柵單元

Q1~Q6:電晶體

IS:電流源

V_B:外部偏置電壓

Claims

一種電流鏡電路，其改良在於，包括：電流輸入單元、電流輸出單元及負反饋單元；所述電流輸入單元的第一端用於接收輸入電流，所述電流輸入單元的第二端電連接所述電流輸出單元的第二端；所述電流輸出單元用於根據所述輸入電流輸出鏡像電流，所述電流輸出單元的第一端用於輸出所述鏡像電流；所述負反饋單元包括第一電晶體和第二電晶體；所述第一電晶體的第一端電連接所述電流輸入單元的第三端，所述第一電晶體的第二端電連接所述第二電晶體的第二端，所述第一電晶體的第三端接地；所述第二電晶體的第一端電連接所述電流輸出單元的第三端，所述第二電晶體的第三端接地，其中，所述第一電晶體和所述第二電晶體工作在線性區。
如請求項1所述的電流鏡電路，其中，所述電流輸入單元包括第三電晶體；所述第三電晶體的第一端用於接收輸入電流，所述第三電晶體的第二端電連接所述電流輸出單元的第二端，所述第三電晶體的第三端電連接所述第一電晶體的第一端，其中，所述第三電晶體工作在飽和區。
如請求項2所述的電流鏡電路，其中，所述電流輸出單元包括第四電晶體；所述第四電晶體的第一端用於輸出所述鏡像電流，所述第四電晶體的第二端電連接所述第三電晶體的第二端，所述第四電晶體的第三端電連接所述第二電晶體的第一端，其中，所述第三電晶體工作在飽和區。
如請求項3所述的電流鏡電路，其中，還包括共柵單元；所述共柵單元包括第五電晶體和第六電晶體；所述第五電晶體的第一端用於接收所述輸入電流，所述第五電晶體的第二端電連接所述第六電晶體的第二端，所述第五電晶體的第三端電連接所述第三電晶體的第一端；所述第六電晶體的第一端用於輸出所述鏡像電流，所述第六電晶體的第三端電連接所述第四電晶體的第一端。
如請求項1所述的電流鏡電路，其中，所述第一電晶體和所述第二電晶體為MOS管。
如請求項2所述的電流鏡電路，其中，所述第三電晶體為MOS管。
如請求項3所述的電流鏡電路，其中，所述第四電晶體為MOS管。
如請求項4所述的電流鏡電路，其中，所述第五電晶體和所述第六電晶體為MOS管。