JPS5878300A - ステイタス検出装置 - Google Patents
ステイタス検出装置Info
- Publication number
- JPS5878300A JPS5878300A JP13168882A JP13168882A JPS5878300A JP S5878300 A JPS5878300 A JP S5878300A JP 13168882 A JP13168882 A JP 13168882A JP 13168882 A JP13168882 A JP 13168882A JP S5878300 A JPS5878300 A JP S5878300A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- detector
- counter
- flop circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Alarm Systems (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、スティタス検出装置に関するものである。
スティタス検出装置は二値スティタス信号の論理値に基
づいてスティタスを検出する。このためスティタス信号
の論理値がノイズの影響などにより一時的に変動すると
、スティタス検出結果に誤りが生じるので、なんらかの
対策が必要である。
づいてスティタスを検出する。このためスティタス信号
の論理値がノイズの影響などにより一時的に変動すると
、スティタス検出結果に誤りが生じるので、なんらかの
対策が必要である。
本発明の目的は、方向性あるヒステリシスを持ちスティ
タス信号の一時的変動に影響されずに安定な動作をする
スティタス検出装置を提供することにある。
タス信号の一時的変動に影響されずに安定な動作をする
スティタス検出装置を提供することにある。
以下図面によって本発明を説明する。第１図は本発明実
施例の概念的構成図である。第１図において、１はステ
ィタス信号の入力端子、２はアラーム・スキャナ、３，
４はアンドゲート、５はカウンタ、６．７はディテクタ
、８はアラーム・フリップフロップ回路、９．１０はそ
れぞれ正常信号出力端子および異常信号出力端子である
。スティタス信号は入力端子１に与えられる。いまステ
ィタス信号はアラーム信号であり、その論理値がｒＨＪ
のとき異常、「Ｌ」のとき正常となる。アラーム・スキ
ャナ２はアラーム信号の論理値を周期的に検出して、異
常時は出力端子ＱＢに、正常時は出力端子ＱＡにそれぞ
れ出力パルスを生じる。
施例の概念的構成図である。第１図において、１はステ
ィタス信号の入力端子、２はアラーム・スキャナ、３，
４はアンドゲート、５はカウンタ、６．７はディテクタ
、８はアラーム・フリップフロップ回路、９．１０はそ
れぞれ正常信号出力端子および異常信号出力端子である
。スティタス信号は入力端子１に与えられる。いまステ
ィタス信号はアラーム信号であり、その論理値がｒＨＪ
のとき異常、「Ｌ」のとき正常となる。アラーム・スキ
ャナ２はアラーム信号の論理値を周期的に検出して、異
常時は出力端子ＱＢに、正常時は出力端子ＱＡにそれぞ
れ出力パルスを生じる。
これら出力パルスは、カウンタ５のＵＰ入力端子および
ＤＯＷＮ入力端子にそれぞれ与えられるとともに、アン
ドゲート３，４を通じてそれぞれカウンタ５のロード端
子およびクリア端子に与えられる。カウンタ５は正常パ
ルスをカウントダウンし、異常パルスをカウントアツプ
する。カウンタ５の計数値Ｍはディテクタ６．７に与え
られ、それぞれ零になったか所定値Ｎになったかが検出
される。ディテクタ６．７の出力はアラーム・フリップ
フロップ回路８に与えられる。アラーム・フリップフロ
ップ回路８はディテクタ６の出力のフロントエツジによ
ってリセットされ、ディテクタ７の出力のフロントエツ
ジでセットされる。アラーム・フリップフロップ回路８
のＱ出力は異常信号として出力され、−〇出力は正常信
号として出力される。アラーム・フリップフロップ回路
８の異常出力および正常出力は、それぞれアンドゲート
３，４に与えられる。
ＤＯＷＮ入力端子にそれぞれ与えられるとともに、アン
ドゲート３，４を通じてそれぞれカウンタ５のロード端
子およびクリア端子に与えられる。カウンタ５は正常パ
ルスをカウントダウンし、異常パルスをカウントアツプ
する。カウンタ５の計数値Ｍはディテクタ６．７に与え
られ、それぞれ零になったか所定値Ｎになったかが検出
される。ディテクタ６．７の出力はアラーム・フリップ
フロップ回路８に与えられる。アラーム・フリップフロ
ップ回路８はディテクタ６の出力のフロントエツジによ
ってリセットされ、ディテクタ７の出力のフロントエツ
ジでセットされる。アラーム・フリップフロップ回路８
のＱ出力は異常信号として出力され、−〇出力は正常信
号として出力される。アラーム・フリップフロップ回路
８の異常出力および正常出力は、それぞれアンドゲート
３，４に与えられる。
このように構成された装置の動作は次のとおりである。
動作説明図を第２図に示す。最初正常状態が続いており
、カウンタ５の計数値Ｍが零であり、アラーム・フリッ
プフロップ回路８はリセットされているとする。アラー
ム・フリップフロップ回路８はリセットにより正常出力
を生じている。
、カウンタ５の計数値Ｍが零であり、アラーム・フリッ
プフロップ回路８はリセットされているとする。アラー
ム・フリップフロップ回路８はリセットにより正常出力
を生じている。
このアラーム・フリップフロップ回路８の出力信号によ
って、アンドゲート３が閉じられ、アンドゲート４が開
かれる。このｉ態でアラームスキャナ２が一定周期で正
常パルスを生じると、アンドゲート４を通じて、カウン
タ５にクリアパルスが与えられ、それによって計数値が
クリアされるので、計数値は零のままである。
って、アンドゲート３が閉じられ、アンドゲート４が開
かれる。このｉ態でアラームスキャナ２が一定周期で正
常パルスを生じると、アンドゲート４を通じて、カウン
タ５にクリアパルスが与えられ、それによって計数値が
クリアされるので、計数値は零のままである。
このような状態で入力のスティタス信号が反転すると、
アラーム・スキャナ２は−それに従って出力端子ＱＢに
異常パルスを発生するようになる。
アラーム・スキャナ２は−それに従って出力端子ＱＢに
異常パルスを発生するようになる。
このパルスはカウンタ５のＵＰ端子に与えられるので、
カウンタ５の計数値Ｍは零でなくなる。入力のスティタ
ス信号がアラーム状態を告げている間は、異常パルスが
カウンタ５にカウントアツプされ計数値Ｍが増加する。
カウンタ５の計数値Ｍは零でなくなる。入力のスティタ
ス信号がアラーム状態を告げている間は、異常パルスが
カウンタ５にカウントアツプされ計数値Ｍが増加する。
計数値Ｍが所定値Ｎに達しないうちはアラーム・フリッ
プフロップ回路８はセットされないから正常出力を発生
している。
プフロップ回路８はセットされないから正常出力を発生
している。
カウンタ５の計数値Ｍがやがて所定値Ｎに達するとディ
テクタ７がそれを検出し、アラーム・フリップフロップ
回路８をセットして異常出力を発生させる。これによっ
て異常状態が確定する。
テクタ７がそれを検出し、アラーム・フリップフロップ
回路８をセットして異常出力を発生させる。これによっ
て異常状態が確定する。
アラーム・フリップフロップ回路８の出力信号が交代し
たことにより、アンドゲート３，４の開閉状態も交代し
て、アンドゲート３が開、アンドゲート４が閉となる。
たことにより、アンドゲート３，４の開閉状態も交代し
て、アンドゲート３が開、アンドゲート４が閉となる。
この状態で異常パルスが継続して入ってくると、その都
度アンドゲート３を通じてカウンタ５にロードパルスが
与えられるので、それによってカウンタ５には所定値Ｎ
がロードされる・これによって、カウンタ５の計数値は
Ｎに保たれる。
度アンドゲート３を通じてカウンタ５にロードパルスが
与えられるので、それによってカウンタ５には所定値Ｎ
がロードされる・これによって、カウンタ５の計数値は
Ｎに保たれる。
入力のスティタスが正常に転すると、正常パルスがカウ
ンタ５のＤＯＷＮ端子に入力されるので、カウンタ５の
計数（１１Ｍは次第に減じられ、−これが零に達すると
ディテクタ６の働きによってアラーム・フリップフロッ
プ回路８の出力が反転して正常出力を生じ、かつアンド
ゲート３が閉じられて４が開き、正常状態が確定する。
ンタ５のＤＯＷＮ端子に入力されるので、カウンタ５の
計数（１１Ｍは次第に減じられ、−これが零に達すると
ディテクタ６の働きによってアラーム・フリップフロッ
プ回路８の出力が反転して正常出力を生じ、かつアンド
ゲート３が閉じられて４が開き、正常状態が確定する。
この、ように、異常正常を確定するのに、それらの状態
をがある程度継続したことを条件とするようにしたので
、確実度の高い状態検出が行なえる。
をがある程度継続したことを条件とするようにしたので
、確実度の高い状態検出が行なえる。
カウンタ５に設定された所定値Ｎは確定状態を変更する
ときのヒステリシスを与えることになる。
ときのヒステリシスを与えることになる。
ヒステリシスの幅はＮの値を選ぶことによって調整され
る。
る。
さて、このような装置において、異常状態が確定してい
るときにアラーム・スキャナ２が異常パルスを発生する
と、カウンタ５に所定値Ｎがロードされ、正常状態が確
定しているときに正常パルスが発生すると、カウンタ５
の計数−がクリアされるようになっているので、異常状
態の確定中に一時的に正常パルがいくつか発生してカウ
ンタ５の計数値が減少しても、異常パル′スが１つでも
くると計数値はＮに引き戻され、また正常状態の確定中
に一時的に異常パルスがいくつか発生しカウンタ５の計
数値が増加しても、正常パルスが１つでもくると計数値
はクリアされる。このような計数値制御によって、ヒス
テリシスに方向性を持たせ、現に確定している状態の確
保に重きを置くようにすることができる。
るときにアラーム・スキャナ２が異常パルスを発生する
と、カウンタ５に所定値Ｎがロードされ、正常状態が確
定しているときに正常パルスが発生すると、カウンタ５
の計数−がクリアされるようになっているので、異常状
態の確定中に一時的に正常パルがいくつか発生してカウ
ンタ５の計数値が減少しても、異常パル′スが１つでも
くると計数値はＮに引き戻され、また正常状態の確定中
に一時的に異常パルスがいくつか発生しカウンタ５の計
数値が増加しても、正常パルスが１つでもくると計数値
はクリアされる。このような計数値制御によって、ヒス
テリシスに方向性を持たせ、現に確定している状態の確
保に重きを置くようにすることができる。
以上はスティタス信号がアラーム信号の場合であるが、
本発明は二値信号によってスティタスを表わす場合のス
ティタス検出に一般的に適用できる。
本発明は二値信号によってスティタスを表わす場合のス
ティタス検出に一般的に適用できる。
以上のように本発明によれば、スティタスを検出するの
に方向性を持つヒステリシスを設けたので、ノイズなど
に惑わされずに確実度の高いスティタス検出が行なえる
。ヒステリシスがあるために、ノイズ混入などによる一
時的なスティタスの反転は無視されるめで、継続してい
る同一内容のスティタスが何度も報告されることがない
。また適用対象の性質に合わせてヒステリシスの幅と方
向性を定めることがとできるので、最適なスティタス検
出が行なえる。
に方向性を持つヒステリシスを設けたので、ノイズなど
に惑わされずに確実度の高いスティタス検出が行なえる
。ヒステリシスがあるために、ノイズ混入などによる一
時的なスティタスの反転は無視されるめで、継続してい
る同一内容のスティタスが何度も報告されることがない
。また適用対象の性質に合わせてヒステリシスの幅と方
向性を定めることがとできるので、最適なスティタス検
出が行なえる。
第１図は、本発明実施例の概念的構成図、第２図は・第
１図の装置の動作説明図である。 １・・・入力端子、２・・・アラーム・スキャナ、３．
４・・・アンドゲート、５川カウンタ、６．７・・・デ
ィテクタ、８・・・アラーム・フリツプフロツプ回路、
９゜１０・・・出力端子 第 １１日 ｘｔｚ乞輔舌 へ
１図の装置の動作説明図である。 １・・・入力端子、２・・・アラーム・スキャナ、３．
４・・・アンドゲート、５川カウンタ、６．７・・・デ
ィテクタ、８・・・アラーム・フリツプフロツプ回路、
９゜１０・・・出力端子 第 １１日 ｘｔｚ乞輔舌 へ
Claims (1)
- 【特許請求の範囲】 入力の二値信号の論理値に対応する二種類のパルスを夫
々定期的に生じるスキャナ、 このスキャナの二種類の入力パルスの一方をカウントア
ツプし他方をカウントダウンするアップダウンカウンタ
、 このアップダウンカウンタの計数値が零になったことお
よび零より大きい所定値になったことをそれぞれを検出
する第１および第２のディテクタ、第１のディテクタの
出力信号によってリセットされ、第２のディテクタの出
力信号によってセットされ、その内容を確定したスティ
タスとして出力するフリツプフロツプ回路、 このフリツプフロツプ回路のセット側出力と前記スキャ
ナの出力パルスの一方との論理積を前記アップダウンカ
ウンタに所定値をセットする指令信号として与える第１
のアンドゲート、および 前記フリツプフロツプ回路のリセット側出力と前記スキ
ャナの他方の出力パルスとの論理積を前記アップダウン
カウンタに零をセットする指令信号として与える第２の
アンドゲート、 を具備するスティタス検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13168882A JPS598000B2 (ja) | 1982-07-28 | 1982-07-28 | ステイタス検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13168882A JPS598000B2 (ja) | 1982-07-28 | 1982-07-28 | ステイタス検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5878300A true JPS5878300A (ja) | 1983-05-11 |
| JPS598000B2 JPS598000B2 (ja) | 1984-02-22 |
Family
ID=15063886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13168882A Expired JPS598000B2 (ja) | 1982-07-28 | 1982-07-28 | ステイタス検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS598000B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6026900A (ja) * | 1983-07-22 | 1985-02-09 | Ishikawajima Harima Heavy Ind Co Ltd | 低温タンクの支持構造 |
-
1982
- 1982-07-28 JP JP13168882A patent/JPS598000B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS598000B2 (ja) | 1984-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4135161A (en) | Method and means for pulse detection | |
| US3949394A (en) | Read amplifier having retriggerable, variable duty cycle inhibit pulse generator | |
| JPS5878300A (ja) | ステイタス検出装置 | |
| US4697172A (en) | Fire alarm system | |
| CA1036705A (en) | D.c. signal receiving circuit arrangements | |
| US5606269A (en) | Non-delay based address transition detector (ATD) | |
| US4327356A (en) | Arrangement for monitoring the performance of a digital transmission system | |
| US5267784A (en) | Anti-locking control system | |
| JP3398142B2 (ja) | 圧縮機のサージング検出装置 | |
| JPS6339069A (ja) | デイジタル入出力制御装置の定周期割込み通知方法 | |
| JPS5819118B2 (ja) | ステイタス検出装置 | |
| JP3598989B2 (ja) | パルス作成回路およびその誤動作防止方法ならびに通信装置 | |
| US4612657A (en) | Device for detecting momentary cutoff of AC power source | |
| EP0020827B1 (en) | An arrangement for monitoring the performance of a digital transmission system | |
| JPS61181988A (ja) | 媒体通過検知方式 | |
| JP2516711B2 (ja) | ウォッチドッグタイマ装置 | |
| JPH0746275A (ja) | パルス幅によるデータ判定方法 | |
| JPH0630014B2 (ja) | 異常検出装置 | |
| JP2584892B2 (ja) | 物体検出器の状態検出方法およびその装置 | |
| JP3435869B2 (ja) | パルス幅測定装置 | |
| JP2752814B2 (ja) | ウォッチドッグ断アラーム処理装置 | |
| JPS63145599A (ja) | アラ−ム検出回路 | |
| JPH04367944A (ja) | 故障検出方法および装置 | |
| JPS61177034A (ja) | 誤差信号相関検出回路 | |
| US3581111A (en) | Adaptive integrator for digital signals |