JPS58706B2 - 同期信号発生装置 - Google Patents

Description

【発明の詳細な説明】 本発明は外部同期された水平同期信号を得るための同期
信号発生装置に関し、特にノイズによる誤動作を防止す
るようにしたものである。

外部から入力されたビデオ信号の水平同期信号と同期し
た所謂ゲンロックされた水平同期信号を得るようにした
従来の同期信号発生装置では、外部水平同期信号と同期
信号発生装置の出力である内部水平同期信号とを位相比
較し、その比較出力で基準発振器の周波数を制御すると
共に、両方の水平同期信号の位相がずれたききに、上記
基準発振器の出力のカウンタをリセットするようにして
いる。

しかしながらこの方法では、外部信号にノイズがあると
、このノイズと内部水平同期信号との位相ずれによって
カウンタが誤ってリセットされてしまうことがある。

本発明は上記の問題を解決するためのもので、以下本発
明の実施例を図面と共に説明する。

第１図において、入力端子１には外部から供給されたビ
デオ信号から分離された第２図Ａに示すような水平同期
信号（以下単に外部同期信号と称する）２が加えられ、
この外部同期信号２は位相比較器３の一方の比較端子に
加えられる。

また基準発振器４は例えば１４．３２ＭＨｚのパルスを
発振しており、このパルスがカウンタ５によって１／９
１０に分周されることによってこのカウンタ５より第２
図Ｂに示すような１５．７３ＫＨｚの水平同期信号（以
下内部同期信号と称する）６が得られる。

この内部同期信号６は出力端子Ｉより取り出されると共
に、位相比較器３の他方の比較端子に加えられて外部同
期信号２と位相比較される。

この比較出力により基準発振器４の出力パルスの位相が
制御されることによって、外部同期信号２にゲンロック
された内部同期信号６を得ることができる。

位相比較器３においては、外部同期信号２のパルス巾毎
にのこぎり波を作り、こののこぎり波を内部同期信号６
に基くザンブリングパルスでサンプリングす−ることに
よって比較出力を得るようにしている。

このため上記の位相制御系において、外部同期信号２の
位相が内部同期信号６に対して大きくずれたような場合
は、応答時間が長くなって内部同期信号６はなかなかロ
ックされない。

この対策とノイズに対する対策さを兼ねて本実施例では
外部同期信号２が大きくずれた場合はカウンタ５を一旦
リセットするように成すと共にこのりセットパルスを得
るために、外部同期信号２と内部同期信号６とをゲート
回路８，９に加えるようにしている。

ゲート回路８は副同期信号２゜６の位相が一致しないと
きのみ出力信号が得られるような論理回路で構成されて
おり、ゲート回路９は副同期信号の位相が一致したとき
のみ出力信号が得られるような論理回路で構成されてい
る。

またゲート回路９の出力信号はカウンター０で１１５に
分周され、内部同期信号６はさらにカウンタ１１で１／
１０に分周されるように成されている。

このカウンター１の出力信号はカウンター０をリセット
するように成されている。

従って外部同期信号２と内部同期信号６とが第２図Ａ、
Ｈに示すように一致している状態においては、ゲート回
路９からは副同期信号２，６と一致したパルスが出力さ
れ、カウンター０からは外部同期信号２の５個毎に第２
図Ｃに示すパルス１２が得られる。

これと共にカウンター１からは内部同期信号６の１０個
毎に第２図りに示すようなパルス１３が得られる。

上記パルス１３は時定数τが５Ｈ（Ｈ：水平走査期間）
または５Ｈより若干大きく設定された再トリガー型モノ
マルチ１４をトリガーし、このモノマルチ１４の出力は
アンドゲート１５の一方の入力端子に加えられるように
成されている。

このアンドゲート１５の他方の入力端子にはゲート回路
８の出力信号が加えられるように成されている。

また上記アンドゲート１５の出力によってカウンタ５が
リセットされるように成されている。

上記構成において、外部同期信号２と内部同期信号６の
位相が一致している正常状態では、ゲート回路９からは
副同期信号２，６が一致する毎にＨ周期のクロックパル
スが得られ、このクロックパルスがカウンター０で１１
５に分周されることによって、このカウンター０より第
２図Ｃに示すパルス１２が５Ｈ周期で得られる。

このパルス１２によって再トリガー型モノマルチ１４が
トリガーされるが、このモノマルチ１４の時定数τは５
Ｈまたは５Ｈより若干大きく選ばれでいるため、その出
力は反転しない。

従ってアンドゲート１５からの出力はなく、カウンタ５
はリセットされることなしに基準発振器４のパルスを１
／９１０に分周して、内部回期信け６が得られる。

そして外部同期信号２占内部回期信号６との僅かなずれ
は前述した位相制御系の動作によって補正される。

次に外部同期信号２が内部同期信号６に対して大きくず
れた場合は、ゲート回路８から出力信号が得られてアン
ドゲート１５に加えられる。

またゲート回路９からのクロックパルスがなくなるため
、カウンター０のカウントが停止される。

カウンター０からの出力がない期間が５Ｈ以上続くと、
モノマルチ１４の出力が第２図Ｅに示すように反転して
アンドゲート１５に加えられる。

従ってアンドゲート１５から出力が表われ、この出力信
号によってカウンタ５がリセットされる。

これによ−って位相制御系が動作して基準発振器４の位
相が制御される。

このときカウンタ５は一旦リセットされているので、そ
の出力の内部同期信号６は速やかに外部同期信号２にロ
ックされる。

またこの間にカウンター１は内部回期信号６を１０個カ
ウントしてその出力パルス１３によりカウンター０がリ
セットされる。

上記ロックが成されるとゲート８の出力はなくなり、こ
れによってアンドゲート１５の出力がなくなる。

またゲート回路９から再びクロックパルスが出力されて
カウンタ１０でカウントされ、その出力パルス１２によ
りモノマルチ１４がトリガーされ、その出力が元の状態
に反転される。

この後モノマルチ１４はパルス１２により５Ｈ毎にトリ
ガされて、第１図の回路は前述した正常動作状態に復帰
する。

次に上記正常状態において外部同期信号２の間でパルス
状のノイズが発生した場合は、このノイズは内部同期信
号６と一致しないから、ゲート回路８をこのノイズが通
過してアンドゲート１５に加えられ、ゲート９の出力に
はノイズは表われない。

即ち、ゲート９、カウンタ１０．１１の回路はノイズに
よって影響されず、従ってモノマルチ１４の出力は反転
しない。

これによってアンドゲート１５のゲート８側の端子にノ
イズが加えられてもカウンタ５が誤ってリセットされる
ことばなく、屯営な動作状態が保持される。

本発明は、外部水平同期信号２と内部水平同期信号６と
の位相を比較し、その比較出力により基準発振器４の発
振出力の位相を制御し、この発振出力を分周する第１の
カウンタ５より上記外部水平同期信号乏同ル］した上記
内部水平同期信号を得るよ・うにした同期信号発生装置
において、上記外部及び内部水平同期信号が互いに一致
したときパルスを出力する第１のゲート回路９と、不一
致のときパルスを出力する第２のゲート回路８と、上記
第１のゲート回路の出カバ゛ルスを分周する第２のカウ
ンタ１０と、上記内部水平同期信号を分周しその出力パ
ルスで上記第２のカウンタをリセットし且つ上記第２の
カウンタの出力パルス間隔より大なる出力パルス間隔を
有する第３のカウンタ１１と、上記第２のカウンタの出
力パルスでトリガーされ且つ上記第２のカウンタの出力
パルス間隔と等しいか又はこれより若干長い時定数を有
する再トリガー型モノマルチ１４と、このモノマルチの
出力パルスと上記第２のゲートへ回路の出力パルスとが
加えられるアンドゲート回路１５とを有し、このアンド
ゲート回路の出力パルスで上記第１のカウンタをリセッ
トするようにしたことを特徴とする同期信号発生装置に
係るものである。

従って本発明によれば、内部及び外部同期信号が大きく
すれたときのみカウンタ５をリセットして、位相制御系
を速やかにロックさせることができる。

これと共に、ノイズによりカウンタ５が誤ってリセット
されることを防ぐことができる。

【図面の簡単な説明】

第１図は本発明の実施例を示す回路系統図、第２図Ａ−
Ｅは第１図の各部の出力波形図である。 なお図面に用いられている符号において、２は外部同期
信号、３は位相比較器、４は基準発振器、５は９１０進
カウンタ、６は内部水平同期信号、８゜９はゲート回路
、１０は５進カウンタ、１１は１０進カウンタ、１４は
再トリガー型モノマルチである。

Claims (1)

【特許請求の範囲】
1. １外部水平同期信号と内部水平同期信号との位相を比較
   し、その比較出力により基準発振器の発振出力の位相を
   制御し、この発振出力を分周する第１のカウンタより上
   記外部水平同期信号と同期した上記内部水平同期信号を
   得るようにした同期信号発生装置において、上記外部及
   び内部水平同期信号が互いに一致したときパルスを出力
   する第１のゲート回路と、不一致のときパルスを出力す
   る第２のゲート回路と、上記第１のゲート回路の出力パ
   ルスを分周する第２のカウンタと、上記内部水平同期信
   号を分周しその出力パルスで上記第２のカウンタをリセ
   ットし且つ上記第２のカウンタの出力パルス間隔より大
   なる出力パルス間隔を有する第３のカウンタと、上記第
   ２のカウンタの出力パルスでトリガーされ且つ上記第２
   のカウンタの出力パルス間隔と等しいか又はこれより若
   干長い時定数を有する再トリガー型モノマルチと、この
   モノマルチの出力パルスと上記第２のゲート回路の出力
   パルスとが加えられるアンドゲート回路とを有し、この
   アンドゲート回路の出力パルスで上記第１のカウンタを
   リセットするようにしたことを特徴とする同期信号発生
   装置。