JPS5869958U - ハイブリツドｉｃの多重パツケ−ジ構造 - Google Patents
ハイブリツドｉｃの多重パツケ−ジ構造Info
- Publication number
- JPS5869958U JPS5869958U JP16461181U JP16461181U JPS5869958U JP S5869958 U JPS5869958 U JP S5869958U JP 16461181 U JP16461181 U JP 16461181U JP 16461181 U JP16461181 U JP 16461181U JP S5869958 U JPS5869958 U JP S5869958U
- Authority
- JP
- Japan
- Prior art keywords
- hybrid
- boards
- spacer
- package structure
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Combinations Of Printed Boards (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は従来のハイブリッドＩＣパッケージの正面図、
第２図および第３図は本考案に係るハイブリッドＩＣの
多重パッケージ構造の実施例を示すもので、第２図は多
重パッケージの正面図、第３図は各基板接続要領を示す
正面図である。 図中、１１，１２．・・・・・・、１５は基板、１６゜
１７．１８．１９はスペーサ、２０は半導体チップ、２
１は膜抵抗、２２は端子、２３． ２９゜３０は半田、
２４．２５はリード、２６は配線パターン、２７．２８
は端子部、３１はスルーホールである。
第２図および第３図は本考案に係るハイブリッドＩＣの
多重パッケージ構造の実施例を示すもので、第２図は多
重パッケージの正面図、第３図は各基板接続要領を示す
正面図である。 図中、１１，１２．・・・・・・、１５は基板、１６゜
１７．１８．１９はスペーサ、２０は半導体チップ、２
１は膜抵抗、２２は端子、２３． ２９゜３０は半田、
２４．２５はリード、２６は配線パターン、２７．２８
は端子部、３１はスルーホールである。
Claims (1)
- 複数枚のハイブリッドＩＣ基板をそれぞれ枠状のスペー
サを介し積み重ね固定してなり、前記スペーサの外周面
にはく該スペーサを介し隣接する前記基板の配線パター
ンの端子部に対応する複数対のリードと、該各対のリー
ドを接続する配線パターンとが設けられ、前記スペーサ
のリードを該スペーサに隣接する前記基板の端子部に接
続する−とともに、前記基板の表裏に接続される前記リ
ード間を該基板のスルーホールを介し接続することによ
り基板間を電気的に接続して構成されることを特徴とす
るハイブリッドＩＣの多重パッケージ構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16461181U JPS5869958U (ja) | 1981-11-04 | 1981-11-04 | ハイブリツドｉｃの多重パツケ−ジ構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16461181U JPS5869958U (ja) | 1981-11-04 | 1981-11-04 | ハイブリツドｉｃの多重パツケ−ジ構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5869958U true JPS5869958U (ja) | 1983-05-12 |
Family
ID=29956846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16461181U Pending JPS5869958U (ja) | 1981-11-04 | 1981-11-04 | ハイブリツドｉｃの多重パツケ−ジ構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5869958U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009521123A (ja) * | 2005-12-22 | 2009-05-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子装置、ハウジング部品及びハウジング部品製造方法 |
-
1981
- 1981-11-04 JP JP16461181U patent/JPS5869958U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009521123A (ja) * | 2005-12-22 | 2009-05-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子装置、ハウジング部品及びハウジング部品製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5869958U (ja) | ハイブリツドｉｃの多重パツケ−ジ構造 | |
| JPS58182430U (ja) | フラツトパツケ−ジ集積回路取付装置 | |
| JPS5837122U (ja) | 集積電子部品 | |
| JPS5953468U (ja) | デ−タカ−ド | |
| JPS6099543U (ja) | 電子装置の構造 | |
| JPS5942045U (ja) | フラツトパツケ−ジ集積回路取付装置 | |
| JPS59180464U (ja) | チツプ部品 | |
| JPS58118774U (ja) | 電子回路パツケ−ジ | |
| JPS59135628U (ja) | ブロツク化した電気回路用チツプ部品 | |
| JPS5954938U (ja) | リ−ドレスパッケ−ジの多段構造 | |
| JPS59189250U (ja) | 半導体素子の実装パツケ−ジ | |
| JPS6025108U (ja) | 高密度集合抵抗体 | |
| JPS60169860U (ja) | 混成集積回路 | |
| JPS5978650U (ja) | プリント基板 | |
| JPS6025170U (ja) | プリント基板の端子接続用パッドの配設構造 | |
| JPS5989542U (ja) | モノリシツク集積回路容器 | |
| JPS5920675U (ja) | 印刷配線板の積層構造 | |
| JPS59107139U (ja) | 回路基板のｉｃチップ実装構造 | |
| JPS5892758U (ja) | プリント配線板 | |
| JPS59121856U (ja) | プリント基板 | |
| JPS5846473U (ja) | 印刷配線パタ−ン | |
| JPS5942982U (ja) | 半導体パツケ−ジ試験用基板 | |
| JPS5881940U (ja) | 半導体素子の取付構造 | |
| JPS6076058U (ja) | 電子部品の実装構造 | |
| JPS59123348U (ja) | 混成集積回路装置 |